CN105824482B - 一种阵列基板、显示面板及显示装置 - Google Patents

一种阵列基板、显示面板及显示装置 Download PDF

Info

Publication number
CN105824482B
CN105824482B CN201610226891.1A CN201610226891A CN105824482B CN 105824482 B CN105824482 B CN 105824482B CN 201610226891 A CN201610226891 A CN 201610226891A CN 105824482 B CN105824482 B CN 105824482B
Authority
CN
China
Prior art keywords
film transistor
data line
pole
pixel
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610226891.1A
Other languages
English (en)
Other versions
CN105824482A (zh
Inventor
丁洪
杨康
周星耀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Microelectronics Co Ltd
Shanghai Tianma Microelectronics Co Ltd
Original Assignee
Tianma Microelectronics Co Ltd
Shanghai Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianma Microelectronics Co Ltd, Shanghai Tianma Microelectronics Co Ltd filed Critical Tianma Microelectronics Co Ltd
Priority to CN201610226891.1A priority Critical patent/CN105824482B/zh
Publication of CN105824482A publication Critical patent/CN105824482A/zh
Application granted granted Critical
Publication of CN105824482B publication Critical patent/CN105824482B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate

Abstract

本发明公开了一种阵列基板、显示面板及显示装置，该阵列基板包括：多条数据线和多条栅极线绝缘交叉限定多个第一和第二像素单元；与数据线平行设置的多条触控走线；第一像素单元中设置有第一薄膜晶体管和第一像素电极，第二像素单元中设置有第二薄膜晶体管和第二像素电极；触控走线和数据线、第一和第二薄膜晶体管的第一第二极同层设置；靠近同一条数据线的第一和第二薄膜晶体管位于该数据线的同一侧且靠近该数据线的触控走线位于该数据线的另一侧；第一薄膜晶体管的第二极与靠近其的数据线的另一侧的第一像素单元的第一像素电极电连接，第二薄膜晶体管的第二极与位于同一个第二像素单元的第二像素电极电连接。本发明在简化制程的同时实现Zig‑zag结构。

Description

一种阵列基板、显示面板及显示装置
技术领域
本发明涉及触控显示领域，特别涉及一种阵列基板、包括该阵列基板的显示面板及包括该显示面板的显示装置。
背景技术
随着显示技术的发展，触控显示面板在生活中的应用越来越广泛。
一方面，触控技术为目前显示领域研究的热点，根据触控电极在显示屏中的位置，触控显示面板可以分为In-cell、On-cell以及外挂式等。其中，In-cell技术具有高匹配性、较好的防水特性、较高的报点率、较佳的悬浮特性以及较低的成本等一系列优势，成为时下触控显示面板发展的主流之一。
在In-cell触控显示面板中，通常需要在阵列基板侧制作触控电极及连接触控电极的触控走线，为了减少制程，会将触控走线和数据线同层制备，图1是现有技术的阵列基板的俯视示意图，如图1所示，该阵列基板包括多条数据线11和多条栅极线12，以及由多条数据线11和多条栅极线12绝缘交叉限定的多个像素单元100，其中，每个像素单元100包括薄膜晶体管101和与其电连接的像素电极(图1未示出)，还包括与数据线11平行设置的多条触控走线13。在图1中，触控走线13和数据线11以及薄膜晶体管101的第一极、第二极设置在同一层，以减少制程。
另一方面，在现有技术中，采用Zig-zag(之字形)结构的阵列基板能够以列反转的方式实现点反转的效果，从而在显示时可以降低功耗。
然而，在图1中，所有薄膜晶体管101均与其左侧相邻的数据线11电连接，如果要实现Zig-zag结构，需要奇数行或者偶数行的薄膜晶体管101与其右侧相邻的数据线11电连接，但是在薄膜晶体管101和与其右侧相邻的数据线11之间设置有触控走线13，触控走线13与薄膜晶体管101的第一极和第二极设置在同一层，触控走线13挡住了薄膜晶体管101的沟道部分，因此，奇数行或者偶数行的薄膜晶体管101无法与其右侧相邻的数据线11直接进行电连接，从而触控走线和数据线同层制备的阵列基板难以实现Zig-zag结构。
发明内容
有鉴于此，本发明提供一种阵列基板、包括该阵列基板的显示面板及包括该显示面板的显示装置，以解决现有技术中的触控走线和数据线同层制备的阵列基板难以实现Zig-zag结构的技术问题。
第一方面，本发明实施例提供一种阵列基板，包括：多条数据线和多条栅极线，所述数据线和所述栅极线绝缘交叉限定多个第一像素单元和多个第二像素单元；与所述数据线平行设置的多条触控走线；所述第一像素单元中设置有第一薄膜晶体管和第一像素电极，所述第二像素单元中设置有第二薄膜晶体管和第二像素电极，所述第一薄膜晶体管和第二薄膜晶体管包括栅极、第一极、第二极和有源层，其中，所述触控走线和所述数据线、所述第一极、所述第二极同层设置；靠近同一条所述数据线的所述第一薄膜晶体管和所述第二薄膜晶体管位于该数据线的同一侧且靠近该数据线的触控走线位于该数据线的另一侧；所述第一薄膜晶体管和所述第二薄膜晶体管的第一极与靠近其的数据线直接电连接，所述第一薄膜晶体管的第二极与靠近其的数据线的另一侧的第一像素单元的第一像素电极电连接，所述第二薄膜晶体管的第二极与位于同一个第二像素单元的第二像素电极电连接。
第二方面，本发明实施例提供一种显示面板，包括上述第一方面提供的阵列基板，还包括与所述阵列基板相对设置的对向基板。
第三方面，本发明实施例提供一种显示装置，包括上述第二方面提供的显示面板。
本发明提供的阵列基板与现有技术相比，当触控走线和数据线、第一薄膜晶体管和第二薄膜晶体管的第一极和第二极同层制备时，由于靠近同一条数据线的第一薄膜晶体管和第二薄膜晶体管位于该数据线的同一侧，靠近该数据线的触控走线位于该数据线的另一侧；对于第一薄膜晶体管，其第一极和第二极分别与有源层交叠，第一极和第二极之间形成第一薄膜晶体管的沟道，其第一极与靠近其的数据线直接电连接，而其第二极与靠近其的数据线的另一侧的第一像素单元的第一像素电极电连接，那么触控走线就不会与第一薄膜晶体管的有源层发生交叠，即触控走线不会挡住第一薄膜晶体管的沟道部分，不会对第一像素单元的正常显示产生影响；对于第二薄膜晶体管，其第一极与靠近其的数据线直接电连接，其第二极与位于同一个第二像素单元的第二像素电极电连接；则当给同一条数据线提供数据信号时，在栅极线控制下，该数据线通过位于该数据线同一侧的第一薄膜晶体管和第二薄膜晶体管向位于该数据线不同侧的第一像素电极和第二像素电极实施充放电，以达到显示功能，从而能够在触控走线和数据线同层制备的同时实现Zig-zag结构，既能够减少制程，也能够以列反转的方式实现点反转的效果，降低功耗。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术的触控走线和数据线同层制备的阵列基板的俯视示意图；
图2是现有技术的Zig-zag结构的阵列基板的俯视示意图；
图3是本发明实施例提供的一种阵列基板的俯视示意图；
图4A是图3示出的阵列基板沿AA’方向的一种剖视示意图；
图4B是图3示出的阵列基板沿BB’方向的一种剖视示意图；
图4C是图3示出的阵列基板沿CC’方向的一种剖视示意图；
图5是图3示出的阵列基板沿AA’方向的另一种剖视示意图；
图6A是图3示出的阵列基板沿AA’方向的又一种剖视示意图；
图6B是图3示出的阵列基板沿BB’方向的又一种剖视示意图；
图6C是图3示出的阵列基板沿CC’方向的又一种剖视示意图；
图7A是图3示出的阵列基板沿AA’方向的又一种剖视示意图；
图7B是图3示出的阵列基板沿BB’方向的又一种剖视示意图；
图7C是图3示出的阵列基板沿CC’方向的又一种剖视示意图；
图8是本发明实施例提供的一种显示面板的俯视示意图；
图9是本发明实施例提供的另一种显示面板的俯视示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
首先，为了本领域技术人员能够更好地理解本发明的技术，下面先介绍一下现有技术中Zig-zag结构的阵列基板的结构。
图2是现有技术的Zig-zag结构的阵列基板的俯视示意图。如图2所示，该阵列基板包括多条数据线21和多条栅极线22，以及由多条数据线21和多条栅极线22绝缘交叉限定的多个像素单元200，其中，每个像素单元200包括薄膜晶体管201和与其电连接的像素电极(图2未示出)；且奇数行的薄膜晶体管201与其左侧相邻的数据线21电连接，偶数行的薄膜晶体管201与其右侧相邻的数据线21电连接，上述薄膜晶体管201与数据线21的电连接方式即实现了Zig-zag结构。
在图2中，“+”号表示数据信号的极性为正，“－”号表示数据信号的极性为负，其中，数据信号的极性由数据信号的电压与公共电压的电压差决定，当该电压差大于0时，极性为正，反之极性为负。通过图中每条数据线21所加的数据信号的极性以及每个像素电极所得到的数据信号的极性可知，图2所示的Zig-zag结构的阵列基板能够以列反转的方式实现点反转的效果。
本发明实施例提供一种阵列基板，该阵列基板能够在触控走线和数据线同层制备的同时实现与图2类似的Zig-zag结构。
需要说明的是，本发明实施例所描述的“上”、“下”、“左”、“右”等方位词是以附图所示的角度来进行描述的，不应理解为对本发明实施例的限制。此外，在上下文中，还需要理解的是，当提到一个元件被形成在另一元件“上”或“下”时，其不仅能够直接形成在另一元件“上”或者“下”，其也可以通过中间元件间接形成在另一元件“上”或者“下”。
参考图3，图3是本发明实施例提供的一种阵列基板的俯视示意图。图3示出的阵列基板，包括：多条数据线31和多条栅极线32，多条数据线31和多条栅极线32绝缘交叉限定多个第一像素单元300a和多个第二像素单元300b；与数据线31平行设置的多条触控走线33；第一像素单元300a中设置有第一薄膜晶体管301a和第一像素电极(图3未示出)，第二像素单元300b中设置有第二薄膜晶体管301b和第二像素电极(图3未示出)，第一薄膜晶体管301a和第二薄膜晶体管301b包括栅极(对应于图3中第一薄膜晶体管的栅极321a和第二薄膜晶体管301b的栅极321b)、第一极(对应于图3中第一薄膜晶体管301a的第一极311a和第二薄膜晶体管301b的第一极311b)、第二极(对应于图3中第一薄膜晶体管301a的第二极312a和第二薄膜晶体管301b的第二极312b)和有源层(对应于图3中第一薄膜晶体管301a的有源层34a和第二薄膜晶体管301b的有源层34b)，其中触控走线33和数据线31、第一极(311a和311b)、第二极(312a和312b)同层设置；靠近同一条数据线31的第一薄膜晶体管301a和第二薄膜晶体管301b位于该数据线31的同一侧且靠近该数据线31的触控走线33位于该数据线31的另一侧；第一薄膜晶体管301a和第二薄膜晶体管301b的第一极(311a和311b)与靠近其的数据线31直接电连接，第一薄膜晶体管301a的第二极312a与靠近其的数据线31的另一侧的第一像素单元300a的第一像素电极电连接，第二薄膜晶体管300b的第二极312b与位于同一个第二像素单元300b的第二像素电极电连接。
图3示出的阵列基板与现有技术相比，当触控走线33和数据线31、第一薄膜晶体管301a和第二薄膜晶体管301b的第一极(311a和311b)和第二极(312a和312b)同层制备时，由于靠近同一条数据线31的第一薄膜晶体管301a和第二薄膜晶体管302b位于该数据线31的同一侧，靠近该数据线31的触控走线33位于该数据线31的另一侧；对于第一薄膜晶体管301a，其第一极311a和第二极312a分别与有源层34a交叠，第一极311a和第二极312a之间形成第一薄膜晶体管301a的沟道，其第一极311a与靠近其的数据线31直接电连接，而其第二极312a与靠近其的数据线31的另一侧的第一像素单元300a的第一像素电极电连接，那么触控走线33就不会与第一薄膜晶体管301a的有源层34a发生交叠，即触控走线33不会挡住第一薄膜晶体管301a的沟道部分，不会对第一像素单元300a的正常显示产生影响；对于第二薄膜晶体管301b，其第一极311b与靠近其的数据线31直接电连接，其第二极312b与位于同一个第二像素单元300b的第二像素电极312b电连接；则当给同一条数据线31提供数据信号时，在栅极线32控制下，该数据线31通过位于该数据线31同一侧的第一薄膜晶体管301a和第二薄膜晶体管302b向位于该数据线31不同侧的第一像素电极301a和第二像素电极301b实施充放电，以达到显示功能，从而能够在触控走线和数据线同层制备的同时实现Zig-zag结构，既能够减少制程，也能够以列反转的方式实现图2所示的点反转的效果，降低功耗。
可以理解的是，图3示出的阵列基板中，靠近同一条数据线31的第一薄膜晶体管301a和第二薄膜晶体管302b位于该数据线31的右侧，靠近该数据线31的触控走线33位于该数据线31的左侧，但该左右位置关系不应理解为对本发明实施例的限制，也可以是靠近同一条数据线31的第一薄膜晶体管301a和第二薄膜晶体管302b位于该数据线31的左侧，靠近该数据线31的触控走线33位于该数据线31的右侧，此处不再赘述。
图3示出的阵列基板中，多个第一像素单元300a可以依次排列构成第一像素单元行，多个第二像素单元300b可以依次排列构成第二像素单元行，可选地，第一像素单元行和第二像素单元行可以交替设置。具体地，在图3中，第一行的像素单元均为第一像素单元300a，第二行的像素单元均为第二像素单元300b，即第一行的像素单元构成第一像素单元行，第二行的像素单元构成第二像素单元行。图3仅示意性地给出了一个第一像素单元行和一个第二像素单元行，而在阵列基板中所有像素单元的排布，可以通过交替设置上述第一像素单元行和第二像素单元行来实现。
需要说明的是，在本发明其他可选的实施例中，图3示出的阵列基板中，多个第一像素单元300a可以依次排列构成第一像素单元行，多个第二像素单元300b可以依次排列构成第二像素单元行，第一像素单元行和第二像素单元行并不限定为隔行交替设置，可以是每两行第一像素单元行和每两行第二像素单元行交替设置、每一行第一像素单元行和每两行第二像素单元行交替设置、每两行第一像素单元行和每一行第二像素单元行交替设置等任意可行的实施方式。
参考图4A-4C，图4A是图3示出的阵列基板沿AA’方向的一种剖视示意图，图4B是图3示出的阵列基板沿BB’方向的一种剖视示意图，图4C是图3示出的阵列基板沿CC’方向的一种剖视示意图。结合图3和图4A-4C，该阵列基板还包括衬底基板303、栅极绝缘层304、第一绝缘层305、平坦层306和公共电极层307；栅极(321a和321b)设置在衬底基板303上，栅极绝缘层304设置在栅极(321a和321b)上，有源层(34a和34b)设置在栅极绝缘层304上，第一极(311a和311b)和第二极(312a和312b)设置在有缘层(34a和34b)上，第一绝缘层305覆盖在第一极(311a和311b)和第二极(312a和312b)上，平坦层306设置在第一绝缘层305上，公共电极层307与第一像素电极302a和第二像素电极302b相互绝缘。
进一步地，图4A-4C示出的阵列基板，第一像素电极302a和第二像素电极302b与公共电极层307位于平坦层306之上，该阵列基板还包括位于第一像素电极302a和第二像素电极302b与公共电极层307之间的第二绝缘层308，第一像素电极302a和第二像素电极302b位于平坦层306和第二绝缘层308之间。其中，如图4C所示，第二像素电极302b通过第一过孔351与位于同一个第二像素单元300b的第二薄膜晶体管301b的第二极312b电连接。该阵列基板的公共电极层位于顶端，是top-com对应的一种阵列基板。
继续参考图3，本实施例中，第一薄膜晶体管301a的第二极312a通过第一金属衬垫36与靠近其的数据线31的另一侧的第一像素单元300a的第一像素电极(图3未示出)电连接，触控走线33和数据线31在第一金属衬垫36上的正投影与第一金属衬垫36部分交叠，第一金属衬垫36与栅极线32和栅极(321a和321b)同层设置。由于通过第一金属衬垫36将第一薄膜晶体管301a的第二极312a与靠近其的数据线31的另一侧的第一像素单元300a的第一像素电极电连接，且第一金属衬垫36与栅极线32和栅极(321a和321b)同层设置，在制作该阵列基板时，可以在形成栅极线32和栅极(321a和321b)的同时形成第一金属衬垫36，不需要增加额外的掩膜工艺，降低成本。
具体地，结合图3和图4A-4B，第一薄膜晶体管301a的第二极312a通过第二过孔352与第一金属衬垫36电连接；靠近该第一薄膜晶体管301a的数据线31的另一侧的第一像素单元300a的第一像素电极302a通过第三过孔353与第一金属衬垫36电连接。第一金属衬垫36的两端分别位于同一条数据线31两侧相邻的两个第一像素单元300a中，触控走线33和数据线31在第一金属衬垫36上的正投影与第一金属衬垫36部分交叠，第一金属衬垫36与栅极线32和栅极(321a和321b)同层但绝缘设置。
参考图5，图5是图3示出的阵列基板沿AA’方向的另一种剖视示意图。如图5所示，该阵列基板也是top-com对应的一种阵列基板，与图4A示出的阵列基板相同的部分此处不再赘述，不同之处在于，在本实施例中，该阵列基板还包括位于靠近第一薄膜晶体管301a的数据线31的另一侧的第一像素单元300a的第一像素电极302a和第一金属衬垫36之间的第二金属衬垫37，第二金属衬垫37与数据线31同层设置，第二金属衬垫37通过第四过孔354与第一金属衬垫36电连接，第一像素电极302a通过第五过孔355与第二金属衬垫37电连接。
需要说明的是，图5所示的实施例中，该阵列基板沿BB’方向和CC’方向的剖视示意图与图4B和图4C相同，此处不再赘述。
图5示出的阵列基板，第二金属衬垫37通过第四过孔354与第一金属衬垫36电连接，第一像素电极302a通过第五过孔355与第二金属衬垫37电连接，从而实现了第一像素电极302a和第一金属衬垫36间接电连接。这样增加第二金属衬垫37并设置两个过孔，每个过孔的深度较浅，因此工艺制程实现比较简单；第二金属衬垫37与数据线31同层设置，可由同一道掩膜工艺形成，并且第四过孔354与第二过孔352可由同一道掩膜工艺形成，第五过孔355与第一过孔351(参考图4C)可由同一道掩膜工艺形成，因此不需要增加额外的掩膜工艺，降低成本；另外还可以优化第一像素电极302a与第一金属衬垫36之间的接触电阻。
参考图6A-6C，图6A是图3示出的阵列基板沿AA’方向的又一种剖视示意图，图6B是图3示出的阵列基板沿BB’方向的又一种剖视示意图，图6C是图3示出的阵列基板沿CC’方向的又一种剖视示意图。结合图3和图6A-6C，与4A-4C示出的阵列基板的剖视图相同的部分此处不再赘述，不同之处在于，在本实施例中，第一像素电极302a和第二像素电极302b与公共电极层307位于平坦层306之上，阵列基板还包括位于第一像素电极302a和第二像素电极302b与公共电极层307之间的第二绝缘层308，公共电极层307位于平坦层306和第二绝缘层308之间。其中，如图6C所示，第二像素电极302b通过第一过孔351与位于同一个第二像素单元300b的第二薄膜晶体管301b的第二极312b电连接。该阵列基板的公共电极层位于中间，像素电极位于顶端，是mid-com对应的一种阵列基板。
结合图3和图6A-6B，在本实施例中，第一薄膜晶体管301a的第二极312a通过第二过孔352与第一金属衬垫36电连接；靠近该第一薄膜晶体管301a的数据线31的另一侧的第一像素单元300a的第一像素电极302通过第三过孔353与第一金属衬垫36电连接。第一金属衬垫36的两端分别位于同一条数据线31两侧相邻的两个第一像素单元300a之间，触控走线33和数据线31在第一金属衬垫36上的正投影与第一金属衬垫36部分交叠，第一金属衬垫36与栅极线32和栅极(321a和321b)同层但绝缘设置。由于第一金属衬垫36与栅极线32和栅极(321a和321b)同层设置，在制作该阵列基板时，可以在形成栅极线32和栅极(321a和321b)的同时形成第一金属衬垫36，不需要增加额外的掩膜工艺，降低成本。
可以理解的是，与图5示出的阵列基板的剖视图类似，也可以在图6A示出的阵列基板的剖视图的基础上，在位于靠近第一薄膜晶体管301a的数据线31的另一侧的第一像素单元300a的第一像素电极302a和第一金属衬垫36之间设置第二金属衬垫，第二金属衬垫与数据线31同层设置，并通过设置第四过孔和第五过孔使得第一像素电极302a和第一金属衬垫36间接电连接，以降低制作成本和难度、优化接触电阻，此处不再赘述。
参考图7A-7C，图7A是图3示出的阵列基板沿AA’方向的又一种剖视示意图，图7B是图3示出的阵列基板沿BB’方向的又一种剖视示意图，图7C是图3示出的阵列基板沿CC’方向的又一种剖视示意图。结合图3和图7A-7C，与4A-4C示出的阵列基板的剖视图相同的部分此处不再赘述，不同之处在于，在本实施例中，第一像素电极302a和第二像素电极302b位于栅极绝缘层304和第一绝缘层305之间；第一薄膜晶体管301a的第二极312a通过第六过孔356与第一金属衬垫36电连接，靠近该第一薄膜晶体管301a的数据线31的另一侧的第一像素单元300a的第一像素电极302a通过第七过孔357与第一金属衬垫36电连接；第二像素电极302b与位于同一个第二像素单元300b的第二薄膜晶体管301b的第二极312b直接层叠电连接；公共电极层307位于平坦层306之上。该阵列基板的公共电极层位于顶端，是top-com对应的另一种阵列基板，其第二像素电极302b不需要通过打孔与第二薄膜晶体301b的第二极312b电连接，节省了一步打孔制程，降低了制作成本。
结合图3和图7A-7B，在本实施例中，第一金属衬垫36的两端分别位于同一条数据线31两侧相邻的两个第一像素单元300a之间，触控走线33和数据线31在第一金属衬垫36上的正投影与第一金属衬垫36部分交叠，第一金属衬垫36与栅极线32和栅极(321a和321b)同层但绝缘设置。由于第一金属衬垫36与栅极线32和栅极(321a和321b)同层设置，在制作该阵列基板时，可以在形成栅极线32和栅极(321a和321b)的同时形成第一金属衬垫36，并且第六过孔356与第七过孔357可由同一道掩膜工艺形成，不需要增加额外的掩膜工艺，降低成本。
本发明实施例提供一种显示面板，该显示面板可以包括上述任一实施例提供的阵列基板，还包括与该阵列基板相对设置的对向基板。本发明实施例提供的显示面板具有本发明实施例提供的阵列基板的有益效果，可以参考上述实施例提供的阵列基板，在此不做赘述。
图8是本发明实施例提供的显示面板的一种俯视示意图(示例性地示出部分膜层)。如图8所示，该显示面板的公共电极层307可以包括相互独立的呈阵列排布的多个块状公共电极3071，每个块状公共电极3071连接一条或多条触控走线33(图8中示例性地示出一条)；块状公共电极3071在触控阶段复用作触控电极。其中，每个块状公共电极3071与对应的触控走线33可以通过过孔358实现电连接。在触控阶段，多个触控电极(即块状公共电极3071)可以通过自电容进行触控检测。需要说明的是，本发明实施例对块状公共电极3071的具体形状不做限定，可以是矩形、风车形或者任意不规则图形。
图9是本发明实施例提供的显示面板的另一种俯视示意图(示例性地示出部分膜层)。如图9所示，该显示面板的公共电极层307可以包括相互独立的多个条状公共电极3071，多个条状公共电极3071沿第一方向001延伸，沿第二方向002依次并列排布，第一方向001和第二方向002交叉，每个条状公共电极3071连接一条或多条触控走线33(图9中示例性地示出一条)；条状公共电极3071在触控阶段复用作第一触控电极。其中，每个条状公共电极3071与对应的触控走线33可以通过过孔358实现电连接。该显示面板还包括多个条状第二触控电极3091，第二触控电极3091依次并列排布，第二触控电极3091的延伸方向与第一方向001相交。可选地，第二触控电极3091可以设置在对向基板上。在触控阶段，第一触控电极3071和第二触控电极3091可以通过互电容进行触控检测。具体地，可以将第一触控电极3071作为触控驱动电极，接收触控驱动电路提供的触控驱动信号；可以将第二触控电极3091作为触控检测电极，提供触控检测信号。
需要说明的是，以上实施例提供的显示面板，其中所述显示面板的液晶驱动方式可以为面内转换(IPS，In Plane Switching)方式，也可以为边缘场开关(FFS，FringeFiled Switching)方式。
本发明实施例还提供一种显示装置，该显示装置可以包括以上任意一个实施例所述的显示面板。本发明实施例提供的显示装置具有本发明实施例提供的阵列基板和显示面板的有益效果，可以参考上述实施例提供的阵列基板和显示面板，在此不做赘述。该显示装置可以是手机、台式电脑、笔记本、平板电脑、电子纸等任意具有显示功能的设备。
以上对本发明实施例所提供的阵列基板、显示面板和显示装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (13)

1.一种阵列基板，包括：
多条数据线和多条栅极线，所述数据线和所述栅极线绝缘交叉限定多个第一像素单元和多个第二像素单元；
与所述数据线平行设置的多条触控走线；
所述第一像素单元中设置有第一薄膜晶体管和第一像素电极，所述第二像素单元中设置有第二薄膜晶体管和第二像素电极，所述第一薄膜晶体管和第二薄膜晶体管包括栅极、第一极、第二极和有源层，其中，所述触控走线和所述数据线、所述第一极、所述第二极同层设置；
靠近同一条所述数据线的所述第一薄膜晶体管和所述第二薄膜晶体管位于该数据线的同一侧且靠近该数据线的触控走线位于该数据线的另一侧；
所述第一薄膜晶体管和所述第二薄膜晶体管的第一极与靠近其的数据线直接电连接，所述第一薄膜晶体管的第二极与靠近其的数据线的另一侧的第一像素单元的第一像素电极电连接，所述第二薄膜晶体管的第二极与位于同一个第二像素单元的第二像素电极电连接；
还包括公共电极层，所述公共电极层与所述第一像素电极和所述第二像素电极相互绝缘。
2.根据权利要求1所述的阵列基板，其特征在于，多个所述第一像素单元依次排列构成第一像素单元行，多个所述第二像素单元依次排列构成第二像素单元行，所述第一像素单元行和第二像素单元行交替设置。
3.根据权利要求1所述的阵列基板，其特征在于，所述第一薄膜晶体管的第二极通过第一金属衬垫与靠近其的数据线的另一侧的第一像素单元的第一像素电极电连接，所述触控走线和所述数据线在所述第一金属衬垫上的正投影与所述第一金属衬垫部分交叠，所述第一金属衬垫与所述栅极线和所述栅极同层设置。
4.根据权利要求3所述的阵列基板，其特征在于，所述阵列基板还包括衬底基板、栅极绝缘层、第一绝缘层、平坦层；
所述栅极设置在所述衬底基板上，所述栅极绝缘层设置在所述栅极上，所述有源层设置在所述栅极绝缘层上，所述第一极和第二极设置在所述有源层上，所述第一绝缘层覆盖在所述第一极和第二极上，所述平坦层设置在所述第一绝缘层上。
5.根据权利要求4所述的阵列基板，其特征在于，所述第一像素电极和所述第二像素电极与所述公共电极层位于所述平坦层之上；
所述阵列基板还包括位于所述第一像素电极和所述第二像素电极与所述公共电极层之间的第二绝缘层；
所述第一像素电极和所述第二像素电极位于所述平坦层和所述第二绝缘层之间；
或者所述公共电极层位于所述平坦层和所述第二绝缘层之间；
所述第二像素电极通过第一过孔与位于同一个第二像素单元的所述第二薄膜晶体管的第二极电连接。
6.根据权利要求5所述的阵列基板，其特征在于，所述第一薄膜晶体管的第二极通过第二过孔与所述第一金属衬垫电连接。
7.根据权利要求6所述的阵列基板，其特征在于，靠近所述第一薄膜晶体管的数据线的另一侧的第一像素单元的所述第一像素电极通过第三过孔与所述第一金属衬垫电连接。
8.根据权利要求6所述的阵列基板，其特征在于，所述阵列基板还包括位于靠近所述第一薄膜晶体管的数据线的另一侧的第一像素单元的所述第一像素电极和所述第一金属衬垫之间的第二金属衬垫，所述第二金属衬垫与所述数据线同层设置，所述第二金属衬垫通过第四过孔与所述第一金属衬垫电连接，所述第一像素电极通过第五过孔与所述第二金属衬垫电连接。
9.根据权利要求4所述的阵列基板，其特征在于，所述第一像素电极和所述第二像素电极位于所述栅极绝缘层和所述第一绝缘层之间；
所述第一薄膜晶体管的第二极通过第六过孔与所述第一金属衬垫电连接，靠近所述第一薄膜晶体管的数据线的另一侧的第一像素单元的所述第一像素电极通过第七过孔与所述第一金属衬垫电连接；
所述第二像素电极与位于同一个第二像素单元的所述第二薄膜晶体管的第二极直接层叠电连接；
所述公共电极层位于所述平坦层之上。
10.一种显示面板，其特征在于，包括如权利要求1-9任一项所述的阵列基板，还包括与所述阵列基板相对设置的对向基板。
11.根据权利要求10所述的显示面板，其特征在于，所述公共电极层包括相互独立的呈阵列排布的多个块状公共电极，每个所述块状公共电极连接一条或多条所述触控走线；
所述块状公共电极在触控阶段复用作触控电极。
12.根据权利要求10所述的显示面板，其特征在于，所述公共电极层包括相互独立的多个条状公共电极，所述多个条状公共电极沿第一方向延伸，沿第二方向依次并列排布，所述第一方向和所述第二方向交叉，每个所述条状公共电极连接一条或多条所述触控走线；
所述条状公共电极在触控阶段复用作第一触控电极；
所述显示面板还包括多个条状第二触控电极，所述第二触控电极依次并列排布，所述第二触控电极的延伸方向与所述第一方向相交。
13.一种显示装置，其特征在于，包括如权利要求10-12任一项所述的显示面板。
CN201610226891.1A 2016-04-13 2016-04-13 一种阵列基板、显示面板及显示装置 Active CN105824482B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610226891.1A CN105824482B (zh) 2016-04-13 2016-04-13 一种阵列基板、显示面板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610226891.1A CN105824482B (zh) 2016-04-13 2016-04-13 一种阵列基板、显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN105824482A CN105824482A (zh) 2016-08-03
CN105824482B true CN105824482B (zh) 2019-04-16

Family

ID=56526738

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610226891.1A Active CN105824482B (zh) 2016-04-13 2016-04-13 一种阵列基板、显示面板及显示装置

Country Status (1)

Country Link
CN (1) CN105824482B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6605146B2 (ja) * 2016-07-28 2019-11-13 シャープ株式会社 タッチパネル付き表示装置
CN106653770A (zh) * 2016-12-27 2017-05-10 武汉华星光电技术有限公司 一种显示面板及其阵列基板
CN106773227A (zh) * 2017-03-02 2017-05-31 上海天马微电子有限公司 一种液晶显示装置及液晶显示装置的制造方法
CN107479258B (zh) * 2017-08-24 2020-05-22 上海中航光电子有限公司 显示面板及显示装置
KR102382639B1 (ko) 2017-10-31 2022-04-05 엘지디스플레이 주식회사 터치센서를 포함하는 표시장치 및 그의 제조방법
CN108493193A (zh) * 2018-02-27 2018-09-04 南京中电熊猫平板显示科技有限公司 内嵌式触控面板及其制造方法
CN108509082B (zh) * 2018-03-30 2020-12-04 京东方科技集团股份有限公司 阵列基板、其制备方法和显示装置
CN109828697B (zh) * 2019-01-31 2021-09-03 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、触控显示装置及其驱动方法
CN112782886B (zh) * 2021-01-18 2022-06-07 武汉华星光电技术有限公司 阵列基板以及触控显示面板
CN114356138B (zh) * 2021-12-30 2023-11-21 厦门天马微电子有限公司 一种触控显示面板及显示装置
CN114911104B (zh) * 2022-05-26 2023-11-17 成都京东方光电科技有限公司 显示面板及其制作方法、以及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1749819A (zh) * 2004-07-26 2006-03-22 三星电子株式会社 含有传感元件的液晶显示器件
CN101320185A (zh) * 2008-07-18 2008-12-10 昆山龙腾光电有限公司 触控式液晶显示阵列基板及液晶显示装置
CN102183861A (zh) * 2011-05-20 2011-09-14 北京京东方光电科技有限公司 阵列基板及其制造方法、液晶面板
CN103176302A (zh) * 2011-12-22 2013-06-26 乐金显示有限公司 液晶显示器件及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006276223A (ja) * 2005-03-28 2006-10-12 Sony Corp 表示装置及び表示方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1749819A (zh) * 2004-07-26 2006-03-22 三星电子株式会社 含有传感元件的液晶显示器件
CN101320185A (zh) * 2008-07-18 2008-12-10 昆山龙腾光电有限公司 触控式液晶显示阵列基板及液晶显示装置
CN102183861A (zh) * 2011-05-20 2011-09-14 北京京东方光电科技有限公司 阵列基板及其制造方法、液晶面板
CN103176302A (zh) * 2011-12-22 2013-06-26 乐金显示有限公司 液晶显示器件及其制造方法

Also Published As

Publication number Publication date
CN105824482A (zh) 2016-08-03

Similar Documents

Publication Publication Date Title
CN105824482B (zh) 一种阵列基板、显示面板及显示装置
CN104102402B (zh) 触控基板及显示装置
CN104699349B (zh) 一种阵列基板及其制作方法、显示面板
CN104699321B (zh) 触控显示基板和触控显示装置
CN103809344B (zh) 显示装置
CN104699357B (zh) 一种电子设备、触摸显示面板以及触控显示基板
CN105094437B (zh) 一种触控显示面板及其驱动方法、显示装置
CN207780740U (zh) 一种触控面板和触控显示装置
CN104793421B (zh) 阵列基板、显示面板和显示装置
CN105353921B (zh) 一种集成触控显示面板和一种触控显示设备
CN104699356B (zh) 阵列基板、触控显示面板和触控显示装置
CN106200162B (zh) 一种阵列基板、显示面板及显示装置
CN104866161B (zh) 一种内嵌式触摸屏及显示装置
CN106066740A (zh) 触控显示面板和触控显示装置
CN103995616B (zh) 内嵌式触控面板及显示装置
CN104808376A (zh) 阵列基板及显示装置
CN104536637A (zh) 内嵌式触摸屏及显示装置
CN104503648A (zh) 一种内嵌式触摸屏及显示装置
CN107589576A (zh) 阵列基板及其制作方法、触控显示面板
CN104698666A (zh) 阵列基板、触控面板、触控装置、显示面板以及显示装置
CN106405956B (zh) 阵列基板、显示面板和显示装置
CN105183259B (zh) 一种触控面板以及触控电子设备
CN107422509A (zh) 阵列基板、显示面板及显示器
CN104460163B (zh) 一种阵列基板及其制作方法及显示装置
CN106681045A (zh) 一种液晶显示装置和液晶显示装置的驱动方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant