CN105807208A - 一种基于Multi-port的异步复合测试方法 - Google Patents

一种基于Multi-port的异步复合测试方法 Download PDF

Info

Publication number
CN105807208A
CN105807208A CN201610262749.2A CN201610262749A CN105807208A CN 105807208 A CN105807208 A CN 105807208A CN 201610262749 A CN201610262749 A CN 201610262749A CN 105807208 A CN105807208 A CN 105807208A
Authority
CN
China
Prior art keywords
test
port
group
mode
test method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610262749.2A
Other languages
English (en)
Inventor
罗晶
杨士宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CASIC Defense Technology Research and Test Center
Original Assignee
CASIC Defense Technology Research and Test Center
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CASIC Defense Technology Research and Test Center filed Critical CASIC Defense Technology Research and Test Center
Priority to CN201610262749.2A priority Critical patent/CN105807208A/zh
Publication of CN105807208A publication Critical patent/CN105807208A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种基于Multi‑port的异步复合测试方法，包括以下步骤：按照多端口元器件的端口数将器件的管脚分为若干组；将每一组管脚中的电源信号与测试系统源连接，将每一组的地址信号、数据信号、控制信号与测试系统连接器连接；通过测试平台的Multi‑port组件，根据测试要求对每一组端口分别定义所有的工作电压、工作频率和工作方式；编写测试主程序，利用并行工作指令和多核工作模式将不同接口之间的多种串行的工作模式同时并行执行。本发明不仅能够提高测试效率，而且能充分遍历所有的复合工作模式，以检测器件各端口所有异步复合工作条件下的性能。

Description

一种基于Multi-port的异步复合测试方法
技术领域
本发明涉及元器件测试技术领域，特别是指一种基于Multi-port的异步复合测试方法。
背景技术
随着集成电路的高集成高复杂化，越来越多的器件可以采用双端口甚至多端口的设计，并且可实现不同端口在不同工作电压、不同工作频率、不同工作模式下工作。原有的测试程序中，仅在各端口以同种工作方式、电压和同样的工作频率进行测试。采用这种方式虽然能够通过改变测试条件进行多次测试遍历器件在所有的工作电压、工作模式、工作频率下的工作情况，但是一方面测试效率较低，另一方面无法测全异步复合工作的故障情况，不能全面的检测器件性能的好坏。
发明内容
有鉴于此，本发明的目的在于提出一种基于Multi-port的异步复合测试方法，实现对多端口异步芯片的异步复合测试。
基于上述目的本发明提供的基于Multi-port的异步复合测试方法，包括以下步骤：
按照多端口元器件的端口数将器件的管脚分为若干组；
将每一组管脚中的电源信号与测试系统源连接，将每一组的地址信号、数据信号、控制信号与测试系统连接器连接；
通过测试平台的Multi-port组件，根据测试要求对每一组端口分别定义所有的工作电压、工作频率和工作方式；
编写测试主程序，利用并行工作指令和多核工作模式将不同端口之间的多种串行的工作模式同时并行执行。
进一步，定义工作电压即定义所测器件的输入电平、输出比较电平、输出电流负载等参数。
进一步，定义工作频率即定义所测器件实际测试时的工作周期，即输入信号时序与信号格式，采样时序等。
进一步，定义工作方式即利用向量存储器生成测试向量，对器件实际工作情况进行模拟。
进一步，所用测试主程序与测试向量中包含时序设置相关信息，通过并行工作指令改变测试时序，使不同端口之间的测试数据并行执行。
所述测试平台为V93000。
从上面所述可以看出，本发明提供的基于Multi-port的异步复合测试方法，不仅可以提高测试效率，还可以充分遍历所有的复合工作模式，以检测器件各端口所有异步复合工作条件下的性能。
附图说明
图1为本发明实施例的基于Multi-port的异步复合测试方法的流程图。
图2为本发明实施例的用于进行异步复合测试的测试平台V93000的连接图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
本发明的核心构思在于，V93000测试系统提供了有效的Multi-port功能组件，可以对多端口的器件按端口进行Multi-port的分类定义，分属于不同port的管脚可以分别定义电平和时序，并在测试配置前根据测试要求对各个port进行有效的组合。测试过程中将所测器件不同端口之间的测试向量分别存储到测试平台的内存中，再将存储的数据根据时钟的周期并行输出，从而实现对多端口异步芯片不同端口的不同工作模式并行测试的方法。
参照图1所示，示出了本发明实施例的基于Multi-port的异步复合测试方法的流程图，其包括以下步骤：
步骤S1：按照多端口元器件的端口数将器件的管脚分为若干组；
步骤S2：将每一组管脚中的电源信号与测试系统源连接，将每一组的地址线、数据线、控制线与测试系统连接器连接；
步骤S3：通过测试平台的Multi-port组件，根据测试要求对每一组端口分别定义所有的工作电压、工作频率和工作方式；
步骤S4：编写测试主程序，利用并行工作指令和多核工作模式将不同接口之间的多种串行的工作模式同时并行执行。
根据步骤S3所述，定义工作电压，即定义所测器件的输入电平，输出比较电平，输出电流负载等参数；定义工作频率，即定义所测器件实际测试时的工作周期，即输入信号时序与信号格式，采样时序等参数；定义工作模式即利用向量工具对器件的工作情况进行模拟。
根据步骤S3、S4所述，将向量存储器中输入的数据与时序、波形格式定义以及电压数据结合在一起，通过通道电性能驱动电路施加给待测器件，待测器件的输出通过通道电性能电路上的比较电路在定义的采样时间内与存储在向量存储器中的输出比较数据进行比较。
参照图2所示，为本发明实施例的用于进行异步复合测试的测试平台V93000的连接图。图2中，被测器件20为双端口异步芯片，将被测器件20的电源管脚、地址管脚、数据管脚和控制管脚分为两组，即左端(LEFT_PORT)和右端(RIGHT_PORT)。
将被测器件20的电源信号VDD，VDD_L，VDD_R分别与测试系统源10连接，将被测器件20的左端(ADD_L，CON_L，IO_L)与测试系统连接器11连接，将被测器件20的右端(ADD_R，CON_R，IO_R)与测试系统连接器12连接。连接完成后，通过测试平台定义被测器件所需测试相关参数并运行测试。
首先通过测试平台V93000定义被测器件的VDD电平；之后通过测试平台V93000提供的Multi-port组件根据测试要求对被测器件的左端(LEFT_PORT)和右端(RIGHT_PORT)分别定义所有可能的输入电平、输出比较电平、输出电流负载、测试周期，为左端(LEFT_PORT)及右端(RIGHT_PORT)的所有输入信号定义输入时序和信号格式，为所有输出信号定义采样时序，为向量存储器定义向量的起始与终止点；最后运行测试，将被测器件20的输出信号与存储在向量存储器中的输入比较数据进行比较，从而判断被测器件性能的好坏。在此过程中，采用并行工作指令和多核工作模式对时钟周期进行定义，使得被测器件20左端(LEFT_PORT)和右端(RIGHT_PORT)两个端口的测试过程并行地执行。
采用这种并行的测试思想可以极大的提高测试效率。例如当所测器件有多种工作模式，分别为3.3V电压，2.5V电压以及10MHz，30MHz时，采用原有的串行模式执行测试时，需要执行4次，分别为3.3V-10MHz、3.3V-30MHz、2.5V-10MHz、2.50V-30MHz，全部测试完毕所需的测试时间长并且测试向量也长；而采用本发明所述并行测试方法则只需要执行2次，分别为：左端3.3V-10MHz，右端同时3.3V-30MHz；左端2.5V-10MHz，右端同时2.50V-30MHz。不仅能够提高测试效率，同时也能充分遍历所有的复合工作模式，以检测器件各端口所有异步复合工作条件下的性能。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本公开的范围(包括权利要求)被限于这些例子；在本发明的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本发明的不同方面的许多其它变化，为了简明它们没有在细节中提供。
另外，为简化说明和讨论，并且为了不会使本发明难以理解，在所提供的附图中可以示出或可以不示出与集成电路(IC)芯片和其它部件的公知的电源接地连接。此外，可以以框图的形式示出装置，以便避免使本发明难以理解，并且这也考虑了以下事实，即关于这些框图装置的实施方式的细节是高度取决于将要实施本发明的平台的(即，这些细节应当完全处于本领域技术人员的理解范围内)。在阐述了具体细节(例如，电路)以描述本发明的示例性实施例的情况下，对本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下或者这些具体细节有变化的情况下实施本发明。因此，这些描述应被认为是说明性的而不是限制性的。
尽管已经结合了本发明的具体实施例对本发明进行了描述，但是根据前面的描述，这些实施例的很多替换、修改和变型对本领域普通技术人员来说将是显而易见的。例如，其它存储器架构(例如，动态RAM(DRAM))可以使用所讨论的实施例。
本发明的实施例旨在涵盖落入所附权利要求的宽泛范围之内的所有这样的替换、修改和变型。因此，凡在本发明的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种基于Multi-port的异步复合测试方法，其特征在于，包括以下步骤：
按照多端口元器件的端口数将器件的管脚分为若干组；
将每一组管脚中的电源信号与测试系统源连接，将每一组的地址信号管脚、数据信号管脚、控制信号管脚与测试系统连接器连接；
通过测试平台的Multi-port组件，根据测试要求对每一组端口分别定义包括工作模式在内的所有参数；
编写测试主程序，利用并行工作指令和多核工作模式将不同端口之间的多种串行的工作模式同时并行执行。
2.根据权利要求1所述的异步复合测试方法，其特征在于，所述根据测试要求对每一组端口分别定义包括工作模式在内的所有参数包括：根据测试要求对每一组端口分别定义所有的工作电压、工作频率和工作模式。
3.根据权利要求1所述的异步复合测试方法，其特征在于，根据测试要求对每一组端口分别定义包括工作模式在内的所有参数包括：定义所测器件的输入电平、输出比较电平、输出电流负载等参数。
4.根据权利要求1所述的异步复合测试方法，其特征在于，根据测试要求对每一组端口分别定义包括工作模式在内的所有参数还包括：定义所测器件实际测试时的工作频率，包括输入信号时序与信号格式，采样时序。
5.根据权利要求1所述的异步复合测试方法，其特征在于，所述编写测试主程序，利用并行工作指令和多核工作模式将不同端口之间的多种串行的工作模式同时并行执行的步骤包括：利用向量存储器生成测试向量，对被测器件实际工作情况进行模拟。
6.根据权利要求1-5中任意一项所述的异步复合测试方法，其特征在于，所用测试主程序与测试向量中包含时序设置相关信息，通过并行工作指令改变测试时序，使不同端口之间的测试数据并行执行。
7.根据权利要求1-5之一所述的异步复合测试方法，其特征在于，所述测试平台为V93000。
CN201610262749.2A 2016-04-25 2016-04-25 一种基于Multi-port的异步复合测试方法 Pending CN105807208A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610262749.2A CN105807208A (zh) 2016-04-25 2016-04-25 一种基于Multi-port的异步复合测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610262749.2A CN105807208A (zh) 2016-04-25 2016-04-25 一种基于Multi-port的异步复合测试方法

Publications (1)

Publication Number Publication Date
CN105807208A true CN105807208A (zh) 2016-07-27

Family

ID=56457631

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610262749.2A Pending CN105807208A (zh) 2016-04-25 2016-04-25 一种基于Multi-port的异步复合测试方法

Country Status (1)

Country Link
CN (1) CN105807208A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109581199A (zh) * 2019-01-22 2019-04-05 上海艾为电子技术股份有限公司 数字量产测试机、激励信号获取方法及待测数据比较方法
CN113253796A (zh) * 2021-07-01 2021-08-13 北京智芯微电子科技有限公司 异步输入信号的同步方法及装置、中央处理器、芯片
CN113655263A (zh) * 2021-07-22 2021-11-16 广芯微电子（广州）股份有限公司 一种芯片设计的信号连接电压检测方法、装置及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020069678A (ko) * 2001-02-27 2002-09-05 삼성전자 주식회사 유토피아 레벨2를 사용하는 다중 포트 인터페이스 장치 및방법
US20070063724A1 (en) * 2004-01-29 2007-03-22 Howard Roberts Tandem handler system and method for reduced index time
CN1979200A (zh) * 2005-12-08 2007-06-13 上海华虹Nec电子有限公司 同步通讯芯片进行多芯片并行测试的方法
WO2007090462A1 (en) * 2006-02-07 2007-08-16 Verigy (Singapore) Pte. Ltd. Multi-stage data processor with signal repeater
CN101995546A (zh) * 2010-11-16 2011-03-30 复旦大学 基于边界扫描的可编程逻辑器件自动测试系统与方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020069678A (ko) * 2001-02-27 2002-09-05 삼성전자 주식회사 유토피아 레벨2를 사용하는 다중 포트 인터페이스 장치 및방법
US20070063724A1 (en) * 2004-01-29 2007-03-22 Howard Roberts Tandem handler system and method for reduced index time
CN1979200A (zh) * 2005-12-08 2007-06-13 上海华虹Nec电子有限公司 同步通讯芯片进行多芯片并行测试的方法
WO2007090462A1 (en) * 2006-02-07 2007-08-16 Verigy (Singapore) Pte. Ltd. Multi-stage data processor with signal repeater
CN101995546A (zh) * 2010-11-16 2011-03-30 复旦大学 基于边界扫描的可编程逻辑器件自动测试系统与方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
王勇等: ""基于Verigy 93000的GMH 92 LV 18全参数测试技术"", 《计量与测试技术》 *
陶新萱: ""基于 ATE 的 SOC 共时测试的实现方法"", 《信息技术与标准化》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109581199A (zh) * 2019-01-22 2019-04-05 上海艾为电子技术股份有限公司 数字量产测试机、激励信号获取方法及待测数据比较方法
CN113253796A (zh) * 2021-07-01 2021-08-13 北京智芯微电子科技有限公司 异步输入信号的同步方法及装置、中央处理器、芯片
CN113655263A (zh) * 2021-07-22 2021-11-16 广芯微电子（广州）股份有限公司 一种芯片设计的信号连接电压检测方法、装置及存储介质

Similar Documents

Publication Publication Date Title
KR101149270B1 (ko) 집적 회로 디바이스를 테스트하는 시스템 및 방법
CN101458971B (zh) 一种嵌入式静态存储器的测试系统及测试方法
CN102403042B (zh) 基于锁存器的存储器设备
CN102156237B (zh) 一种汽车线束检测方法
US20140229782A1 (en) Automatic Test Equipment
CN101515479B (zh) 一种提高扫描链测试覆盖率的方法和装置
CN101471142A (zh) 半导体集成电路器件及其测试方法
CN105807208A (zh) 一种基于Multi-port的异步复合测试方法
US9261560B2 (en) Handling slower scan outputs at optimal frequency
CN107978337B (zh) 适用于随机存储器自动测试的高速电路结构及其测试方法
CN106205735A (zh) 嵌入式芯片测试方法及系统
CN103345944A (zh) 存储器及通过测试机台对存储器进行测试的方法
CN103502826A (zh) 输入电路
CN103065687B (zh) 并行检测集成电路中ram生产缺陷的方法
US9612280B2 (en) Partial scan cell
CN104730448A (zh) 自动测试设备资源配置方法与自动测试通道配置装置
US9229059B2 (en) Memory test system and method
CN103531250A (zh) 一种对rram器件的脉冲参数进行测试的电路
CN100389425C (zh) 实现数模混合型集成电路验证的方法及装置
CN112597002A (zh) 一种基于Python脚本生成测试向量的方法
Parvathi et al. Modified March c-with concurrency in testing for embedded memory applications
CN111161788A (zh) 一种存储器的老炼测试装置
US20030188273A1 (en) Simulation-based technique for contention avoidance in automatic test pattern generation
CN103280241A (zh) 存储器的测试电路及方法
CN116564400B (zh) 半导体存储装置的可测试性电路和数据测试方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160727