CN105800543A - 衬底结构、半导体结构及其制造方法 - Google Patents

衬底结构、半导体结构及其制造方法 Download PDF

Info

Publication number
CN105800543A
CN105800543A CN201510458907.7A CN201510458907A CN105800543A CN 105800543 A CN105800543 A CN 105800543A CN 201510458907 A CN201510458907 A CN 201510458907A CN 105800543 A CN105800543 A CN 105800543A
Authority
CN
China
Prior art keywords
substrate
mems
semiconductor structure
layer
sticking layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510458907.7A
Other languages
English (en)
Other versions
CN105800543B (zh
Inventor
张仪贤
吴咨亨
郑创仁
林诗玮
杜荣国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN105800543A publication Critical patent/CN105800543A/zh
Application granted granted Critical
Publication of CN105800543B publication Critical patent/CN105800543B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0002—Arrangements for avoiding sticking of the flexible or moving parts
    • B81B3/0005—Anti-stiction coatings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/015—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being integrated on the same substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/019—Bonding or gluing multiple substrate layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/11—Treatments for avoiding stiction of elastic or moving parts of MEMS
    • B81C2201/112—Depositing an anti-stiction or passivation coating, e.g. on the elastic or moving parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates

Abstract

本发明提供了用于微电子机械系统(MEMS)器件的衬底结构、半导体结构及其制造方法。在各个实施例中，用于MEMS器件的衬底结构包括衬底、MEMS器件和抗粘层。MEMS器件位于衬底上方。抗粘层位于MEMS器件的表面上，并且包括非晶碳、聚四氟乙烯、氧化铪、氧化钽、氧化锆或它们的组合。

Description

衬底结构、半导体结构及其制造方法
技术领域
本发明的实施例涉及集成电路，更具体地，涉及衬底结构、半导体结构及其制造方法。
背景技术
微电子机械系统(MEMS)是通常称为小型化器件的技术，该小型化器件结合电子和机械组件。MEMS器件用于各种环境中，诸如加速计、压力传感器、陀螺仪、罗盘、振荡器、驱动器、反射镜、加热器和打印机喷头，并且近来发展为被合并入集成电路(IC)器件。通常地，MEMS结构包括具有MEMS器件的衬底结构和盖结构，并且MEMS器件定位在衬底结构和盖结构之间。
随着技术的进步，期望具有带有增强的灵敏度的MEMS结构，这可以通过易活动的MEMS器件实现。然而，易活动的MEMS器件在使用期间易于粘在MEMS结构的衬底上。因此，对具有改进的抗粘性能的MEMS结构存在需求。
发明内容
本发明的实施例提供了一种用于微电子机械系统(MEMS)器件的衬底结构，包括：衬底；MEMS器件，位于所述衬底上方；以及抗粘层，位于所述MEMS器件的表面上，并且包括非晶碳、聚四氟乙烯、氧化铪、氧化钽、氧化锆或它们的组合。
本发明的另一实施例提供了一种半导体结构，包括：第一衬底，具有第一部分；第二衬底，基本上平行于所述第一衬底，并且具有与所述第一部分基本上对准的第二部分；MEMS器件，位于所述第一部分和所述第二部分之间；凸块结构，位于所述第二部分上；以及抗粘层，位于面向所述第二部分的所述MEMS器件的表面上、或位于所述第二部分的表面上、或位于面向所述第二部分的所述MEMS器件的表面和所述第二部分的表面上，并且所述抗粘层包括非晶碳、聚四氟乙烯、氧化铪、氧化钽、氧化锆或它们的组合。
本发明的又一实施例提供了一种用于制造半导体结构的方法，所述方法包括：提供第一衬底；在所述第一衬底上方形成MEMS衬底；图案化所述MEMS衬底以形成MEMS器件；提供第二衬底，在所述第二衬底上具有凸块结构；在面向所述第二衬底的所述MEMS器件的表面上、或在面向所述MEMS器件的所述第二衬底的表面上、或在面向所述第二衬底的所述MEMS器件的表面和面向所述MEMS器件的所述第二衬底的表面上形成抗粘层，并且所述抗粘层包括非晶碳、聚四氟乙烯、氧化铪、氧化钽、氧化锆或它们的组合；以及将所述第一衬底与所述第二衬底接合。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1是根据一些实施例的用于微电子机械系统(MEMS)器件的衬底结构的示意性截面图。
图2A是根据一些实施例的半导体结构的示意性截面图。
图2B是根据一些实施例的半导体结构的示意性截面图。
图2C是根据一些实施例的半导体结构的示意性截面图。
图3是根据一些实施例的示出用于制造半导体结构的方法的流程图。
图4A至图4J是根据一些实施例的处于制造半导体结构的各个阶段的截面图。
图5A至图5I是根据一些实施例的处于制造半导体结构的各个阶段的截面图。
图6A至图6I是根据一些实施例的处于制造半导体结构的各个阶段的截面图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作相应的解释。
如上所述，改进具有增强的灵敏度的微电子机械系统(MEMS)结构的抗粘性能变得更具挑战性。为了增强MEMS结构的灵敏度，MEMS结构内的MEMS器件必须易活动以更灵敏地移动。然而，在MEMS结构的使用期间容易发生易活动的MEMS器件粘在MEMS结构的衬底上。MEMS器件的粘滞作用的发生取决于毛细作用力、范德华力、MEMS器件和衬底的表面的静电力、以及MEMS器件的恢复力。MEMS器件的恢复力必须大于毛细作用力、范德华力和静电力的总和以使MEMS器件回到之前位置而不粘在衬底上。当前，在MEMS结构中施加自组装单层(SAM)涂层以防止MEMS器件粘在MEMS结构的衬底上。SAM涂层具有疏水和低粘合力的抗粘性能，并且有益于减小衬底的毛细作用力。然而，SAM涂层对热工艺以及在形成SAM涂层之后在高温下实施的大多数工艺具有较差的抗性，诸如接合工艺和封装工艺。在热工艺之后，SAM涂层的抗粘性能会降低。因此，需要不断发展具有改进的抗粘性能的MEMS结构。
为了解决上述问题，本发明提供了用于MEMS器件的衬底结构、半导体结构及其制造方法。衬底结构和半导体结构包括抗粘层，抗粘层可以防止MEMS器件在半导体结构的使用期间粘在衬底上。
图1是根据一些实施例的用于MEMS器件的衬底结构10的示意性截面图。衬底结构10包括衬底110、MEMS器件130和抗粘层150。MEMS器件130位于衬底110上方。抗粘层150位于MEMS器件130的表面上，并且包括非晶碳(α-碳)、聚四氟乙烯(铁氟龙)、氧化铪(HfO2)、氧化钽(Ta2O5)、氧化锆(ZrO2)或它们的组合。
衬底110可以包括硅衬底或诸如陶瓷衬底的非硅衬底。在一些实施例中，衬底110包括元素半导体，诸如晶体结构、多晶结构和非晶结构的硅或锗；化合物半导体，诸如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和锑化铟；合金半导体，诸如SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和GaInAsP；或它们的组合。
在一些实施例中，衬底结构10包括位于衬底110上方的接合环112以接合衬底110和用于MEMS器件130的另一衬底(未示出)。
衬底结构还可以包括位于面向MEMS器件的衬底上的蚀刻停止层。
MEMS器件130可以是任何合适的器件。MEMS器件130的实例包括但不限于弹簧、质量检测器、驱动器、传感器、阀、齿轮、陀螺仪、控制杆和铰链。MEMS器件130的通常应用可以包括加速计、压力传感器、陀螺仪、罗盘、麦克风、振荡器、驱动器、反射镜、加热器和打印机喷头。
抗粘层150包括诸如非晶碳和铁氟龙的疏水材料或者诸如非晶碳、氧化铪(HfO2)、氧化钽(Ta2O5)和氧化锆(ZrO2)的具有低粘合力的材料。因此，位于MEMS器件130上的抗粘层150可以防止MEMS器件130粘在用于MEMS器件130的另一衬底上。此外，抗粘层150的材料是高耐热的，并且因此可以在随后的接合和封装工艺之后保持抗粘层150的疏水和/或低粘合力的性能。抗粘层150可以减小抗粘层150所沉积的表面(即，MEMS器件130的表面)的毛细作用力，并且因此MEMS器件130的粘滞作用在使用期间将不会发生。
图2A是根据一些实施例的半导体结构100a的示意性截面图。半导体结构100a包括第一衬底110、第二衬底120、MEMS器件130、凸块结构140和抗粘层150。第一衬底110包括第一部分110a，并且第二衬底120包括第二部分120a。第二衬底120基本上平行于第一衬底110，并且第二部分120a基本上与第一部分110a对准。术语“基本上对准”指的是具有一些可接受的偏差的对准并且不要求精确对准。第一部分110a是凹槽。每个MEMS器件130均位于第一部分110a和第二部分120a之间。凸块结构140位于第二部分120a上。抗粘层150位于面向第二部分120a的MEMS器件130的表面上，并且包括非晶碳(α-碳)、聚四氟乙烯(铁氟龙)、氧化铪(HfO2)、氧化钽(Ta2O5)、氧化锆(ZrO2)或它们的组合。在实施例中，半导体结构100a是MEMS结构。
第一衬底110包括在衬底结构10中，并且衬底结构10还包括位于第一衬底110上方的接合环112。第二衬底120包括在盖结构20中。第一衬底110通过接合环112接合至第二衬底120。
第一衬底110和第二衬底120可以包括相同或不同的材料，并且可以包括材料的任何合适的组合。在一些实施例中，第一衬底110和/或第二衬底120包括硅衬底或诸如陶瓷衬底的非硅衬底。在一些实施例中，第一衬底110和/或第二衬底120包括元素半导体，诸如晶体结构、多晶结构和非晶结构的硅或锗；化合物半导体，诸如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和锑化铟；合金半导体，诸如SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和GaInAsP；或它们的组合。此外，第一衬底110和第二衬底120可以是绝缘体上半导体(SOI)。在一些实施例中，第一衬底110和第二衬底120包括掺杂的外延层。在其他实施例中，第一衬底110和第二衬底120包括多层化合物半导体结构。可选地，第一衬底110和第二衬底120包括诸如玻璃、熔融石英或氟化钙的非半导体材料。
第二衬底120还可以包括集成电路(未示出)，诸如存储器单元、模拟电路、逻辑电路和/或混合信号电路。在一些实施例中，第二衬底120包括无源组件，诸如电阻器、电容器、电感器和熔丝；和有源组件，诸如P沟道场效应晶体管(PFET)、N沟道场效应晶体管(NFET)、金属氧化物半导体场效应晶体管(MOSFET)、互补金属氧化物半导体晶体管(CMOS)、高压晶体管和高频晶体管；或它们的组合。在一些实施例中，第二衬底120包括一种或多种CMOS器件，诸如晶体管(例如，NMOS和PMOS晶体管)。在其他实施例中，第二衬底120包括与晶体管相关联的电路，诸如互连层(例如，金属线和通孔)和层间介电(ILD)层。在一些实施例中，第二衬底120也包括与集成电路相关联的隔离结构和/或任何其他元件。
MEMS器件130可以是任何合适的器件，并且MEMS器件的具体部件可以指的是举例说明图1的MEMS器件130的那些部件。
凸块结构140可以由氧化物、氮化物或它们的组合制成。在一些实施例中，凸块结构140由氮化硅(SiN)制成。抗粘凸块140可以释放电荷效应以减小第二部分120a的静电力，并且适当地定位为防止MEMS器件130和第二部分120a之间的粘滞作用。为了释放电荷，凸块140可以包括例如金属的导电层。
抗粘层150具有疏水和/或低粘合力的抗粘性能，并且可以防止MEMS器件130在半导体结构100的使用期间粘在第二衬底120上(使用中的粘滞作用)。此外，抗粘层150的材料是高耐热的，并且因此可以在经受热工艺之后保持抗粘性能，热工艺诸如接合工艺(例如，共晶接合)和封装工艺(例如，真空封装)。
如图2A所示，半导体结构100a的抗粘层150位于面向第二部分120a的MEMS器件130的表面上。在其他实施例中，如图2B中示出的半导体结构100b，抗粘层150位于第二部分120a上。在其他实施例中，如图2C中示出的半导体结构100c，抗粘层150a和150b位于面向第二部分120a的MEMS器件130的表面上和第二部分120a上。半导体结构100a、半导体结构100b和半导体结构100c之间的差别是抗粘层的位置。这些差别不影响实施例中的每个元件的功能，并且因此半导体结构100b和半导体结构100c具有与半导体结构100a相同的功能和优势。
值得注意的是，本发明的半导体结构可以同时包括抗粘层和自组装单层(SAM)涂层，其中，抗粘层150位于面向第二衬底的MEMS器件的表面上，并且SAM涂层位于面向MEMS器件的第二衬底的表面上。这种半导体结构可以包括图2C中示出的半导体结构100c的结构。因此，半导体结构100c可以包括第一衬底110、通过接合环112与第一衬底110接合的第二衬底120、位于第一部分110a和第二部分120a之间的MEMS器件130、位于第二部分120a上的凸块结构140、位于MEMS器件130的表面上的抗粘层150a以及位于第二部分120a上的SAM涂层150b。虽然SAM涂层150b的抗粘性能在热工艺之后可能降低，但是SAM涂层150b仍可以减小第二部分120a的一些毛细作用力以防止MEMS器件130的粘滞。
参照图3，图3是根据一些实施例的示出用于制造半导体结构的方法的流程图。在实施例中，半导体结构是MEMS结构。
在操作S1中，提供第一衬底。第一衬底110的具体部件可以指的是举例说明图2A的第一衬底110的那些部件。
在操作S2中，在第一衬底上方形成MEMS衬底。MEMS衬底可以具有与第一衬底相同的具体部件，其可以指的是举例说明图2A的第一衬底110的那些部件。在一些实施例中，MEMS衬底由硅制成。
在操作S3中，图案化MEMS衬底以形成MEMS器件。可以通过蚀刻图案化MEMS衬底。MEMS器件的具体部件可以指的是举例说明图1的MEMS器件130的那些部件。
在操作S4中，提供第二衬底。第二衬底可以包括位于第二衬底的表面上的凸块结构，第二衬底的该表面配置为面向MEMS器件。第二衬底和凸块结构的具体部件可以指的是举例说明图2A的第二衬底120和凸块结构140的那些部件。
在操作S5中，在表面上形成抗粘层。在一些实施例中，在面向第二衬底的MEMS器件的表面上形成抗粘层以形成图2A中示出的半导体结构100a。在其他实施例中，在面向MEMS器件的第二衬底(即，第二部分120a)的表面上形成抗粘层以形成图2B中示出的半导体结构100b。在又其他实施例中，在面向第二衬底的MEMS器件的表面上和在面向MEMS器件的第二衬底(即，第二部分120a)的表面上形成抗粘层以形成图2C中示出的半导体结构100c。抗粘层包括非晶碳(α-碳)、聚四氟乙烯(铁氟龙)、氧化铪(HfO2)、氧化钽(Ta2O5)、氧化锆(ZrO2)或它们的组合。抗粘层的具体部件可以指的是举例说明图1和图2A的抗粘层150的那些部件。
在操作S6中，第一衬底与第二衬底接合。第一衬底和第二衬底可以通过任何合适的工艺接合，诸如共晶接合、热压接合和粘合接合。
在一些实施例中，通过共晶接合来接合第一衬底和第二衬底。用于制造半导体结构的方法还包括在第一衬底上方形成接合环以与第二衬底接合。可以通过蚀刻MEMS衬底以在第一衬底上方形成接合锚来形成接合环。然后，在接合锚上方沉积金属层以形成接合环。
值得注意的是，图3中示出的用于制造半导体结构的方法的前述操作顺序仅是实例，并且不旨在限制，并且可以在不背离本发明的精神和范围的情况下，可以做出多种变化、替代和修改。
在一些实施例中，在面向第二衬底的MEMS器件的表面上形成抗粘层。用于制造半导体结构的方法开始于操作S1以提供第一衬底。该方法继续进行操作S2以在第一衬底上方形成MEMS衬底。接下来，在MEMS衬底的部分上形成抗粘层，即，操作S5。然后，图案化MEMS衬底以留下由抗粘层覆盖的MEMS衬底的部分，并且以形成MEMS器件，即，操作S3。该方法继续进行操作S4，以提供其上具有凸块结构的第二衬底。然后，第一衬底与第二衬底接合，即，操作S6。
在其他实施例中，在面向MEMS器件的第二衬底的表面上形成抗粘层。用于制造半导体结构的方法开始于操作S1以提供第一衬底。该方法继续进行而在第一衬底上方形成MEMS衬底，以及图案化MEMS衬底以形成MEMS器件，即，操作S2和S3。接下来，提供其上具有凸块结构的第二衬底，即，操作S4。该方法继续进行操作S5以在第二衬底的表面上形成抗粘层，第二衬底的该表面配置为面向MEMS器件。然后，第一衬底与第二衬底接合，即，操作S6。
在又其他实施例中，在面向第二衬底的MEMS器件的表面上和在面向MEMS器件的第二衬底的表面上形成抗粘层。用于制造半导体结构的方法开始于操作S1以提供第一衬底。该方法继续进行操作S2以在第一衬底上方形成MEMS衬底。接下来，在MEMS衬底的部分上形成抗粘层，即，操作S5。然后，图案化MEMS衬底以留下由抗粘层覆盖的MEMS衬底的部分，并且以形成MEMS器件，即，操作S3。该方法继续进行操作S4，以提供其上具有凸块结构的第二衬底。接下来，在第二衬底的表面上形成另一抗粘层，第二衬底的该表面配置为在随后的接合工艺中面向MEMS器件，即，操作S5。然后，第一衬底与第二衬底接合，即，操作S6。
在一些实施例中，用于制造半导体结构的方法还包括在第二衬底的部分上形成自组装单层(SAM)涂层。实施例的用于制造半导体结构的方法开始于操作S1以提供第一衬底。该方法继续进行操作S2以在第一衬底上方形成MEMS衬底。接下来，在MEMS衬底的部分上形成抗粘层，即，操作S5。然后，图案化MEMS衬底以留下由抗粘层覆盖的MEMS衬底的部分，并且以形成MEMS器件，即，操作S3。该方法继续进行操作S4，以提供其上具有凸块结构的第二衬底。接下来，在第二衬底的部分上形成SAM涂层，第二衬底的该部分配置为在随后的接合工艺中面向MEMS器件，即，操作S5。然后，第一衬底与第二衬底接合，即，操作S6。虽然SAM涂层的抗粘性能在热工艺之后可能降低，但是SAM涂层仍可以减小第二衬底的表面的一些毛细作用力以防止MEMS器件的粘滞。
图4A至图4J是根据一些实施例的处于制造半导体结构200的各个阶段的截面图。应该理解，图4A至图4J仅是说明性的并且不旨在限制。在实施例中，半导体结构200是MEMS结构。
参照图4A，提供第一衬底210，即，操作S1，并且第一衬底210包括凹槽。在第一衬底210周围沉积氧化物层212。在其他实施例中，在第一衬底210的上表面上沉积氧化物层。
参照图4B，在第一衬底210的凹槽上形成蚀刻停止层214。在一些实施例中，蚀刻停止层214是汽相氟化氢(HF)停止层，并且由Al2O3制成，并且具有100-2000埃的厚度。可以通过以下步骤形成蚀刻停止层214：在氧化物层212上方沉积蚀刻停止材料，以及蚀刻蚀刻停止材料以在第一衬底210的凹槽中形成蚀刻停止层214，并且暴露氧化物层212的部分作为用于随后的工艺的接合表面。
参照图4C，在第一衬底210上方形成MEMS衬底220以与暴露的氧化物层212接合，即，操作S2。
参照图4D，蚀刻MEMS衬底220以在第一衬底210上方形成接合锚232。然后，在接合锚232上方沉积第一金属层234以形成如图4E所示的接合环230。在一些实施例中，第一金属层234由锗(Ge)制成，并且具有至1μm的厚度。
参照图4F，在MEMS衬底220a的部分上形成抗粘层240和硬掩模250，即，操作S5。在一些实施例中，抗粘层240包括非晶碳并且具有至3μm的厚度。在一些实施例中，硬掩模250由诸如SiO2的氧化物制成，并且具有至3μm的厚度。可以通过在MEMS衬底220a上方沉积抗粘材料以及在抗粘材料上方形成硬掩模材料来形成抗粘层240和硬掩模250。然后，图案化硬掩模材料以形成硬掩模250，并且图案化抗粘材料以形成抗粘层240。在一些实施例中，通过O2灰化来图案化抗粘材料。
参照图4G，图案化MEMS衬底220a以留下由抗粘层240和硬掩模250覆盖的MEMS衬底220a，并且以形成MEMS器件260，即，操作S3。然后，如图4H所示，去除硬掩模250，并且因此获得用于半导体结构200的衬底结构200a。在一些实施例中，通过诸如汽相氟化氢蚀刻的干蚀刻来去除硬掩模250。
参照图4I，提供用于半导体结构200的盖结构200b，即，操作S4。盖结构200b包括第二衬底270、凸块结构280和接合焊盘290。第二衬底270包括多个垂直导电部件272和多个水平导电部件274。凸块结构280位于第二衬底270上，并且配置为面向MEMS器件260。接合焊盘290位于第二衬底270上。
第二衬底270可以包括任何合适的材料，并且具体部件可以指的是举例说明图2A的第二衬底120的那些部件。在一些实施例中，第二衬底270包括CMOS，并且垂直导电部件272可以是接触件或通孔，并且水平导电部件274可以是金属线或感应板。接触件配置为连接金属线与衬底，并且通孔配置为连接金属线。
在一些实施例中，接合焊盘290包括第二金属层，并且第二金属层由铝铜(AlCu)制成。
参照图4J，第一衬底210通过接合环230和接合焊盘290与第二衬底270接合以形成半导体结构200，即，操作S6。可以通过诸如共晶接合、热压接合和粘合接合的任何合适的工艺接合第一衬底210和第二衬底270。在一些实施例中，接合环230包括由Ge制成的第一金属层234，接合焊盘290包括由AlCu制成的第二金属层，并且通过共晶接合来接合第一衬底210和第二衬底270。
通过图4A至图4J中示出的方法制造的半导体结构200包括位于面向第二衬底270的MEMS器件260的表面上的抗粘层240，由于抗粘层240的高耐热性，抗粘层240在诸如共晶接合和封装的热工艺之后仍可以具有抗粘性能。因此，抗粘层240可以防止半导体结构200的MEMS器件260粘在第二衬底270上。
图5A至图5I是根据一些实施例的处于制造半导体结构300各个阶段的截面图。应该理解，图54A至图5I仅是说明性的并且不旨在限制。在实施例中，半导体结构300是MEMS结构。
参照图5A，提供第一衬底310，在第一衬底310周围沉积有氧化物层312。然后，如图5B所示，在第一衬底310上方形成MEMS衬底320。
参照图5C，蚀刻MEMS衬底320以在第一衬底310上方形成接合锚332。然后，在接合锚332上方沉积第一金属层334以形成如图5D所示的接合环330。在一些实施例中，第一金属层334由AlCu制成，并且具有 至1μm的厚度。
参照图5E，在MEMS衬底320a的部分上形成抗粘层340和硬掩模350。在一些实施例中，抗粘层340包括非晶碳并且具有至3μm的厚度。在一些实施例中，硬掩模350由氧化物制成，并且具有至3μm的厚度。可以通过诸如用于形成图4F的抗粘层240和硬掩模250的示例性工艺的任何合适的工艺来形成抗粘层340和硬掩模350。
参照图5F，图案化MEMS衬底320a以留下由抗粘层340和硬掩模350覆盖的MEMS衬底320a，并且以形成MEMS器件360。然后，如图5G所示，去除硬掩模350，并且因此获得用于半导体结构300的衬底结构300a。在一些实施例中，通过氧化物回蚀刻来去除硬掩模350。
参照图5H，提供用于半导体结构300的盖结构300b。盖结构300b包括第二衬底370、凸块结构380和接合焊盘390。第二衬底370包括多个垂直导电部件372和多个水平导电部件374。凸块结构380位于第二衬底370上，并且配置为在随后的接合工艺中面向MEMS器件360。接合焊盘390位于第二衬底370上，并且每个接合焊盘390均包括第二金属层392和位于第二金属层392上方的第三金属层394。在一些实施例中，第二金属层392由诸如AlCu的与第一金属层334相同的材料制成，并且第三金属层394由诸如Ge的与第一金属层334和第二金属层392不同的材料制成。
在一些实施例中，第二衬底370包括CMOS，并且垂直导电部件372可以是接触件或通孔，并且水平导电部件374可以是金属线或感应板。
参照图5I，第一衬底310通过接合环330和接合焊盘390与第二衬底370接合以形成半导体结构300。可以通过诸如共晶接合、热压接合和粘合接合的任何合适的工艺接合第一衬底310和第二衬底370。在一些实施例中，接合环330包括由AlCu制成的第一金属层334，接合焊盘390包括分别由Ge和AlCu制成的第二金属层392和第三金属层394，并且通过共晶接合来接合第一衬底310和第二衬底370。
图5A至图5I和图4A至图4J中示出的制造方法之间的差别是用于共晶接合的接合介质。图4A至图4J中示出的制造方法施加由两种不同材料制成的两个金属层(即，第一金属层234和第二金属层)作为接合介质，而图5A至图5I中示出的制造方法施加由两种不同材料制成的三个金属层(即，第一金属层234、第二金属层392和第三金属层394)作为接合介质。这个差别不影响实施例中的每个组件的功能。因此，半导体结构300具有与半导体结构200相同的功能和优势。
图6A至图6I是根据一些实施例的处于制造半导体结构400的各个阶段的截面图。应该理解，图6A至图6I仅是说明性的并且不旨在限制。在实施例中，半导体结构400是MEMS结构。
参照图6A，提供第一衬底410，在第一衬底410周围沉积有氧化物层412。然后，如图6B所示，在第一衬底410上方形成MEMS衬底420。
参照图6C，蚀刻MEMS衬底420以在第一衬底410上方形成接合锚432。然后，如图6D所示，在接合锚432上方沉积第一金属层434以形成接合环430。在一些实施例中，第一金属层434由Ge制成，并且具有 至1μm的厚度。
参照图6E，在MEMS衬底420a的部分上形成抗粘层440和硬掩模450。在一些实施例中，抗粘层440包括非晶碳并且具有至3μm的厚度。在一些实施例中，硬掩模450由诸如AlCu的金属制成，并且具有至3μm的厚度。可以通过诸如用于形成图4F的抗粘层240和硬掩模250的示例性工艺的任何合适的工艺来形成抗粘层440和硬掩模450。
参照图6F，图案化MEMS衬底420a以留下由抗粘层440和硬掩模450覆盖的MEMS衬底420a，并且以形成MEMS器件460。然后，如图6G所示，去除硬掩模450，并且因此获得用于半导体结构400的衬底结构400a。在一些实施例中，通过湿蚀刻来去除硬掩模450，诸如使用M2酸(HNO3+CH3COOH+H3PO4)或稀释HF的酸蚀刻。
参照图6H，提供用于半导体结构400的盖结构400b。盖结构400b包括第二衬底470、凸块结构480和接合焊盘490。第二衬底470包括多个垂直导电部件472和多个水平导电部件474。凸块结构480位于第二衬底470上，并且配置为在随后的接合工艺中面向MEMS器件460。接合焊盘490位于第二衬底470上。并且每个接合焊盘490均包括第二金属层492。在一些实施例中，第二金属层492由诸如AlCu的与第一金属层434不同的材料制成。
在一些实施例中，第二衬底470包括CMOS，并且垂直导电部件472可以是接触件或通孔，并且水平导电部件474可以是金属线或感应板。
参照图6I，第一衬底410通过接合环430和接合焊盘490与第二衬底470接合以形成半导体结构400。可以通过诸如共晶接合、热压接合和粘合接合的任何合适的工艺接合第一衬底410和第二衬底470。在一些实施例中，接合环430包括由Ge制成的第一金属层434，接合焊盘490包括由AlCu制成的第二金属层492，并且通过共晶接合来接合第一衬底410和第二衬底470。
图6A至图6I和图4A至图4J中示出的制造方法之间的差别是硬掩模去除工艺。图4A至图4J中示出的制造方法施加氧化物作为硬掩模250的材料，并且通过干蚀刻去除硬掩模250。图6A至图6I中示出的制造方法施加三种金属作为硬掩模450的材料，并且通过湿蚀刻去除硬掩模450。这个差别不影响实施例中的每个组件的功能。因此，半导体结构400具有与半导体结构200相同的功能和优势。
以上讨论的本发明的实施例具有超过现有方法和系统的优势。本发明的MEMS器件和半导体结构包括抗粘层，抗粘层具有疏水和/或低粘合力的抗粘性能。此外，抗粘层是高耐热的，并且在经受热工艺之后抗粘性能仍能够存在。因此，可以大大降低MEMS器件的使用中粘滞的可能性，并且可以制造易活动的MEMS器件以增强半导体结构的灵敏度。然而，应该理解，其他实施例可以具有不同优势，并且没有特定优势是所有实施例都必需的。
根据本发明的一些实施例，用于MEMS器件的衬底结构包括衬底、MEMS器件和抗粘层。MEMS器件位于衬底上方。抗粘层位于MEMS器件的表面上，并且包括非晶碳(α-碳)、聚四氟乙烯(铁氟龙)、氧化铪(HfO2)、氧化钽(Ta2O5)、氧化锆(ZrO2)或它们的组合。
在上述衬底结构中，还包括：接合环，位于所述衬底上方。
在上述衬底结构中，还包括：蚀刻停止层，位于所述衬底上。
根据本发明的其他实施例，半导体结构包括第一衬底、第二衬底、MEMS器件、凸块结构和抗粘层。第一衬底包括第一部分，并且第二衬底包括第二部分。第二衬底基本上平行于第一衬底，并且第二部分与第一部分基本上对准。MEMS器件位于第一部分和第二部分之间。凸块结构位于第二部分上。抗粘层位于面向第二部分的MEMS器件的表面上、或位于第二部分的表面上、或位于面向第二部分的MEMS器件的表面和第二部分的表面上。抗粘层包括非晶碳(α-碳)、聚四氟乙烯(铁氟龙)、氧化铪(HfO2)、氧化钽(Ta2O5)、氧化锆(ZrO2)或它们的组合。
在上述半导体结构中，还包括：蚀刻停止层，位于所述第一部分上。
在上述半导体结构中，还包括：接合环，位于所述第一衬底上方。
在上述半导体结构中，还包括：接合环，位于所述第一衬底上方；接合焊盘，位于所述第二衬底上方并且与所述接合环接合。
在上述半导体结构中，还包括：接合环，位于所述第一衬底上方；接合焊盘，位于所述第二衬底上方并且与所述接合环接合，其中，所述接合环包括第一金属层，所述接合焊盘包括第二金属层，并且所述第一金属层和所述第二金属层由不同的材料制成。
在上述半导体结构中，还包括：接合环，位于所述第一衬底上方；接合焊盘，位于所述第二衬底上方并且与所述接合环接合，其中，所述接合环包括第一金属层，所述接合焊盘包括第二金属层，并且所述第一金属层和所述第二金属层由不同的材料制成，其中，所述第一金属层由锗制成，并且所述第二金属层由铝铜制成。
在上述半导体结构中，还包括：接合环，位于所述第一衬底上方；接合焊盘，位于所述第二衬底上方并且与所述接合环接合，其中，所述接合环包括第一金属层，所述接合焊盘包括第二金属层以及夹在所述第一金属层和所述第二金属层之间的第三金属层，其中，所述第一金属层和所述第二金属层由相同的材料制成，并且所述第三金属层由与所述第一金属层和所述第二金属层的材料不同的材料制成。
在上述半导体结构中，还包括：接合环，位于所述第一衬底上方；接合焊盘，位于所述第二衬底上方并且与所述接合环接合，其中，所述接合环包括第一金属层，所述接合焊盘包括第二金属层以及夹在所述第一金属层和所述第二金属层之间的第三金属层，其中，所述第一金属层和所述第二金属层由相同的材料制成，并且所述第三金属层由与所述第一金属层和所述第二金属层的材料不同的材料制成，其中，所述第一金属层和所述第二金属层由铝铜制成，并且所述第三金属层由锗制成。
在上述半导体结构中，其中，所述第一部分和所述第二部分中的至少一个为凹槽。
在上述半导体结构中，其中，所述凸块结构由氧化物、氮化物或它们的组合制成。
在上述半导体结构中，其中，所述抗粘层位于面向所述第二部分的所述MEMS器件的表面上，并且所述半导体结构还包括位于所述第二部分上的自组装单层涂层。根据本发明的又其他实施例，一种用于制造半导体结构的方法包括提供第一衬底。该方法继续进行而在第一衬底上方形成MEMS衬底。接下来，图案化MEMS衬底以形成MEMS器件。然后，提供其上具有凸块结构的第二衬底。该方法继续进行而在面向第二衬底的MEMS器件的表面上、或在面向MEM器件的第二衬底的表面上、或在面向第二衬底的MEMS器件的表面和面向MEM器件的第二衬底的表面上形成抗粘层。抗粘层包括非晶碳(α-碳)、聚四氟乙烯(铁氟龙)、氧化铪(HfO2)、氧化钽(Ta2O5)、氧化锆(ZrO2)或它们的组合。然后，第一衬底与第二衬底接合。
在上述方法中，还包括：在形成所述MEMS器件之前，在所述第一衬底上形成蚀刻停止层。
在上述方法中，还包括：在与所述第一衬底接合之前，在所述第二衬底的部分上形成自组装单层涂层，其中，所述第二衬底的部分配置为面向所述MEMS器件，并且所述抗粘层形成在面向所述第二衬底的所述MEMS器件的表面上。
在上述方法中，其中，通过共晶接合、热压接合或粘合接合来接合所述第一衬底和所述第二衬底。
在上述方法中，其中，通过共晶接合、热压接合或粘合接合来接合所述第一衬底和所述第二衬底，其中，通过共晶接合来接合所述第一衬底和所述第二衬底，并且所述方法还包括在所述第一衬底上方形成接合环以与所述第二衬底接合。
在上述方法中，其中，通过共晶接合、热压接合或粘合接合来接合所述第一衬底和所述第二衬底，其中，通过共晶接合来接合所述第一衬底和所述第二衬底，并且所述方法还包括在所述第一衬底上方形成接合环以与所述第二衬底接合，其中，形成所述接合环包括：蚀刻所述MEMS衬底以在所述第一衬底上方形成接合锚；以及在所述接合锚上方沉积金属层以形成所述接合环。上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中他们可以做出多种变化、替换以及改变。

Claims (10)

1.一种用于微电子机械系统(MEMS)器件的衬底结构，包括：
衬底；
MEMS器件，位于所述衬底上方；以及
抗粘层，位于所述MEMS器件的表面上，并且包括非晶碳、聚四氟乙烯、氧化铪、氧化钽、氧化锆或它们的组合。
2.根据权利要求1所述的衬底结构，还包括：
接合环，位于所述衬底上方。
3.根据权利要求1所述的衬底结构，还包括：
蚀刻停止层，位于所述衬底上。
4.一种半导体结构，包括：
第一衬底，具有第一部分；
第二衬底，基本上平行于所述第一衬底，并且具有与所述第一部分基本上对准的第二部分；
MEMS器件，位于所述第一部分和所述第二部分之间；
凸块结构，位于所述第二部分上；以及
抗粘层，位于面向所述第二部分的所述MEMS器件的表面上、或位于所述第二部分的表面上、或位于面向所述第二部分的所述MEMS器件的表面和所述第二部分的表面上，并且所述抗粘层包括非晶碳、聚四氟乙烯、氧化铪、氧化钽、氧化锆或它们的组合。
5.根据权利要求4所述的半导体结构，还包括：
蚀刻停止层，位于所述第一部分上。
6.根据权利要求4所述的半导体结构，还包括：
接合环，位于所述第一衬底上方。
7.根据权利要求6所述的半导体结构，还包括：
接合焊盘，位于所述第二衬底上方并且与所述接合环接合。
8.根据权利要求7所述的半导体结构，其中，所述接合环包括第一金属层，所述接合焊盘包括第二金属层，并且所述第一金属层和所述第二金属层由不同的材料制成。
9.根据权利要求8所述的半导体结构，其中，所述第一金属层由锗制成，并且所述第二金属层由铝铜制成。
10.一种用于制造半导体结构的方法，所述方法包括：
提供第一衬底；
在所述第一衬底上方形成MEMS衬底；
图案化所述MEMS衬底以形成MEMS器件；
提供第二衬底，在所述第二衬底上具有凸块结构；
在面向所述第二衬底的所述MEMS器件的表面上、或在面向所述MEMS器件的所述第二衬底的表面上、或在面向所述第二衬底的所述MEMS器件的表面和面向所述MEMS器件的所述第二衬底的表面上形成抗粘层，并且所述抗粘层包括非晶碳、聚四氟乙烯、氧化铪、氧化钽、氧化锆或它们的组合；以及
将所述第一衬底与所述第二衬底接合。
CN201510458907.7A 2015-01-16 2015-07-30 衬底结构、半导体结构及其制造方法 Active CN105800543B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/599,218 US10273140B2 (en) 2015-01-16 2015-01-16 Substrate structure, semiconductor structure and method for fabricating the same
US14/599,218 2015-01-16

Publications (2)

Publication Number Publication Date
CN105800543A true CN105800543A (zh) 2016-07-27
CN105800543B CN105800543B (zh) 2019-04-05

Family

ID=56407286

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510458907.7A Active CN105800543B (zh) 2015-01-16 2015-07-30 衬底结构、半导体结构及其制造方法

Country Status (2)

Country Link
US (2) US10273140B2 (zh)
CN (1) CN105800543B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106422044A (zh) * 2016-08-26 2017-02-22 华东师范大学 一种基于硅衬底的氧化铪空心微针及制备方法
CN108333745A (zh) * 2018-04-25 2018-07-27 中科芯集成电路股份有限公司 Mems微镜结构
CN109205548A (zh) * 2017-06-30 2019-01-15 台湾积体电路制造股份有限公司 微电子机械系统（mems）装置及其制造方法
CN109650326A (zh) * 2018-12-27 2019-04-19 杭州士兰集成电路有限公司 Mems器件及其制造方法
CN110937568A (zh) * 2018-09-21 2020-03-31 台湾积体电路制造股份有限公司 微机电系统结构及其制造方法以及制造积体晶片的方法
CN111498793A (zh) * 2020-05-01 2020-08-07 深迪半导体(上海)有限公司 一种mems器件及其加工方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10308507B2 (en) * 2015-10-28 2019-06-04 Invensense, Inc. MEMS gap control structures
US10648879B2 (en) 2016-02-22 2020-05-12 Kathirgamasundaram Sooriakumar Capacitive pressure sensor
DE102017119114B4 (de) * 2017-06-30 2022-01-13 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zur Haftungsvermeidung durch strukturierte Antihaftschicht
DE102018122261B4 (de) 2017-09-27 2024-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Integrationsverfahren zum waferebenenpackaging und mikroelektromechanisches system-, mems-, bauelement
US10294098B2 (en) 2017-09-27 2019-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing a MEMS device by first hybrid bonding a CMOS wafer to a MEMS wafer
US11265641B2 (en) * 2018-12-12 2022-03-01 Knowles Electronics, Llc Microelectromechanical systems vibration sensor
US20210107785A1 (en) * 2019-10-15 2021-04-15 Invensense, Inc. Selective self-assembled monolayer patterning with sacrificial layer for devices
CN114459666B (zh) * 2022-02-14 2023-03-17 北京航空航天大学 一种电容式压差传感器、制造方法及其应用

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090017260A1 (en) * 2001-08-02 2009-01-15 Kulkarni Anand A Segmented thermal barrier coating
CN102441600A (zh) * 2010-09-30 2012-05-09 鸿富锦精密工业（深圳）有限公司 辊子
CN102838079A (zh) * 2012-09-24 2012-12-26 江苏物联网研究发展中心 用于传感器芯片的开放式封装结构及其制造方法
US20130099355A1 (en) * 2011-10-24 2013-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS Structures and Methods for Forming the Same
US20130187245A1 (en) * 2012-01-19 2013-07-25 Taiwan Semiconductor Manufacturing Company, Ltd. Micro electro mechanical system structures
CN103569942A (zh) * 2012-08-01 2014-02-12 台湾积体电路制造股份有限公司 用于防止在加工过程中和使用中出现粘附的混合mems凸块设计

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7247246B2 (en) * 2003-10-20 2007-07-24 Atmel Corporation Vertical integration of a MEMS structure with electronics in a hermetically sealed cavity
US20060234412A1 (en) * 2005-04-19 2006-10-19 Hewlett-Packard Development Company, L.P. Intellectual Property Administration MEMS release methods
US20060278942A1 (en) * 2005-06-14 2006-12-14 Innovative Micro Technology Antistiction MEMS substrate and method of manufacture
US8679903B2 (en) * 2007-07-27 2014-03-25 Stmicroelectronics, Inc. Vertical quadruple conduction channel insulated gate transistor
US8728845B2 (en) * 2011-03-24 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for selectively removing anti-stiction coating
US8735283B2 (en) * 2011-06-23 2014-05-27 International Business Machines Corporation Method for forming small dimension openings in the organic masking layer of tri-layer lithography
WO2013019714A1 (en) * 2011-07-29 2013-02-07 The Trustees Of Columbia University In The City Of New York Mems affinity sensor for continuous monitoring of analytes
US9365416B2 (en) * 2011-08-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for motion sensor
US20140007731A1 (en) * 2012-07-06 2014-01-09 Persimmon Technologies Corporation High capacity robot arm
US8987842B2 (en) * 2012-09-14 2015-03-24 Solid State System Co., Ltd. Microelectromechanical system (MEMS) device and fabrication method thereof
US8841177B2 (en) * 2012-11-15 2014-09-23 International Business Machines Corporation Co-integration of elemental semiconductor devices and compound semiconductor devices
US9227842B2 (en) * 2013-02-27 2016-01-05 Invensense, Inc. Method for MEMS structure with dual-level structural layer and acoustic port
CN104243787B (zh) * 2013-06-06 2017-09-05 华为技术有限公司 拍照方法、照片管理方法及设备
US9299671B2 (en) * 2013-10-15 2016-03-29 Invensense, Inc. Integrated CMOS back cavity acoustic transducer and the method of producing the same
JP6252767B2 (ja) * 2014-03-14 2017-12-27 オムロン株式会社 静電容量型トランスデューサ
US20150346391A1 (en) * 2014-05-27 2015-12-03 Himax Display, Inc. Method for forming anti stiction coating and anti stiction coating thereof
TWI570942B (zh) * 2014-06-25 2017-02-11 明銳光電股份有限公司 壓力感測器以及其製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090017260A1 (en) * 2001-08-02 2009-01-15 Kulkarni Anand A Segmented thermal barrier coating
CN102441600A (zh) * 2010-09-30 2012-05-09 鸿富锦精密工业（深圳）有限公司 辊子
US20130099355A1 (en) * 2011-10-24 2013-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS Structures and Methods for Forming the Same
US20130187245A1 (en) * 2012-01-19 2013-07-25 Taiwan Semiconductor Manufacturing Company, Ltd. Micro electro mechanical system structures
CN103569942A (zh) * 2012-08-01 2014-02-12 台湾积体电路制造股份有限公司 用于防止在加工过程中和使用中出现粘附的混合mems凸块设计
CN102838079A (zh) * 2012-09-24 2012-12-26 江苏物联网研究发展中心 用于传感器芯片的开放式封装结构及其制造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106422044A (zh) * 2016-08-26 2017-02-22 华东师范大学 一种基于硅衬底的氧化铪空心微针及制备方法
CN106422044B (zh) * 2016-08-26 2019-07-05 华东师范大学 一种基于硅衬底的氧化铪空心微针及制备方法
CN109205548A (zh) * 2017-06-30 2019-01-15 台湾积体电路制造股份有限公司 微电子机械系统（mems）装置及其制造方法
CN109205548B (zh) * 2017-06-30 2021-03-30 台湾积体电路制造股份有限公司 微电子机械系统(mems)装置及其制造方法
CN108333745A (zh) * 2018-04-25 2018-07-27 中科芯集成电路股份有限公司 Mems微镜结构
CN108333745B (zh) * 2018-04-25 2024-03-12 无锡微视传感科技有限公司 Mems微镜结构
CN110937568A (zh) * 2018-09-21 2020-03-31 台湾积体电路制造股份有限公司 微机电系统结构及其制造方法以及制造积体晶片的方法
CN109650326A (zh) * 2018-12-27 2019-04-19 杭州士兰集成电路有限公司 Mems器件及其制造方法
CN111498793A (zh) * 2020-05-01 2020-08-07 深迪半导体(上海)有限公司 一种mems器件及其加工方法
CN111498793B (zh) * 2020-05-01 2023-10-27 深迪半导体(绍兴)有限公司 一种mems器件及其加工方法

Also Published As

Publication number Publication date
CN105800543B (zh) 2019-04-05
US11097941B2 (en) 2021-08-24
US20190256347A1 (en) 2019-08-22
US20160207756A1 (en) 2016-07-21
US10273140B2 (en) 2019-04-30

Similar Documents

Publication Publication Date Title
CN105800543A (zh) 衬底结构、半导体结构及其制造方法
US9776857B2 (en) Methods of fabricating micro electro mechanical system structures
US8748205B1 (en) MEMS structure with adaptable inter-substrate bond
US10294098B2 (en) Method for manufacturing a MEMS device by first hybrid bonding a CMOS wafer to a MEMS wafer
TWI543280B (zh) 微機電系統元件的形成方法
TWI634068B (zh) 半導體微機電系統結構及其製造方法
TWI667190B (zh) 封裝方法及相關的封裝結構
US8338207B2 (en) Bulk silicon moving member with dimple
TWI700238B (zh) 藉由將表面粗糙化而改良靜摩擦之方法
US11932534B2 (en) MEMS device having a metallization structure embedded in a dielectric structure with laterally offset sidewalls of a first portion and a second portion
KR20190003284A (ko) 패터닝된 점착방지층에 의한 점착 방지 방법
US10281350B2 (en) Pressure sensor and manufacture method thereof
US10494252B2 (en) MEMS devices and methods of manufacturing the same
TWI693191B (zh) 用於微機電系統裝置的基底結構和製造半導體結構的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant