CN105789409A - 发光二极管封装结构 - Google Patents

发光二极管封装结构 Download PDF

Info

Publication number
CN105789409A
CN105789409A CN201610023278.XA CN201610023278A CN105789409A CN 105789409 A CN105789409 A CN 105789409A CN 201610023278 A CN201610023278 A CN 201610023278A CN 105789409 A CN105789409 A CN 105789409A
Authority
CN
China
Prior art keywords
light
led
connection pad
package structure
pad portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610023278.XA
Other languages
English (en)
Inventor
吕宗霖
赖仁雄
方语靖
林治民
洪翌纯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Everlight Electronics Co Ltd
Original Assignee
Everlight Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Everlight Electronics Co Ltd filed Critical Everlight Electronics Co Ltd
Publication of CN105789409A publication Critical patent/CN105789409A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/507—Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

本发明提出一发光二极管封装结构，其包含金属接垫、静电放电防护元件及发光二极管芯片。金属接垫具有第一接垫部及第二接垫部，第一接垫部具有一设于第一顶面的第一凹槽，第二接垫部具有一设于第二顶面的第二凹槽。静电放电防护元件具有两第一电极部，分别设置于第一凹槽及第二凹槽中。发光二极管芯片位于静电放电防护元件的上方、且具有两第二电极部，分别设置于第一顶面及第二顶面上。本发明另提出一种支架及具有该支架的发光装置，其中是使用前述的发光二极管封装结构。本发明又提出一种具有全周光出光效果的发光装置，其中亦使用前述的发光二极管封装结构。

Description

发光二极管封装结构
技术领域
本发明有关一种发光二极管封装结构、应用该发光二极管封装结构的支架以及发光装置。
背景技术
在目前的发光二极管应用领域中，因应产品趋势，目前大多朝向倒装芯片(FlipChip)的芯片形式发展。且在搭配微型化趋势演进，已演化出芯片封装(ChipScalePackage，CSP)的封装体。即封装结构的面积不能超过发光二极管芯片的面积过多(例如不大于1.3倍)；在此面积限定下，已知的CSP结构中，发光二极管芯片旁边难以再设置一个静电放电防护元件，使得发光二极管芯片容易因为静电放电而损坏。
另外，倒装芯片亦可以多种固晶方式与基板形成接合，例如直接接合(DirectBonding)、共晶接合(EutecticBonding)、金球接合(GoldenBallBonding)、导电胶接合(conductiveAdhesivesBonding)的方式以完成芯片与基板间的电性连接。
有别于传统的封装技术，倒装芯片封装不但可缩小芯片封装后的尺寸，也可降低芯片与基板之间电子信号的传输距离，达到低信号干扰及电性稳定等优点。此外，为增强支架的机械加工性质，并使支架与设置于支架的下方的引脚间有良好的结合，支架多以环氧模压树脂(EpoxyMoldingCompound；EMC)为其主要材料。
如图1的现有技术所示的支架100的立体示意图。支架100包含一壳体120、一引脚130、一间隙填料140及一透光胶体150。其中，引脚130具有相邻的一第一电极部131及一第二电极部132，第一电极部131及第二电极部132之间具有一间隙133，间隙133内设置间隙填料140，且发光二极管110适可与第一电极部131及第二电极部132固定并电性连结，且透光胶体150适可填充于壳体120内并覆盖发光二极管芯片110。
然而，当支架100进入高温固晶阶段前，如图2A所示，间隙填料140在尚未承受高温作用时，间隙填料140近乎填充整个间隙133。而当支架100于进入一如直接接合、金球接合或共晶接合高温结合阶段后，如图2B所示，间隙填料140在高温作用下所产生的膨胀体积142，将因间隙133内容置空间的不足，使得膨胀体积142突出于间隙133。因此，发光二极管芯片110的一底面112将与突出的间隙填料140的膨胀体积142相接触，造成发光二极管芯片110之内部结构，或者发光二极管芯片110的底面112与引脚130间一固晶面134因突出的膨胀体积的应力作用而遭到破坏。
此外，已知的发光装置中，发光二极管芯片被设置于一基板的表面上，然后朝向远离该表面的方向发光。在这种设置方式下，发光二极管芯片所发射的光线几乎都朝同一方向前进，仅有少许光线(甚至没有任何光线)到达基板的另一侧，故整体上该发光装置的发光范围不会大于180度；换言之，该发光装置无法提供全周光(Omni-directionallight)。因此，这样的发光装置在应用上会有所受限，也就是难以用于需要均匀照明的应用场合中。
有鉴于上述问题，本发明提供一种新颖的发光二极管封装结构，可于芯片级封装的尺寸要求下含有静电放电防护元件。另外本发明亦提供一种新颖的支架，该支架可克服间隙填料体积膨胀的问题并可用于承载该芯片级封装结构以形成一发光装置。本发明又另提供一种新颖的发光装置，其可搭载前述的发光二极管封装结构并具有全周光的出光效果。
发明内容
本发明的一目的在于提供一种发光二极管封装结构，其解决的技术问题至少为：使发光二极管封装结构的尺寸减少，且具有较佳的ESD抵抗能力。
为达到上述目的，本发明提供的发光二极管封装结构包含金属接垫、静电放电防护元件及发光二极管芯片。金属接垫具有第一接垫部、第二接垫部以及一间隙，第一接垫部具有一设于第一顶面的第一凹槽，第二接垫部具有一设于第二顶面的第二凹槽。静电放电防护元件具有两第一电极部分别设置于第一凹槽及第二凹槽中。两第一电极部分别电性连接第一接垫部及第二接垫部。发光二极管芯片位于静电放电防护元件的上方，且具有两第二电极部设置于第一顶面及第二顶面上。两第二电极部分别电性连接第一接垫部及第二接垫部。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：
图1为现有技术所示的支架的立体示意图。
图2A为现有技术所示的支架进入高温固晶阶段前的剖面示意图。
图2B为现有技术所示的支架进入高温固晶阶段后的剖面示意图。
图3为本发明第一实施例的发光二极管封装结构的立体爆炸图。
图4为本发明第一实施例的发光二极管封装结构的立体组合图。
图5为本发明第一实施例的发光二极管封装结构的剖面示意图。
图6为本发明第一实施例的另一态样的发光二极管封装结构的剖面示意图。
图7为本发明第二实施例的发光二极管封装结构的剖面示意图。
图8为本发明第三实施例的发光二极管封装结构的剖面示意图。
图9为本发明第四实施例的发光二极管封装结构的剖面示意图。
图10为本发明第五实施例的发光二极管封装结构的剖面示意图。
图11A至图11E为依据本发明的一实施例的发光二极管封装结构的制造方法的各步骤的示意图。
图12为本发明的一实施例的用于发光二极管封装结构的接垫座组的俯视图。
图13为本发明的另一实施例的用于发光二极管封装结构的接垫座组的俯视图。
图14为本发明一实施例的支架及具有该支架的发光装置的立体示意图，其中为了使图式清楚表现各个构件，部分的构件仅呈现出局部部分。
图15为本发明一实施例的支架的剖面示意图。
图16A为本发明一实施例的发光装置进入高温固晶阶段前的剖面示意图。
图16B为本发明一实施例的发光装置进入高温固晶阶段后的剖面示意图。
图17为本发明另一实施例的支架的剖面示意图。
图18为本发明再一实施例的支架的剖面示意图。
图19为本发明又一实施例的支架的立体示意图。
图20为本发明再另一实施例的支架的立体示意图。
图21为本发明再另一实施例的支架的剖面示意图。
图22为本发明再另一实施例的发光装置与支架的剖面示意图。
图23为本发明再一实施例的发光装置与支架的剖面示意图。
图24为本发明又一实施例的发光装置与支架的剖面示意图。
图25为本发明再另一实施例的发光装置与支架的剖面示意图。
图26为本发明再又一实施例的发光装置与支架的剖面示意图。
图27为依据本发明的一实施例的发光装置的的侧视图。
图28为依据本发明的一实施例的发光装置插接至一连接器的示意图。
图中元件标号说明如下：
1～5：发光二极管封装结构
10、10’：接垫座组
40：连接器
50、200、600：发光装置
51：基板
52：第一发光二极管芯片/发光二极管封装结构
53：第二发光二极管芯片/发光二极管封装结构
55：保护胶体
100：支架
110、400、800、1300：发光二极管芯片
120、320、730：壳体
130、310、710：引脚
131、1201、310a、710a：第一电极部
132、1301、310b、710b：第二电极部
133、316、521、531、716、1130：间隙
134、312a、712a、720a：固晶面
140、330、740、4500：间隙填料
142、332、742：膨胀体积
150、500、900：透光胶体
300、700：支架
312、712：中央部
314、714：周缘部
318、722：缓冲空间
322、732：凹穴部
410、810：底面
500X：纵向连接件
501：第一连接片
502：第二连接片
511：第一表面
512：第二表面
513：第一电路图案
514：第二电路图案
515：电极接垫
600X：横向连接件
720：凸块
910、1400：封装胶体
1100：金属接垫
1110：第一接垫部
1111：第一凹槽
1112：第一缺口
1113：第一凸缘
1120：第二接垫部
1121：第二凹槽
1122：第二缺口
1123：第二凸缘
1200：静电放电防护元件
1401：胶体底面
2114、3114：第一焊接垫
2124、3124：第二焊接垫
4502：间隙
4600：周边填料
5111：第一下凹槽
5121：第二下凹槽
5131：缓冲空间
1110a：第一顶面
1110b：第一底面
1110c：第一侧面
1120a：第二顶面
1120b：第二底面
1120c：第二侧面
2114a、3114a：第一焊接面
2124a、3124a：第二焊接面
316a、716a：第一侧边
316b、718：凹陷部
316bw、718w：第三宽度
316w、716w：第一宽度
318a、722a：第二侧边
318w、722w：第二宽度
D：间距
H：高度
S1～S4、S3.1：步骤
具体实施方式
首先请参照图3、图4及图5，为本发明第一实施例的发光二极管封装结构的立体爆炸图、立体组合图及剖视图。本发明第一实施例的发光二极管封装结构1包含：一金属接垫1100、一静电放电防护元件1200及一发光二极管芯片1300，该静电放电防护元件1200及发光二极管芯片1300皆电性连接至金属接垫1100。各元件的技术内容将进一步说明如下。
金属接垫1100具有一第一接垫部1110、一第二接垫部1120以及一间隙1130，间隙1130是设置在第一接垫部1110及第二接垫部1120之间。第一接垫部1110具有一第一顶面1110a、一第一底面1110b以及一设于第一顶面1110a的第一凹槽1111，而第二接垫部1120具有一第二顶面1120a、一第二底面1120b以及一设于第二顶面1120a的第二凹槽1121。第一顶面1110a及第一底面1110b为相对，而第二顶面1120a及第二底面1120b亦为相对。第一凹槽1111及第二凹槽1121各具有一深度，而较佳地，第一凹槽1111及第二凹槽1121的深度可大于静电放电防护元件1200的一厚度。
第一接垫部1110更具有一第一侧面1110c，而第二接垫部1120更具有一第二侧面1120c；第一侧面1110c的两侧边分别连接第一顶面1110a及第一底面1110b，而第二侧面1120c的两侧边分别连接第二顶面1120a及第二底面1120b。
第一侧面1110c及第二侧面1120c是相面对且相分隔，因此间隙1130是位于第一侧面1110c及第二侧面1120c之间。较佳地，第一侧面1110c具有一第一缺口1112、第二侧面1120c具有与第一缺口1112相对的一第二缺口1122，第一缺口1112与第一凹槽1111连通、第二缺口1122与第二凹槽1121连通。第一缺口1112与第二缺口1122可便于后述的静电放电防护元件1200的设置。
第一接垫部1110的第一底面1110b及第二接垫部1120的第二底面1120b可用于电性连接基板、电路板或导电线等电路装置(图未示)，以使电能可供应至发光二极管封装结构1。此外，第一接垫部1110及第二接垫部1120更可分别具有至少一第一凸缘1113及至少一第二凸缘1123，可借由第一凸缘1113及第二凸缘1123来与电路装置电性连接，以供给电能至发光二极管封装结构1，即为侧射型的形态；或者可借由凸缘来增加以焊料接合电性连接基板等时的焊料接合面积，增加接合强度。然而本发明并无限定第一/第二接垫部必须具有第一凸缘1113/第二凸缘1123，亦可为不具有凸缘的形态。
金属接垫1100(第一接垫部1110/第二接垫部1120)为后述的接垫座组10经分离后的部分，因应接垫座组10的结构及其分离程序，金属接垫1100的基材可例如为铜、铁、铝、或者其等的合金。而第一顶面1110a/第二顶面1120a及第一底面1110b/第二底面1120b可被覆有保护金属层。第一凹槽1111及第二凹槽1121亦可被覆或不被覆有保护金属层，较佳是被覆有保护金属层以保护凹槽部位不被氧化，进而降低导电率。另外第一凸缘1113/第二凸缘1123的侧面亦可被覆或不被覆有保护金属层，较佳是被覆有保护金属层。保护金属层是用于保护接垫部不被氧化，进而降低导电率。保护金属层的材料可例如为金、银、镍、铂、锡、前述金属的合金。保护金属层亦可为多层结构，亦即例如为前述金属/合金的叠层结构。须注意的是，第一凸缘1113/第二凸缘1123的侧面是在将金属接垫1100与后述的连接件分离后所产生的，因此这些侧面上的保护金属层可借由后续加工所生成，其材料可与第一顶面1110a/第二顶面1120a及第一底面1110b/第二底面1120b可被覆有保护金属层不同。这些侧面上的保护金属层亦可利用顶面或底面的保护金属层在分离程序时延展而下，进而覆盖凸缘的侧面，此时顶面/底面上的保护金属层与凸缘侧面的金属保护层材料相同。
静电放电防护元件1200可为具有ESD防护功能的电子元件，例如齐纳二极管元件(Zenerdiode)或变阻元件(Varistor)等。结构上，静电放电防护元件1200具有两第一电极部1201(即阳极部及阴极部)，两第一电极部1201分别设置于第一凹槽1111及第二凹槽1121中，且两第一电极部1201分别电性连接该第一接垫部1110及该第二接垫部1120。
较佳地，两第一电极部1201设置于第一凹槽1111及第二凹槽1121时，静电放电防护元件1200不会凸出于第一顶面1110a及第二顶面1120a上(若静电放电防护元件1200的厚度小于第一凹槽1111及第二凹槽1121的深度)。此外，静电放电防护元件1200可穿过金属接垫1100的第一缺口1112及第二缺口1122，使得两第一电极部1201轻易地分别设置于第一凹槽1111及第二凹槽1121中。
发光二极管芯片1300整体上是位于静电放电防护元件1200的上方，且发光二极管芯片1300可覆盖整个静电放电防护元件1200，亦可与静电放电防护元件1200相间隔。发光二极管芯片1300具有两第二电极部1301(即阳极部及阴极部)，两第二电极部1301分别设置于第一顶面1110a及第二顶面1120a上，且两第二电极部1301分别电性连接至第一接垫部1110及第二接垫部1120。
通过第一接垫部1110及第二接垫部1120，发光二极管芯片1300的两第二电极部1301可分别电性连接至静电放电防护元件1200的两第一电极部1201(易言之，静电放电防护元件1200与发光二极管芯片1300可形成一并联电路)，使得静电放电防护元件1200可避免发光二极管芯片1300受到静电放电的影响。
较佳地，金属接垫1100及发光二极管芯片1300在电性连接至第一接垫部1110及第二接垫部1120时，将不通过打线方式来达成，以避免打线增加金属接垫1100的承载面积。因此，静电放电防护元件1200及发光二极管芯片1300将各为一倒装芯片(flipchip)，且静电放电防护元件1200及发光二极管芯片1300是以共金固晶或银胶固晶等方式电性连接金属接垫1100。
当为倒装芯片时，发光二极管芯片1300的两第二电极部1301将分别朝向第一顶面1110a及第二顶面1120a，而静电放电防护元件1200的两第一电极部1201将分别朝向第一凹槽1111及第二凹槽1121的底面。
通过上述的配置，若从上方观察，将只会看到金属接垫1100及发光二极管芯片1300，而不会观察到静电放电防护元件1200。易言之，金属接垫1100的面积(即长度及宽度的乘积)可仅略大于发光二极管芯片1300的面积，而静电放电防护元件1200的设置不会造成金属接垫1100的面积增加。
如此，发光二极管封装结构1的整体面积不会因为静电放电防护元件1200的设置而增加，故发光二极管封装结构1除了能具有较小的尺寸(例如符合CSP规格者)，还可具有较佳的抗静电能力(例如至少可承受到正负8KV的静电电压)。
另说明的是，第一接垫部1110与第二接垫部1120的形状(以及第一凹槽1111与第二凹槽1121的形状)大致为对称，但若有不同需求(例如配合静电放电防护元件1200或发光二极管芯片1300的形状或尺寸)，亦可使第一接垫部1110与第二接垫部1120具有不同的形状，或使第一凹槽1111与第二凹槽1121相应地具有不同的形状，不以本实施例所揭露者为限。
可选择地，发光二极管封装结构1更可包含一封装胶体1400，该封装胶体1400包覆至少部分的金属接垫1100、静电放电防护元件1200及发光二极管芯片1300。封装胶体1400可为一透明胶体或一荧光胶体(即封装胶体1400中含有荧光体者)，因此发光二极管芯片1300所发出的光将不会被封装胶体1400所遮蔽，还能被封装胶体1400改变其波长。含有荧光胶体的发光二极管封装结构1可发出结合白光光谱者，即为业界俗称的白光芯片。另外，从上视的，封装胶体1400上视面积(背对于第二电极部1301的面的面积)较于发光二极管芯片1300并无特殊限制。然而较佳是小于发光二极管芯片1300上视面积的1.3倍；更佳是小于发光二极管芯片1300上视面积的1.2倍。盖其可提供较小的封装体积以提供较高的产品应用性。
在本发明中，封装胶体1400中可包含荧光体、扩散剂、抗沉淀剂或前述的任意组合。特定言之，荧光体可选自以下群组中的一或多者：Sr5(PO4)3Cl:Eu2+、(Sr,Ba)MgAl10O17:Eu2+、(Sr,Ba)3MgSi2O8:Eu2+、SrAl2O4:Eu2+、SrBaSiO4:Eu2+、CdS:In、CaS:Ce3+、Y3(Al,Gd)5O12:Ce2+、Ca3Sc2Si3O12:Ce3+、SrSiON:Eu2+、ZnS:Al3+,Cu+、CaS:Sn2+、CaS:Sn2+,F、CaSO4:Ce3+,Mn2+、LiAlO2:Mn2+、BaMgAl10O17:Eu2+,Mn2+、ZnS:Cu+,Cl-、Ca3WO6:U、Ca3SiO4Cl2:Eu2+、SrxBayClzAl2O4-z/2:Ce3+,Mn2+(X:0.2、Y:0.7、Z:1.1)、Ba2MgSi2O7:Eu2+、Ba2SiO4:Eu2+、Ba2Li2Si2O7:Eu2+、ZnO:S、ZnO:Zn、Ca2Ba3(PO4)3Cl:Eu2+、BaAl2O4:Eu2+、SrGa2S4:Eu2+、ZnS:Eu2 +、Ba5(PO4)3Cl:U、Sr3WO6:U、CaGa2S4:Eu2+、SrSO4:Eu2+,Mn2+、ZnS:P、ZnS:P3-,Cl-、ZnS:Mn2+、CaS:Yb2+,Cl、Gd3Ga4O12:Cr3+、CaGa2S4:Mn2+、Na(Mg,Mn)2LiSi4O10F2:Mn、ZnS:Sn2+、Y3Al5O12:Cr3 +、SrB8O13:Sm2+、MgSr3Si2O8:Eu2+,Mn2+、α-SrO·3B2O3:Sm2+、ZnS-CdS、ZnSe:Cu+,Cl、ZnGa2S4:Mn2+、ZnO:Bi3+、BaS:Au,K、ZnS:Pb2+、ZnS:Sn2+,Li+、ZnS:Pb,Cu、CaTiO3:Pr3+、CaTiO3:Eu3+、Y2O3:Eu3+、(Y,Gd)2O3:Eu3+、CaS:Pb2+,Mn2+、YPO4:Eu3+、Ca2MgSi2O7:Eu2+,Mn2+、Y(P,V)O4:Eu3+、Y2O2S:Eu3+、SrAl4O7:Eu3+、CaYAlO4:Eu3+、LaO2S:Eu3+、LiW2O8:Eu3+,Sm3+、(Sr,Ca,Ba,Mg)10(PO4)6Cl2:Eu2+,Mn2+、Ba3MgSi2O8:Eu2+,Mn2+、ZnS:Mn2+,Te2+、Mg2TiO4:Mn4+、K2SiF6:Mn4+、SrS:Eu2+、Na1.23K0.42Eu0.12TiSi4O11、Na1.23K0.42Eu0.12TiSi5O13:Eu3+、CdS:In,Te、CaAlSiN3:Eu2+、CaSiN3:Eu2+、(Ca,Sr)2Si5N8:Eu2+、Eu2W2O7。
此外，为了能与其他电子元件或电路装置进行电性连接，封装胶体1400是暴露出第一底面1110b、第二底面1120b、第一凸缘1113及/或第二凸缘1123。此外，封装胶体1400还可填覆间隙1130。另外封装胶体1400亦可选择地填充发光二极管芯片1300与静电防护元件1200间的间隔，借此可提高发光二极管封装结构的散热效果，并且可避免因内部存有空气而造成信赖性下降。
如图5所示，在本发明中，封装胶体1400具有一胶体底面1401。胶体底面1401可与第一底面1110b及/或第二底面1120b大致齐平，借此可提高封装结构的外观平整度。亦或，如图6所示(其为本发明第一实施例另一态样的发光二极管封装结构的剖视图)，胶体底面1401可与第一底面1110b及/或第二底面1120b分别距离一高度H，以提供一深入焊料的深度。在本发明一较佳实施态样中，高度H可为第一接垫部1110或第二接垫部1120厚度的0.1至0.5倍。
接着请参考图7，其为本发明第二实施例的发光二极管封装结构的剖视图。第二实施例的发光二极管封装结构2与第一实施例的发光二极管封装结构1相似，差异至少在于：发光二极管封装结构2更包含一第一焊接垫2114以及一第二焊接垫2124。
具体而言，第一焊接垫2114设置于第一底面1110b之下，而第二焊接垫2124设置于第二底面1120b之下；第一焊接垫2114及第二焊接垫2124可为金属片或导电片，并借由焊接或导电材料粘着于第一接垫部1110及第二接垫部1120。
借此，第一接垫部1110的第一底面1110b及第二接垫部1120的第二底面1120b可通过第一焊接垫2114以及一第二焊接垫2124来与电路装置电性连接。第一焊接垫2114及第二焊接垫2124分别具有一第一焊接面2114a及一第二焊接面2124a，第一焊接面2114a及第二焊接面2124a可各被涂敷一焊料(或导电材料，图未示)，以便与电路装置电性连接。
第一焊接垫2114与第二焊接垫2124之间具有一间距D，且该间距D宽于间隙1130。此较宽的间距D可使得“涂敷在第一焊接面2114a及第二焊接面2124a的两焊料”是间隔较大的距离，俾以避免两焊料在未固化前流动而接触所造成的短路。此外，较宽的间距D对于加工精度较不足的涂布焊料的工具或机器而言，更为有益，因为加工精度较不足的工具或机器难以精确地控制两焊料的距离或是焊料的涂布量(即难以使两焊料的距离小于间距D)。
如图7所示，封装胶体1400未包覆第一焊接垫2114及第二焊接垫2124，即完整暴露第一焊接垫2114及第二焊接垫2124。然而在本发明另一实施态样中，封装胶体1400可进一步至少覆盖部分的第一焊接垫2114及第二焊接垫2124(图未示)，但封装胶体1400是暴露出第一焊接面2114a及第二焊接面2124a，以使得第一焊接面2114a及第二焊接面2124a仍可涂布有焊料。
接着请参考图8，其为本发明第三实施例的发光二极管封装结构的剖视图。第三实施例的发光二极管封装结构3与第二实施例的发光二极管封装结构2相似，差异至少在于：第一焊接垫3114以及第二焊接垫3124于制造第一接垫部1110及第二接垫部1120时，以冲压、铸造或蚀刻等方式制成，使第一接垫部1110与第一焊接垫3114为一体成型、第二接垫部1120与第二焊接垫3124为一体成型。
同样地，第一焊接垫3114与第二焊接垫3124之间具有一间距D，且该间距D宽于间隙1130、封装胶体1400是至少包覆部分的第一焊接垫3114及第二焊接垫3124并暴露出第一焊接面3114a及第二焊接面3124a，于此便不再赘述。
接着请参考图9，其为本发明第四实施例的发光二极管封装结构的剖视图。第四实施例的发光二极管封装结构4与第一实施例的发光二极管封装结构1相似，差异至少在于发光二极管封装结构4更包括由树脂材料制作的间隙填料4500、以及周边填料4600。间隙填料4500填充于第一接垫部1110及第二接垫部1120之间，而周边填料4600包围第一接垫部1110及第二接垫部1120的外侧。借由间隙填料4500及周边填料4600的协助，可增加发光二极管封装结构的机械强度，并免再后续的接合做业中造成发光二极管封装结构失效，例如因第一接垫部/第二接垫部翘曲形成电性连接不良，或者发光二极管芯片1300内部结构损坏。另外，在本实施例中，封装胶体1400的胶体底面1401大致齐平于发光二极管芯片1300接触第一接垫部1110及第二接垫部1120的固晶面。另外间隙填料4500较佳是不高于间隙1130的高度，以容纳间隙填料4500因热膨胀所产生的膨胀体积，避免膨胀体积过分挤压静电防护元件1200，进而造成静电防护元件1200与第一接垫部1110/第二接垫部1120电性连接不良。
为强化容纳间隙填料4500的膨胀体积的功效，本发明的发光二极管封装结构亦可包含一缓冲空间。请参考图10，其为本发明第五实施例的发光二极管封装结构的剖视图。第五实施例的发光二极管封装结构5与第四实施例的发光二极管封装结构4相似，差异至少在于发光二极管封装结构5的第一接垫部1110除了具有第一凹槽1111外，还具有第一下凹槽5111，且第二接垫部1120除了具有第二凹槽1121外，还具有第二下凹槽5121，第一下凹槽5111与第二下凹槽5121共同形成一缓冲空间5031。缓冲空间5031位于静电放电防护元件1200下方，借此容纳间隙填料4500在制作过程/升温过程中所导致的膨胀体积。
上述段落说明了依据本发明的实施例的发光二极管封装结构1-5，而从上述段落应可知悉到，发光二极管封装结构1-5通过在金属接垫的第一接垫部及第二接垫部设置了第一凹槽及第二凹槽，使静电放电防护元件可设置于第一凹槽及第二凹槽内。借此，当发光二极管芯片设置于金属接垫时适可遮蔽静电放电防护元件，因此由发光二极管封装结构的正上方观察时，只看得到发光二极管芯片及金属接垫，使得发光二极管封装结构整体上可具有较小的尺寸，且仍具有较佳的ESD抵抗能力。
接着请参阅图11A至图11E，其为依据本发明的一实施例的发光二极管封装结构的制造方法的各步骤的示意图。于本实施例中，提出一发光二极管封装结构的制造方法(以下简称为制造方法)，该制造方法可制造例如上述的发光二极管封装结构1-5，因此该制造方法的技术内容可与发光二极管封装结构1-5的技术内容相互参考。此外，以下的步骤中，各步骤的顺序原则上可置换，不以说明的顺序为限。该制造方法可包含以下步骤：
于步骤S1中，提供一金属接垫1100。如图9A所示，与前述第一至第五实施例中相似地，金属接垫1100具有相分隔的一第一接垫部1110及一第二接垫部1120以及一间隙1130，间隙1130是设置在第一接垫部1110及第二接垫部1120之间。第一接垫部1110具一第一顶面1110a、一第一底面1110b以及一设于第一顶面1110a的第一凹槽1111，第二接垫部1120具有一第二顶面1120a、一第二底面1120b以及一设于第二顶面1120a的第二凹槽1121。
此外，第一接垫部1110的一第一侧面1110c还可具有与第一凹槽1111连通的一第一缺口1112、且第二接垫部1120的一第二侧面1120c也可具有与第二凹槽1121连通且与第一缺口1112相对的一第二缺口1122。
接着，如图11B所示，于步骤S2中，将一静电放电防护元件1200设置于第一凹槽1111及第二凹槽1121中，且较佳地使静电放电防护元件1200不凸出于第一顶面1110a及第二顶面1120a；其中，静电放电防护元件1200可为一齐纳二极管元件或一变阻元件。具体而言，步骤S2是使静电放电防护元件1200的两第一电极部1201分别设置于第一凹槽1111及第二凹槽1121中，且使两第一电极部1201分别电性连接第一接垫部1110及第二接垫部1120。
较佳地，步骤S2是使静电放电防护元件1200穿过第一缺口1112及第二缺口1122而使两第一电极部1201分别设置于第一凹槽1111及第二凹槽1121中。
使第一电极部1201与金属接垫1100电性连接的方式可为：将静电放电防护元件1200以倒晶方式，分别将两第一电极部1201设置于第一凹槽1111及第二凹槽1121中。此时，两第一电极部1201可以共金固晶或银胶固晶等方式来分别电性连接第一接垫部1110及第二接垫部1120。
接着，如图11C所示，于步骤S3中，在静电放电防护元件1200的上方，设置一发光二极管芯片1300，使发光二极管芯片1300覆盖静电放电防护元件1200，并使发光二极管芯片1300与静电放电防护元件1200通过金属接垫1100电性连接。具体而言，步骤S3是将发光二极管芯片1300的两第二电极部1301分别设置于第一顶面1110a及第二顶面1120a上，且使两第二电极部1301分别电性连接第一接垫部1110及第二接垫部1120。
较佳地，发光二极管芯片1300以倒晶方式设置于第一顶面1110a及第二顶面1120a上，此时两第二电极部1301可以共金固晶或银胶固晶等方式来分别电性连接第一接垫部1110及第二接垫部1120。
第六实施例的制造方法还可选择性地包含步骤S4。如图11D所示，于步骤S4中，使用一封装胶体1400来包覆部分的金属接垫1100、静电放电防护元件1200及发光二极管芯片1300。此外，步骤S4还可包含使封装胶体1400是填覆间隙1130，以使制造出的发光二极管封装结构的结构强度较佳。
较佳地，封装胶体1400包覆上述元件时，更包含使发光二极管封装结构与其他电路装置连结的连结面暴露于封装胶体1400外，例如：使第一底面1110b及第二底面1120b暴露于封装胶体1400外(图未示)、或使第一接垫部1110的一第一凸缘1113及第二接垫部1120的一第二凸缘1123暴露于封装胶体1400外。
此外，于部分的实施态样中，在设置封装胶体1400前可选择性地具有一步骤S3.1。如图11E所示，于步骤S3.1中，分别设置一第一焊接垫2114及一第二焊接垫2124于第一底面1110b及第二底面1120b之下，并使第一焊接垫2114与第二焊接垫2124之间的一间距D宽于间隙130。
然而，亦可如图8所示，于生产金属接垫1100的同时，先使第一焊接垫3114及第二焊接垫3124分别与第一接垫部1110及第二接垫部1120为一体成型，不限于在制造方法中才进行设置第一焊接垫2114与第二焊接垫2124的步骤。
在具有步骤S3.1的态样中，步骤S4可更进一步地包含：使封装胶体1400(图11D所示)是至少包覆部分的第一焊接垫2114及第二焊接垫2124。同样地，为使第一焊接垫2114及第二焊接垫2124能与其他电路装置电性连接，是使第一焊接垫2114的一第一焊接面2114a及第二焊接垫2124的一第二焊接面2124a暴露于封装胶体1400外。
上述段落说明了依据本发明的实施例的发光二极管封装结构的制造方法，而从上述段落所记载的步骤应可知悉到，本发明的制造方法可将静电放电防护元件设置于金属接垫的第一凹槽及第二凹槽，再使发光二极管芯片覆盖静电放电防护元件。借由本发明的制造方法所制造的发光二极管封装结构，由正上方观察时，仅观察得到发光二极管芯片及金属接垫，使得发光二极管封装结构具有较小的尺寸，且仍具有较佳的ESD抵抗能力。
接着请参考图12，其为本发明一实施例的用于发光二极管封装结构的接垫座组的俯视图。该用于发光二极管封装结构的接垫座组可被设置于如上所述的发光二极管封装结构1-5内，也可被用于如上所述的制造方法中进行发光二极管封装结构的大量生产，因此该用于发光二极管封装结构的接垫座组的技术内容可与发光二极管封装结构1-5及制造方法的技术内容相互参考。
本实施例的用于发光二极管封装结构的接垫座组10可包含多个金属接垫1100、多个纵向连接件500X以及多个横向连接件600X。这些金属接垫1100、纵向连接件500X及横向连接件600X可为一体成型，即可借由一金属板(图未示)经过冲压制程或蚀刻而同时形成。
在本发明中，接垫座组10的基材可例如为铜、铁、铝、或者其等的合金。而第一顶面1110a/第二顶面1120a及第一底面1110b/第二底面1120b可被覆有保护金属层。第一凹槽1111及第二凹槽1121亦可被覆或不被覆有保护金属层，较佳是被覆有保护金属层以保护凹槽部位不被氧化，进而降低导电率。
这些金属接垫1100是以一矩阵方式相间隔地排列，即若于接垫座组10的正上方观察，这些金属接垫1100是沿着一纵向(前后方向)及一横向(左右方向)来连续排列，即每一个金属接垫1100于纵向上及横向上皆有相邻的另一个金属接垫1100。
这些金属接垫1100的每一个各具有一第一接垫部1110、一第二接垫部1120及一间隙1130，间隙1130是设置在第一接垫部1110及第二接垫部1120之间，各第一接垫部1110具有一第一顶面1110a以及一设于第一顶面1110a的第一凹槽1111，各第二接垫部1120具有一第二顶面1120a以及一设于第二顶面1120a的第二凹槽1121。
这些纵向连接件500X的每一个各连接金属接垫1100的纵向相邻的其中两个。即，由接垫座组10的正上方观察，纵向连接件500X是连接前后相邻的两个金属接垫1100。
各纵向连接件500X具有一第一连接片501，当各纵向连接件500X于连接两纵向相邻的金属接垫1100时，各第一连接片501的一端连接至两金属接垫1100的其中之一的第一接垫部1110，而各第一连接片501的另一端连接至两金属接垫1100的其中的另一的第二接垫部1120。例如，第一连接片501的一端(前端)连接至位于前方的一金属接垫1100的第一接垫部1110的后侧面，第一连接片501的另一端(后端)连接至位于后方的另一金属接垫1100的第二接垫部1120的前侧面。
这些横向连接件600X的每一个各连接金属接垫1100的横向相邻的其中两个，即由接垫座组10的正上方观察，横向连接件600X是连接左右相邻的两个金属接垫1100。例如，横向连接件600X的一端(右端)连接至位于右方的金属接垫1100的第一接垫部1110的左侧面，横向连接件600X的另一端(左端)连接至位于左方的另一金属接垫1100的第二接垫部1120的右侧面。较佳地，横向连接件600X可实施成一连接片。
接着请参考图13，其为本发明另一实施例的用于发光二极管封装结构的接垫座组的俯视图。第八实施例的接垫座组10’与第一实施例的接垫座组10相似，差异至少在于：各纵向连接件500X可具有一第二连接片502。具体而言，当各纵向连接件500X于连接两纵向相邻的金属接垫1100时，各第二连接片502的一端连接至两金属接垫1100的其中之一的第二接垫部1120，而各第二连接片502的另一端连接至两金属接垫1100的其中的另一的第一接垫部1110。
例如，第二连接片502的一端(前端)连接至位于前方的一金属接垫1100的第一接垫部1110的后侧面，第二连接片502的另一端(后端)连接至位于后方的另一金属接垫1100的第二接垫部1120的前侧面。因此，于本实施例中，第一连接片501与第二连接片502可互相交错而形成一X字形。较佳地，第一连接片501与第二连接片502可为一体成形。
由于第一连接片501与第二连接片502以交错形式来纵向地连结这些金属接垫1100，使得这些金属接垫1100之间的连结力道可较强。也就是，这些金属接垫1100整体上不易被弯曲，进而使得每一个金属接垫1100的第一接垫部1110及第二接垫部1120不易被相对偏移。当第一接垫部1110及第二接垫部1120不易被相对偏移时，静电放电防护元件或发光二极管芯片(图未示)将不易从金属接垫1100上分离。
上述段落说明了依据本发明的实施例的接垫座组10及10’，而从上述段落应可知悉到，接垫座组10及10’通过纵向连接件及横向连接件连接多个设置有第一凹槽及第二凹槽的金属接垫，可大量生产设置有静电放电防护元件的发光二极管封装结构。
综合上述，本发明的各实施例所揭露的发光二极管封装结构、其制造方法及用于该发光二极管封装结构的接垫座组所具有的特点至少为：静电放电防护元件可设置于金属接垫的凹槽里，使得在设置发光二极管芯片后，由正上方观察发光二极管封装结构将只能观察到金属接垫及发光二极管芯片，发光二极管封装结构的尺寸可减少，且具有较佳的ESD抵抗能力。
本发明另提供一种支架及具有该支架的发光装置。如图14所示，其为本发明一实施例的发光装置的立体示意图，其中为了使图式清楚表现各个构件，部分的构件仅呈现出局部部分。本实施例的一发光装置200包括一支架300、一发光二极管芯片或发光二极管封装结构400以及一透光胶体500。
须说明者，在本发明的发光装置中发光二极管芯片与如前述的发光二极管封装结构可互相取代，在本发明精神下任何包含发光二极管芯片或发光二极管封装结构的发光装置均属本发明的发明范畴。
请一并参考图15所示的支架300的实施例，支架300是包括多个引脚310(图中例示为左、右设置的二引脚310)、一壳体320及一间隙填料330。如图15所示，多个引脚310适可用以定义一中央部312及环设于中央部312的一周缘部314；中央部312具有一固晶面312a，且相邻的多个引脚310间具有一间隙316及一缓冲空间318。壳体320设置于周缘部314，在本发明中壳体320的形状无任何特殊限制，惟可维持引脚间的整体性即可。如图15所示的壳体320是形成一杯状。即壳体320是高于引脚310的水平高度并覆盖周缘部314，壳体320与中央部312适可定义一凹穴部322，可方便承接液态的透光胶体前驱物。在本实施例中，壳体320中可填入反射材料，借此可提升发光装置的出光效果。又壳体320亦可为与引脚310齐平或等高的实施态样，在此态样中可借由模铸等技术来将透光胶体施予支架上。引脚310的外边缘可切齐或不切齐壳体320的外边缘。间隙填料330是设置于间隙316内。此外如图15所示，支架300可使发光二极管芯片400设置于固晶面312a上，且可使透光胶体500设置于凹穴部322内。透光胶体500中可包含荧光体、扩散剂、抗沉淀剂或前述的任意组合。荧光体可选用如前述封装胶体中所用者，在此不在赘述。
如图14所示，壳体320是环绕发光二极管芯片400设置，且如图15所示，相邻的多个引脚310各自设有一第一侧边316a及一第二侧边318a。亦即，间隙316是可由各第一侧边316a所定义，缓冲空间318是可由各第二侧边318a所定义，且缓冲空间318适可用以容置间隙填料330于封装制程中所膨胀的一膨胀体积332(如图16B所示)，使膨胀体积332不与发光二极管芯片400的一底面410接触。
详细而言，如图16A所示，当本发明的发光装置200于进行高温固晶前，间隙填料330是填充于间隙316内，且较佳地，间隙填料330是齐平于间隙316的上方开口。接着，如图16B所示，当本发明的发光装置200进入高温结合阶段后，间隙填料330因加热所膨胀的膨胀体积332便会突出于间隙316。此际，由于间隙316上方是设置有由二第二侧边318a所定义的缓冲空间318的关系，使得间隙填料330的膨胀体积332即便突出于间隙316，也依旧可被缓冲空间318所容置，而不致于再向上突出于缓冲空间318外。
换言之，经由上述各第二侧边318a所定义的缓冲空间318，便足以容置间隙填料330于封装制程中所膨胀的膨胀体积332，避免间隙填料330的膨胀体积332因热膨胀突出于间隙316外，从而导致发光二极管芯片400的底面410与引脚310间的共晶接合面被破坏的问题。
于一实施态样中，壳体320与间隙填料330为一体成型，且间隙316是位于缓冲空间318的下方。
请再次参阅图15所示的实施例，于本实施例中，引脚310的第一侧边316a实质上为一垂直侧边，但同样并不以此作为限制。
如图14及图15所示，多个引脚310较佳是包括二引脚310，且二引脚310是可为一第一电极部310a及一第二电极部310b，当一发光二极管芯片400的底面410固接于固晶面312a时，第一电极部310a及第二电极部310b适可相互电性导通。
此外，于本发明的支架300中，间隙填料330的热膨胀系数大于引脚310的热膨胀系数。因此，缓冲空间318的高度需大于间隙填料330的体积膨胀所带来的高度差。较佳地，缓冲空间318所具有的一垂直高度是介于间隙填料330高度的20％至40％之间，而得以协助有效确保间隙填料330的膨胀体积332不会突出于缓冲空间318外。
请再次参阅图14及图15，于本发明的发光装置200所具有的支架300的实施例中，缓冲空间318的横切面较佳为一矩形。然而，于其他实施例中，缓冲空间318的横切面亦可具有其他态样。举例而言，如图17所示的支架300的另一实施例中，缓冲空间318的横切面为一下窄上宽的梯形。而如图18所示的支架300的再一实施例中，缓冲空间318的横切面为一凹陷曲面。另外，在后续的封装过程中，可选择地使透光胶体500填充或不填充缓冲空间318。如图15所示为透光胶体500不填充缓冲空间318的实施态样，可减少胶体用量。又如图17所示为透光胶体500填充缓冲空间318的实施态样，可借由填于缓冲空间318中的透光胶体500增加散热效率。
在本发明中，缓冲空间318是位于中央区312中。然而，缓冲空间318亦可延伸入整体或部分的周缘部314中。如图14及图15所示的支架300的实施例中，缓冲空间318是横贯整个引脚310，又如图19所示的支架300的又一实施例中，缓冲空间318仅位于中央区312中，且较佳是位于固晶面312a下。又如在本发明另一实施例(未示于图式中)，缓冲空间318是存在于整个中央区312及部分周缘部314中，借此可增加壳体320与支架300的接着面积，进而增加二者间的接着力。
另外，在本发明中，间隙316具有一第一宽度316w，缓冲空间318具有一第二宽度318w，且间隙316的第一宽度316w是小于缓冲空间318的第二宽度318w。间隙316中可完全填满间隙填料330，借此可增加间隙填料330与引脚310间的附着面积，进而增加两者之间的接着力。然而间隙316亦可部分填充间隙填料330，以在其中产生空乏区，借此可使后续施用的透光胶体500填入以增加透光胶体500与支架300间的接着力。
于图20及图21所示的支架300的再另一实施例中，多个引脚310于各间隙316下方更设置有一凹陷部316b，凹陷部316b具有一第三宽度316bw，使间隙316的第一宽度316w是小于凹陷部316b的第三宽度316bw，并使间隙填料330填充凹陷部316b内，借以增加间隙填料330与两侧引脚310的接合表面积，达到强化支架300的结构强度的目的。
需说明的是，前述的凹陷部316b的设置位置，可存在以下态样：(1)凹陷部316b的整体是被相对设置于引脚310的中央部312的下方、(2)凹陷部316b的整体是被相对设置于引脚310的周缘部314的下方、或(3)凹陷部316b的一部分是被设置于引脚310的中央部312的下方，另一部分是被相对设置于引脚310的周缘部314的下方。
如图22所示，本发明的发光装置600包括一支架700、一发光二极管芯片800及一透光胶体900。
如图所示，支架700包括多个引脚710、多个凸块720、一壳体730及一间隙填料740。多个引脚710适可用以定义一中央部712及环设于中央部712的一周缘部714，中央部712具有一固晶面712a，且相邻的多个引脚710间具有一间隙716；多个凸块720是设置于多个引脚710上且具有一固晶面720a，且多个引脚710上相邻的多个凸块720间是具有一缓冲空间722；壳体730是设置于周缘部714，且壳体730与中央部712适可定义一凹穴部732。间隙填料740是设置于间隙716内。
壳体730是环绕发光二极管芯片800设置，相邻的多个引脚710各具有一第一侧边716a，相邻的多个凸块720间各具有一第二侧边722a，使得间隙716是由各第一侧边716a所定义，缓冲空间722是由各第二侧边722a所定义。如此一来，缓冲空间722的设置将可用以容置间隙填料740于封装制程中所膨胀的一膨胀体积742，使膨胀体积742不与发光二极管芯片800的一底面810接触。
此外，前述的发光二极管芯片800是设置于中央部712的固晶面712a上，又在此实施例中，透光胶体900是设置于凹穴部732内。
如此一来，如图22所示，相似于前述的支架300，当本发明的发光装置600于进行高温固晶前，间隙填料740是填充于间隙716内，而当本发明的发光装置600进入高温固晶阶段后，间隙填料740因加热所膨胀的膨胀体积742便会突出于间隙716。此际，由于间隙716上方是设置有由凸块720的二第二侧边722a所定义的缓冲空间722的关系，使得间隙填料740的膨胀体积742即便突出于间隙716，也依旧可被缓冲空间722所容置，而不致于再向上突出于缓冲空间722外，同时也不会因此接触或顶持到发光二极管芯片800的底面810。
因此，经由上述各第二侧边722a所定义的缓冲空间722，便足以容置间隙填料740于封装制程中所膨胀的膨胀体积742，避免间隙填料740的膨胀体积742因热膨胀突出于间隙716外，从而导致发光二极管芯片800的底面810与凸块720间的接合面被破坏的问题。
于一实施例中，壳体730与间隙填料740为一体成型，且间隙716是位于缓冲空间722的下方。
如图23所示，多个引脚710较佳是包括二引脚710，且二引脚710是可为一第一电极部710a及一第二电极部710b，当一发光二极管芯片800的底面810固接于固晶面720a时，第一电极部710a及第二电极部710b适可相互电性导通。
此外，于本发明的发光装置600中，间隙填料740的热膨胀系数大于引脚710的热膨胀系数。因此，缓冲空间722的高度需大于间隙填料740的膨胀体积742所带来的高度差。较佳地，缓冲空间722所具有的一垂直高度是介于间隙填料740高度的20％至40％之间，而得以协助有效确保间隙填料740的膨胀体积742不会突出于缓冲空间722外。
于图23所示的支架700的实施例中，其结构大致相似于图22所示的实施例。图23的实施例与图22的实施例的主要差异，在于图23的实施例使缓冲空间722由数量及形状皆不同于图22的实施例的凸块720所定义，然同样可因此具有提供缓冲空间722予间隙填料740的膨胀体积742，以使间隙填料740的膨胀体积742不会因此接触或顶持到发光二极管芯片800的底面810的功效。
于图24所示的支架700的又一实施例中，其结构大致相似于图22所示的实施例。图24所示的实施例与图22所示的实施例的主要差异，在于图24所示的实施例的凸块720是分别与下方引脚710一体成形，而借此提供缓冲空间722予间隙填料740的膨胀体积742，使间隙填料740的膨胀体积742不会因热膨胀而接触或顶持到发光二极管芯片800的底面810。
又，于图25所示的支架700的实施例中，其结构大致相似于图22所示的实施例。图25所示的实施例与图22所示的实施例的主要差异，在于图25所示的实施例的缓冲空间722可下向延伸，从而具有低于中央部712的固晶面712a的底面，而借此提供缓冲空间722予间隙填料740的膨胀体积742，使间隙填料740的膨胀体积742不会因热膨胀而接触或顶持到发光二极管芯片800的底面810。
相似于前述的支架300，支架700所具有的缓冲空间722的横切面较佳可为一矩形、一下窄上宽的梯形或其他形状，于此并不加以限制。
同样地，相似于前述的支架300，支架700之间隙716具有一第一宽度716w，缓冲空间722具有一第二宽度722w，且间隙716的第一宽度716w是小于或等于缓冲空间722的第二宽度722w，以进一步降低间隙填料740的膨胀体积742因热膨胀而可能接触或顶持到发光二极管芯片800的底面810的机会。
同样相似于前述的支架300，支架700的多个引脚710于各间隙716下方更设置有一凹陷部718，凹陷部718具有一第三宽度718w，使间隙716的第一宽度716w是小于凹陷部718的第三宽度718w，并使间隙填料740填充凹陷部718内，借以增加间隙填料740与两侧引脚710的接合表面积，达到强化支架700的结构强度的目的。
需说明的是，前述的凹陷部718的设置位置，可存在以下态样：(1)凹陷部718的整体是被相对设置于引脚710的中央部712的下方、(2)凹陷部718的整体是被相对设置于引脚710的周缘部714的下方、或(3)凹陷部718的一部分是被设置于引脚710的中央部712的下方，另一部分是被相对设置于引脚710的周缘部714的下方。
又，无论是发光装置200中的发光二极管芯片400，亦或是发光装置600中的发光二极管芯片800，其于本发明中皆为倒装芯片(Flipchip)。
如前所述，在使用本发明支架的发光装置中，发光二极管芯片可以一发光二极管封装结构替换，较佳是如前述的发光二极管封装结构。如图26所示，于另一实施态样中，发光装置600具有一发光二极管封装结构(可如前述实施例的发光二极管封装结构1～5其中一者)。即支架700内的发光二极管芯片800的外表面，是可覆盖一封装胶体910，且封装胶体910包括荧光体或荧光体陶瓷层，使发光二极管芯片800于覆盖封装胶体910后，可不仅发出一种颜色的光，而具有混合发光的效果。同时封装胶体910亦可提供保护发光二极管芯片800的功效。
需提醒的是，在使用本发明支架的发光装置中并无限定发光二极管封装结构的态样。例如前述的封装胶体910是直接做成一薄膜粘合在发光二极管芯片400/800的表面，其形式可以为荧光体跟胶体的混合物，或者直接是单由荧光体构成的陶瓷层。此外，可于该封装胶体910外再覆盖上透光胶体(未示出)，以提供额外的保护效果。
此外，发光二极管芯片400/800或发光二极管封装结构(如前述实施例的发光二极管封装结构1～5其中一者)是借由直接接合、共晶接合、金球接合、导电胶接合的方式，分别设置于固晶面312a/712a上。
另一方面，无论是发光装置200中的透光胶体500或是发光装置600中的透光胶体900，皆是包括环氧是树脂、硅是树脂、聚氨是树脂或前述的任意组合，且透光胶体500/900是包括荧光体、扩散剂、抗沉淀剂或前述的任意组合。
于本发明的一实施态样中，发光装置200/600更可进一步包括一齐纳二极管、一热敏电阻及/或一保险丝。
综上所述，借由本案发光装置的多个引脚或多个凸块所定义的缓冲空间的设置，将有效避免间隙填料于进行高温共晶接合时，其膨胀体积因热膨胀突出于间隙外，从而导致发光二极管芯片的底面与引脚间的共晶接合面被破坏的问题。并且，借由在间隙下方设置凹陷部，并使间隙填料填充凹陷部内，更可进一步增加间隙填料与两侧引脚的接合表面积，达到强化支架的结构强度的功效。
本发明另提供一种具有全周光出光效果的发光装置以及其制造方法，其中是将发光二极管芯片/发光二极管封装结构设置于基板的两面。以下请参酌图式说明本发明的具有全周光出光效果的发光装置。
请参阅图27所示，其为依据本发明的一实施例的发光装置的的侧视图。该发光装置50可包含一基板51、多个第一发光二极管芯片/发光二极管封装结构52以及多个第二发光二极管芯片/发光二极管封装结构53。该基板51具有一第一表面511及一第二表面512，该第一表面511是相反于该第二表面512；该第一表面511上具有一第一电路图案513，而该第二表面512上具有一第二电路图案514。
这些第一发光二极管芯片52设置于该第一表面511上并电性连接该第一电路图案513，而这些第二发光二极管芯片53设置于该第二表面512上并电性连接该第二电路图案514。并且，每一个该第二发光二极管芯片53位于这些第一发光二极管芯片52的相邻两个之间的间隙521的上方(即正上方)。借此，发光装置50可朝两方向发光，以提供全周光。
基板51可为一玻璃基板、一蓝宝石基板、一金属基板或一塑胶基板等任何可形成有电路图案的板状结构，其中的金属基板可包含一金属基底以及设置于该金属基底上及下的两绝缘层(图未示)。
较佳地，这些第一发光二极管芯片/发光二极管封装结构52及这些第二发光二极管芯片/发光二极管封装结构53是通过一异方性导电胶54来分别地电性连接该第一电路图案513及该第二电路图案514。借此，这些第一及第二发光二极管芯片/发光二极管封装结构52及53能可靠地与外部电路电性连接。
该发光装置50可进一步包含一保护胶体55，该保护胶体55设置于该第一表面511及该第二表面512上，并包覆这些第一发光二极管芯片/发光二极管封装结构52及这些第二发光二极管芯片/发光二极管封装结构53。借此，这些第一及第二发光二极管芯片/发光二极管封装结构52及53可被该保护胶体55保护。该保护胶体55亦可用以调整第一发光二极管芯片52及第二发光二极管芯片53所发射出的光线的颜色。因此，该保护胶体55可为一透明胶体或一荧光胶体(荧光体与胶体的混合物)。其中荧光体可选用如同前述用于封装胶体中的荧光体。
此外，在发光装置50中，这些第一发光二极管芯片/发光二极管封装结构52的相邻两个之间的该间隙521中，是无反射层被设置于该第一表面511上；这些第二发光二极管芯片/发光二极管封装结构53的相邻两个之间的该间隙531中，是无反射层被设置于该第二表面512上；换言之，发光装置50排除「反射层」的设置。借此，该发光装置50发射出的光线有较佳的光型。间隙531的宽度是大于等于第一发光二极管芯片/发光二极管封装结构52的宽度，且间隙521的宽度是大于等于第二发光二极管晶/发光二极管封装结构53的宽度。借此可使第一发光二极管晶/发光二极管封装结构52与第二发光二极管晶/发光二极管封装结构53完全错位而不交叠，进而可使第一发光二极管晶/发光二极管封装结构52及第二发光二极管晶/发光二极管封装结构53的背向光不会被彼此遮挡，避免出光效率下降。同时可避免交叠区段的热量累积并减少芯片失效的风险。
另说明的是，请参阅图27及图28所示，基板51的第一表面511及第二表面512具有部分区域(例如左右两侧)没有保护胶体55被设置，以使得这些区域上的第一电路图案513或第二电路图案514具有不被保护胶体55包覆的部分，以做为与外部电路的衔接点(即电极接垫515)。借此，发光装置50的一端可直接插接至一连接器40或灯座(图未示)中，以使该端中的电极接垫515与连接器40或灯座内的接点(图未示)相接触，进而使来自连接器40的电能可供应至发光二极管芯片/发光二极管封装结构52及53。
此外，发光装置50可应用于任何有照明需求的场合中，例如可应用于灯泡中(即设置于灯泡的灯壳内，作为灯泡的灯丝)，然后该灯泡再装设于一般照明设备中(图未示)。或者，发光装置50可具直接装设于一般的照明设备中；此时，发光装置50的电极接垫515可与照明设备的连接器相电性连接。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。

Claims (15)

1.一种发光二极管封装结构，包含：
一金属接垫，具有一第一接垫部、一第二接垫部以及一间隙，其中该第一接垫部具有一第一顶面、一第一底面以及一设于该第一顶面的第一凹槽，该第二接垫部具有一第二顶面、一第二底面以及一设于该第二顶面的第二凹槽；
一防护元件，具有两第一电极部，该两第一电极部分别设置于该第一凹槽及该第二凹槽中，且该两第一电极部分别电性连接该第一接垫部及该第二接垫部；以及
一发光二极管芯片，位于该防护元件的上方、且具有两第二电极部，该两第二电极部分别设置于该第一顶面及该第二顶面上，且该两第二电极部分别电性连接该第一接垫部及该第二接垫部。
2.如权利要求1所述的发光二极管封装结构，更包含一封装胶体，该封装胶体具有一胶体底面，且包覆至少部分的该金属接垫、该防护元件及该发光二极管芯片。
3.如权利要求2所述的发光二极管封装结构，其特征在于，该封装胶体为一透明胶体或一荧光胶体。
4.如权利要求2所述的发光二极管封装结构，其特征在于，该封装胶体是暴露出该第一底面及该第二底面。
5.如权利要求2所述的发光二极管封装结构，其特征在于，该胶体底面是与该第一底面或该第二底面大致齐平。
6.如权利要求2所述的发光二极管封装结构，其特征在于，该胶体底面是与该第一底面或该第二底面相距一高度，该高度为该第一接垫部的厚度或该第二接垫部的厚度的0.1至0.5倍。
7.如权利要求2所述的发光二极管封装结构，其特征在于，该第一接垫部及该第二接垫部是分别具有一第一凸缘及一第二凸缘，该封装胶体是暴露出该第一凸缘及该第二凸缘。
8.如权利要求2所述的发光二极管封装结构，更包含一第一焊接垫以及一第二焊接垫，该第一焊接垫设置于该第一底面之下，该第二焊接垫设置于该第二底面之下，其中该第一焊接垫与该第二焊接垫之间的一间距宽于该间隙。
9.如权利要求8所述的发光二极管封装结构，其特征在于，该第一接垫部及该第一焊接垫是一体成型，该第二接垫部及该第二焊接垫是一体成型。
10.如权利要求2所述的发光二极管封装结构，其特征在于，该封装胶体是填覆该间隙。
11.如权利要求2所述的发光二极管封装结构，其特征在于，该封装胶体的上视面积是小于该发光二极管芯片的上视面积的1.3倍。
12.如权利要求2所述的发光二极管封装结构，其特征在于，该发光二极管芯片与该防护元件间具有一间隔，该封装胶体填充入该间隔。
13.如权利要求1所述的发光二极管封装结构，其特征在于，该第一凹槽及第二凹槽的深度大于该防护元件的一厚度。
14.如权利要求1所述的发光二极管封装结构，其特征在于，包含一间隙填料及一周边填料。
15.如权利要求14所述的发光二极管封装结构，其特征在于，该第一接垫部更具有一第一下凹槽，而该第二接垫部更具有一第二下凹槽，该第一下凹槽与该第二下凹槽定义一缓冲空间。
CN201610023278.XA 2015-01-14 2016-01-14 发光二极管封装结构 Pending CN105789409A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
TW104101137 2015-01-14
TW104101137 2015-01-14
TW104104319 2015-02-10
TW104104319 2015-02-10

Publications (1)

Publication Number Publication Date
CN105789409A true CN105789409A (zh) 2016-07-20

Family

ID=56368057

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610023278.XA Pending CN105789409A (zh) 2015-01-14 2016-01-14 发光二极管封装结构

Country Status (3)

Country Link
US (2) US9646957B2 (zh)
CN (1) CN105789409A (zh)
TW (1) TW201626604A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427704A (zh) * 2017-08-27 2019-03-05 亿光电子工业股份有限公司 半导体封装结构
CN109817785A (zh) * 2018-12-25 2019-05-28 广东晶科电子股份有限公司 一种发光二极管及其制作方法
CN113594323A (zh) * 2020-04-30 2021-11-02 隆达电子股份有限公司 发光二极管封装体
CN113644185A (zh) * 2021-07-14 2021-11-12 深圳市定千亿电子有限公司 一种led芯片支架及led灯珠

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9646957B2 (en) * 2015-01-14 2017-05-09 Everlight Electronics Co., Ltd. LED packaging structure having stacked arrangement of protection element and LED chip
DE102016122014A1 (de) * 2016-11-16 2018-05-17 Epcos Ag Leistungsmodul mit verringerter Defektanfälligkeit und Verwendung desselben
JP6635007B2 (ja) * 2016-11-30 2020-01-22 日亜化学工業株式会社 発光装置の製造方法
TWI790249B (zh) * 2017-07-13 2023-01-21 大陸商蘇州樂琻半導體有限公司 發光裝置及發光裝置封裝
US11749778B2 (en) 2017-08-25 2023-09-05 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device and semiconductor device package having an electrode recess with a different inclination angle than an inclination angle of an electrode in the recess
KR102426118B1 (ko) * 2017-10-13 2022-07-27 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지 및 광원 장치
KR102473424B1 (ko) * 2018-01-03 2022-12-02 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지
JP7055201B2 (ja) * 2018-06-08 2022-04-15 日機装株式会社 半導体発光装置
CN110970384A (zh) * 2018-09-28 2020-04-07 光宝光电(常州)有限公司 搭载芯片用的导线架阵列及多芯片发光二极管封装结构
TWI679740B (zh) * 2018-09-28 2019-12-11 大陸商光寶光電（常州）有限公司 搭載晶片用的導線架陣列及多晶片發光二極體封裝結構
US11764328B2 (en) * 2019-08-13 2023-09-19 Epistar Corporation Light-emitting diode package having bump formed in wriggle shape
TWI733450B (zh) * 2020-05-15 2021-07-11 台灣愛司帝科技股份有限公司 晶片承載結構、晶片置放系統與晶片置放方法
US20230399505A1 (en) * 2022-06-08 2023-12-14 Pelmex Da Amazonia Ltda Polymeric composite with graphene incorporation

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1633718A (zh) * 2001-09-03 2005-06-29 松下电器产业株式会社 半导体发光元件、发光装置及半导体发光元件的制造方法
CN1763937A (zh) * 2004-10-19 2006-04-26 宏齐科技股份有限公司 晶圆级光电半导体组装构造及其制造方法
US20090020778A1 (en) * 2007-07-19 2009-01-22 Nichia Corporation Light emitting device and method of manufacturing the same
CN101814488A (zh) * 2009-02-19 2010-08-25 连展科技（深圳）有限公司 发光二极管封装结构与承载器结构
TW201332138A (zh) * 2012-01-17 2013-08-01 Advanced Semiconductor Eng 半導體光源模組及其製造方法
US20130200403A1 (en) * 2012-02-08 2013-08-08 Lextar Electronics Corporation Package structure for semiconductor light emitting device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054716A (en) * 1997-01-10 2000-04-25 Rohm Co., Ltd. Semiconductor light emitting device having a protecting device
US20100084683A1 (en) * 2006-02-23 2010-04-08 Novalite Optronics Corp. Light emitting diode package and fabricating method thereof
KR100746783B1 (ko) * 2006-02-28 2007-08-06 엘지전자 주식회사 발광소자 패키지 및 그 제조방법
JP2011023557A (ja) * 2009-07-16 2011-02-03 Toshiba Corp 発光装置
KR101676669B1 (ko) * 2010-05-20 2016-11-16 엘지이노텍 주식회사 발광 소자
KR101823506B1 (ko) * 2011-06-29 2018-01-30 엘지이노텍 주식회사 발광 소자 패키지 및 이를 구비한 라이트 유닛
JP5766593B2 (ja) * 2011-12-09 2015-08-19 日本特殊陶業株式会社 発光素子搭載用配線基板
TWI578571B (zh) 2012-12-24 2017-04-11 鴻海精密工業股份有限公司 發光晶片組合及其製造方法
TW201431042A (zh) 2013-01-25 2014-08-01 Xu-Wen Liao 雙面發光之ｌｅｄ燈板結構及其製造方法
TWM485346U (zh) 2014-03-13 2014-09-01 Ten Gifts Technology Co Ltd 光電半導體之燈條結構
KR20160023011A (ko) * 2014-08-20 2016-03-03 삼성전자주식회사 발광소자 패키지
US9646957B2 (en) * 2015-01-14 2017-05-09 Everlight Electronics Co., Ltd. LED packaging structure having stacked arrangement of protection element and LED chip

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1633718A (zh) * 2001-09-03 2005-06-29 松下电器产业株式会社 半导体发光元件、发光装置及半导体发光元件的制造方法
CN1763937A (zh) * 2004-10-19 2006-04-26 宏齐科技股份有限公司 晶圆级光电半导体组装构造及其制造方法
US20090020778A1 (en) * 2007-07-19 2009-01-22 Nichia Corporation Light emitting device and method of manufacturing the same
CN101814488A (zh) * 2009-02-19 2010-08-25 连展科技（深圳）有限公司 发光二极管封装结构与承载器结构
TW201332138A (zh) * 2012-01-17 2013-08-01 Advanced Semiconductor Eng 半導體光源模組及其製造方法
US20130200403A1 (en) * 2012-02-08 2013-08-08 Lextar Electronics Corporation Package structure for semiconductor light emitting device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427704A (zh) * 2017-08-27 2019-03-05 亿光电子工业股份有限公司 半导体封装结构
CN109817785A (zh) * 2018-12-25 2019-05-28 广东晶科电子股份有限公司 一种发光二极管及其制作方法
CN113594323A (zh) * 2020-04-30 2021-11-02 隆达电子股份有限公司 发光二极管封装体
CN113644185A (zh) * 2021-07-14 2021-11-12 深圳市定千亿电子有限公司 一种led芯片支架及led灯珠
CN113644185B (zh) * 2021-07-14 2023-12-29 深圳市源科光电有限公司 一种led芯片支架及led灯珠

Also Published As

Publication number Publication date
US20160204090A1 (en) 2016-07-14
US20170207375A1 (en) 2017-07-20
TW201626604A (zh) 2016-07-16
US9646957B2 (en) 2017-05-09

Similar Documents

Publication Publication Date Title
CN105789409A (zh) 发光二极管封装结构
US7982230B2 (en) Substrate for mounting light emitting element, light emitting module and lighting apparatus
EP2824723B1 (en) Light emitting device
TWI635621B (zh) 集合基板、發光裝置及發光元件之檢測方法
US9153561B2 (en) Light-emitting device comprising a metal film on a substrate and manufacturing method for the same
US8030835B2 (en) Light emitting device
EP2613372A1 (en) Light emitting device, and package array for light emitting device
EP2228843B1 (en) Light emitting device package
US20090242927A1 (en) Semiconductor light emitting module and method for manufacturing the same
US20160265758A1 (en) Light emitting device and lighting apparatus
EP2975658A1 (en) Light-emitting module
US7081667B2 (en) Power LED package
JP2009289810A (ja) 照明装置
CN107615497A (zh) 发光装置及其制造方法
US20120267674A1 (en) Mounting substrate, light emitting body, and method for manufacturing mounting substrate
US9564565B2 (en) Light emitting device, light emitting module, and method for manufacturing light emitting device
WO2014115443A1 (ja) 電子装置およびその製造方法
US10158056B2 (en) LED package, light emitting device and method for manufacturing LED package
US20120106171A1 (en) Led package structure
JP6192377B2 (ja) Ｌｅｄ光源モジュール
US10199550B2 (en) Light-emitting device
JP2009081349A (ja) 照明装置
US9048390B2 (en) Package for light emitting device, and light emitting device
JP6809522B2 (ja) 発光装置
CN204067356U (zh) 发光装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
AD01 Patent right deemed abandoned

Effective date of abandoning: 20190507