CN105786758B - 一种具有数据缓存功能的处理器装置 - Google Patents

一种具有数据缓存功能的处理器装置 Download PDF

Info

Publication number
CN105786758B
CN105786758B CN201610108865.9A CN201610108865A CN105786758B CN 105786758 B CN105786758 B CN 105786758B CN 201610108865 A CN201610108865 A CN 201610108865A CN 105786758 B CN105786758 B CN 105786758B
Authority
CN
China
Prior art keywords
data
information
buffer storage
module
memory module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610108865.9A
Other languages
English (en)
Other versions
CN105786758A (zh
Inventor
陈鑫
吴俊�
任浩琪
张志峰
牛丽凡
王文凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Qianxin Technology Co.,Ltd.
Original Assignee
Tongji University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tongji University filed Critical Tongji University
Priority to CN201610108865.9A priority Critical patent/CN105786758B/zh
Publication of CN105786758A publication Critical patent/CN105786758A/zh
Application granted granted Critical
Publication of CN105786758B publication Critical patent/CN105786758B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7817—Specially adapted for signal processing, e.g. Harvard architectures

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明涉及一种具有数据缓存功能的处理器装置。该处理器装置包括处理器内核(1)、数据存储模块和数据缓存模块(4)，所述的数据缓存模块(4)设置于处理器内核(1)和数据存储模块之间，该数据缓存模块(4)缓存处理器内核(1)产生并发送至数据存储模块的数据信息(21)，所述的数据缓存模块(4)包括数据缓存控制单元(22)和与之连接的数据缓存队列，该数据缓存队列包括依次排列的多个数据元素，每个数据元素对应一个数据的数据信息(21)。与现有技术相比，本发明具有结构简单、能够大大提高处理器装置运行效率等优点。

Description

一种具有数据缓存功能的处理器装置
技术领域
本发明涉及一种处理器装置及其数据读写方法，尤其是涉及一种具有数据缓存功能的处理器装置。
背景技术
数字信号处理器(DSP)是一种特殊结构的微处理器，是专门用来处理大规模数字信号的处理器。专用数字信号处理器的实时运行速度一般也比通用处理器快，其主要特色是强大的数字运算能力，因此主要被用于涉及到大规模数字信息计算的领域。数字信号处理器(DSP)已经成为数字化世界中日益重要的芯片。
随着高新技术的快速发展，对数字信号处理器(DSP)的功能要求也越来越高。例如，流水线结构可有效提高处理器的运行效率，提高处理能力，但是其在对数据进行写后读操作时，会将刚写进存储器的数据，再重新读出来，原先对于这一问题，一些设计不采取任何措施，会降低处理器运行的流畅性，占用宝贵的处理周期，降低处理器的运行效率。为了解决这些问题，现有的一些处理器通过增加缓存模块来解决，然而现有的缓存模块存在结构复杂，占用资源较多，可靠性不高等问题。
发明内容
本发明的目的就是为了克服上述现有技术存在的缺陷而提供一种结构简单、占用资源少且可靠性高的具有数据缓存功能的处理器装置。
本发明的目的可以通过以下技术方案来实现：
一种具有数据缓存功能的处理器装置，包括处理器内核和数据存储模块，该处理器装置还包括数据缓存模块，所述的数据缓存模块设置于处理器内核和数据存储模块之间，该数据缓存模块缓存处理器内核产生并发送至数据存储模块的数据信息，所述的数据缓存模块包括数据缓存控制单元和与之连接的数据缓存队列，该数据缓存队列包括依次排列的多个数据元素，每个数据元素对应一个数据的数据信息。
所述的数据元素为三元组结构，包括数据内容缓存信息、地址缓存信息和位宽缓存信息。
所述的数据缓存队列包括五个数据元素。
一种具有数据缓存功能的处理器装置的数据读写方法，该方法为：
当处理器内核中的数据写入数据存储模块时，数据依次缓存至数据缓存模块中的数据缓存队列，并通过ACK机制将数据依次写入数据存储模块；
当处理器内核读取数据存储模块中的数据时，处理器内核获取待读取数据的地址信息并发送至数据缓存模块，数据缓存控制单元在数据缓存队列的地址缓存信息中查找是否存在与所述的地址信息相同的地址缓存信息，若存在，处理器内核直接读取该地址缓存信息所在的数据元素中的数据内容缓存信息，否则，处理器内核从数据存储模块读取数据。
所述的通过ACK机制将数据依次写入数据存储模块具体为：
(a)数据缓存模块按照其缓存数据的先后顺序将第一个缓存至数据缓存队列中的数据元素中的内容缓存信息和地址缓存信息发送至数据存储模块；
(b)数据缓存模块等待数据存储模块发回的ACK信号；
(c)判断是否有ACK信号，若是执行步骤(d)，否则返回步骤(b)；
(d)数据缓存模块将数据缓存队列中的下一个数据元素中的内容缓存信息和地址缓存信息发送至数据存储模块，并返回步骤(b)。
与现有技术相比，本发明具有如下优点：
(1)该处理器装置中的数据缓存模块缓存处理器内核产生并发送至数据存储模块的数据信息，当进行写后读操作时，由于数据存储模块数据缓存队列中存在与待读取数据的地址信息相同的地址缓存信息，此时便直接从数据缓存模块中进行数据读取，这种方式避免了进行时间开销巨大的从存储器中取数据的操作，减少了处理器内核的等待时间，提高流水线的运行效率，增强该处理器的数据处理能力，大大提高了处理器的运行效率；
(2)该处理器缓存装置采用缓存控制单元和与之连接的数据缓存队列的方式来实现，这样的数据缓存模块设置方式具有结构简单、占用资源少的优点；
(3)采用ACK机制将数据依次写入数据存储模块时能够保证数据顺序送到数据存储模块，防止数据发生错乱，提高该处理器装置的可靠性。
附图说明
图1为本发明具有数据缓存功能的处理器装置的结构示意图；
图2为本发明数据缓存模块的结构示意图。
图中，1为处理器内核，2为中间层次，3为顶层模块，4为数据缓存模块，5为数据存储器，6为指令存储器，7为调试模块，8为调试接口，9为Wishbone总线，10为直接存储访问模块，11为流水线暂停模块，12为旁路模块，13为异常处理模块，14为特殊寄存器，15为取指单元，16为译码单元，17为执行单元，18为写回单元，19为调试模块与处理器内核接口，20为调试模块与Wishbone总线调试接口，21为数据信息，22为数据缓存控制单元，23为数据内容缓存信息，24为地址缓存信息，25为位宽缓存信息。
具体实施方式
下面结合附图和具体实施例对本发明进行详细说明。
实施例
如图1所示为本发明一种具有数据缓存功能的处理器装置的一个实施例，该处理器装置由3个层次构成，最内部层次为处理器内核1，该处理器内核1是由处理器最基本的机构组成，包括了流水线、流水线暂停模块11(Freeze)、旁路模块12(Bypass)、异常处理模块13(Except)和特殊寄存器14(SPR)，其中所述的流水线包括取指单元15(IF)、译码单元16(ID)、执行单元17(EX)和写回单元18(WB)，所有指令的译码执行都在该处理器内核1中完成。
处理器装置的中间层次2主要包括了处理器内核1、数据存储模块、基本的外设接口以及数据缓存模块4，所述数据存储模块进一步分为指令存储器6和数据存储器5，其中指令存储器6用于存储指令，数据存储器5用于存储数据。
处理器装置的顶层模块3包括了调试模块7(Debug)、Wishbone总线9、直接存储访问模块10(DMA)以及调试接口8，其中调试接口8包括调试模块与处理器内核接口19(Debug_DU)以及调试模块与Wishbone总线调试接口20(Debug_WB)；此外，顶层模块3提供了处理器装置对外访问的接口。
在处理器内核1中，流水线暂停模块11用于控制流水线的暂停。该模块在设计时有以下特点：
(1)对各流水级单独控制，可以分别让某一级流水线暂停或者刷新该级流水线的流水线寄存器。
(2)控制信号的优先级设计。每一级流水线的暂停信号都比处在它之后的流水线的暂停信号优先级高。
所述的数据缓存模块4设置于处理器内核1和数据存储模块之间，该数据缓存模块4缓存处理器内核1产生并发送至数据存储模块的数据信息21。
如图2所示为数据缓存模块4的结构示意图，该数据缓存模块4包括数据缓存控制单元22和与之连接的数据缓存队列，该数据缓存队列包括依次排列的多个数据元素，每个数据元素对应一个数据的数据信息21。所述的数据元素为三元组结构，包括数据内容缓存信息23、地址缓存信息24和位宽缓存信息25，从而构成一个数据的数据信息21。该实施例中所述的数据缓存队列包括五个数据元素，这样的数据缓存模块设置方式具有结构简单、占用资源少的优点。
上述具有数据缓存功能的处理器装置的数据读写方法，该方法为：
当处理器内核1中的数据写入数据存储模块时，数据依次缓存至数据缓存模块4中的数据缓存队列，并通过ACK机制将数据依次写入数据存储模块。其中，所述的通过ACK机制将数据依次写入数据存储模块具体为：
(a)数据缓存模块4按照其缓存数据的先后顺序将第一个缓存至数据缓存队列中的数据元素中的内容缓存信息和地址缓存信息24发送至数据存储模块；
(b)数据缓存模块4等待数据存储模块发回的ACK信号；
(c)判断是否有ACK信号，若是执行步骤(d)，否则返回步骤(b)；
(d)数据缓存模块4将数据缓存队列中的下一个数据元素中的内容缓存信息和地址缓存信息24发送至数据存储模块，并返回步骤(b)。采用ACK机制写入数据能够保证数据是顺序送到数据存储模块的，同时当发现写入数据存储模块有异常时候，处理器装置中相关的异常处理模块13能够及时处理这些异常。
当处理器内核1读取数据存储模块中的数据时，处理器内核1获取待读取数据的地址信息并发送至数据缓存模块4，数据缓存控制单元22在数据缓存队列的地址缓存信息24中查找是否存在与所述的地址信息相同的地址缓存信息24，若存在，处理器内核1直接读取该地址缓存信息24所在的数据元素中的数据内容缓存信息23，否则，处理器内核1从数据存储模块读取数据。
当出现两条连续指令，第一条指令将处理器内核1产生的数据存储到数据存储模块，第二条指令又将该数据从数据存储器5读出时，处理器内核1获取待读取数据的地址信息并发送至数据缓存模块4，数据缓存控制单元22在数据缓存队列的地址缓存信息24中查找到与所述的地址信息相同的地址缓存信息24，处理器内核1直接读取该地址缓存信息24所在的数据元素中的数据内容缓存信息23，这种方式避免了进行时间开销巨大的从数据存储器5中取数据的操作，减少了处理器内核1的等待时间，提高流水线的运行效率，增强该处理器的数据处理能力，大大提高了处理器的运行效率。
另外所述数据缓存模块4还可以兼具作为DMA读取数据的通道的功能，数据缓存控制单元22相关逻辑可以区分数据的来源，从而对不同来源的数据进行不同的操作。同时数据缓存模块4还具有数据合并的功能，对于地址缓存信息24存在属于或者相交的情况时，可采取不同的处理策略进行合并处理。

Claims (2)

1.一种具有数据缓存功能的处理器装置，包括处理器内核(1)和数据存储模块，其特征在于，该处理器装置还包括数据缓存模块(4)，所述的数据缓存模块(4)设置于处理器内核(1)和数据存储模块之间，该数据缓存模块(4)缓存处理器内核(1)产生并发送至数据存储模块的数据信息(21)，所述的数据缓存模块(4)包括数据缓存控制单元(22)和与之连接的数据缓存队列，该数据缓存队列包括依次排列的多个数据元素，每个数据元素对应一个数据的数据信息(21)，所述的数据元素为三元组结构，包括数据内容缓存信息(23)、地址缓存信息(24)和位宽缓存信息(25)；
当处理器内核(1)读取数据存储模块中的数据时，处理器内核(1)获取待读取数据的地址信息并发送至数据缓存模块(4)，数据缓存控制单元(22)在数据缓存队列的地址缓存信息(24)中查找是否存在与所述的地址信息相同的地址缓存信息(24)，若存在，处理器内核(1)直接读取该地址缓存信息(24)所在的数据元素中的数据内容缓存信息(23)，否则，处理器内核(1)从数据存储模块读取数据；
本装置的数据读写方法，具体为：
当处理器内核(1)中的数据写入数据存储模块时，数据依次缓存至数据缓存模块(4)中的数据缓存队列，并通过ACK机制将数据依次写入数据存储模块；
当处理器内核(1)读取数据存储模块中的数据时，处理器内核(1)获取待读取数据的地址信息并发送至数据缓存模块(4)，数据缓存控制单元(22)在数据缓存队列的地址缓存信息(24)中查找是否存在与所述的地址信息相同的地址缓存信息(24)，若存在，处理器内核(1)直接读取该地址缓存信息(24)所在的数据元素中的数据内容缓存信息(23)，否则，处理器内核(1)从数据存储模块读取数据；
所述的通过ACK机制将数据依次写入数据存储模块具体为：
(a)数据缓存模块(4)按照其缓存数据的先后顺序将第一个缓存至数据缓存队列中的数据元素中的内容缓存信息和地址缓存信息(24)发送至数据存储模块；
(b)数据缓存模块(4)等待数据存储模块发回的ACK信号；
(c)判断是否有ACK信号，若是执行步骤(d)，否则返回步骤(b)；
(d)数据缓存模块(4)将数据缓存队列中的下一个数据元素中的内容缓存信息和地址缓存信息(24)发送至数据存储模块，并返回步骤(b)；
述数据缓存模块(4)兼具作为DMA读取数据的通道的功能，并具有数据合并的功能，对于地址缓存信息(24)存在属于或者相交的情况时进行合并处理。
2.根据权利要求1所述的一种具有数据缓存功能的处理器装置，其特征在于，所述的数据缓存队列包括五个数据元素。
CN201610108865.9A 2016-02-26 2016-02-26 一种具有数据缓存功能的处理器装置 Active CN105786758B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610108865.9A CN105786758B (zh) 2016-02-26 2016-02-26 一种具有数据缓存功能的处理器装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610108865.9A CN105786758B (zh) 2016-02-26 2016-02-26 一种具有数据缓存功能的处理器装置

Publications (2)

Publication Number Publication Date
CN105786758A CN105786758A (zh) 2016-07-20
CN105786758B true CN105786758B (zh) 2019-12-03

Family

ID=56403748

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610108865.9A Active CN105786758B (zh) 2016-02-26 2016-02-26 一种具有数据缓存功能的处理器装置

Country Status (1)

Country Link
CN (1) CN105786758B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112558861B (zh) * 2020-09-29 2023-03-10 北京清微智能科技有限公司 一种面向多核处理器阵列的数据加载和存储系统及方法
CN112416855B (zh) * 2020-11-20 2021-06-15 北京京航计算通讯研究所 一种基于树状片上网络的数据采集处理片上系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6223261B1 (en) * 1997-07-31 2001-04-24 Matsushita Electric Industrial Co., Ltd. Communication system method and recording apparatus for performing arbitrary application processing
CN1731530A (zh) * 2004-08-06 2006-02-08 华为技术有限公司 读改写并发处理系统及读改写并发处理方法
CN101196857A (zh) * 2008-01-04 2008-06-11 太原理工大学 双端口访问对称动态存储器的接口
CN102262608A (zh) * 2011-07-28 2011-11-30 中国人民解放军国防科学技术大学 基于处理器核的协处理器读写操作控制方法及装置
CN102271033A (zh) * 2010-06-04 2011-12-07 中兴通讯股份有限公司 实现混合自动重传请求内存动态调度的方法及装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101894084B (zh) * 2010-04-13 2012-06-27 苏州国芯科技有限公司 一种clb总线内用于写操作的装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6223261B1 (en) * 1997-07-31 2001-04-24 Matsushita Electric Industrial Co., Ltd. Communication system method and recording apparatus for performing arbitrary application processing
CN1731530A (zh) * 2004-08-06 2006-02-08 华为技术有限公司 读改写并发处理系统及读改写并发处理方法
CN101196857A (zh) * 2008-01-04 2008-06-11 太原理工大学 双端口访问对称动态存储器的接口
CN102271033A (zh) * 2010-06-04 2011-12-07 中兴通讯股份有限公司 实现混合自动重传请求内存动态调度的方法及装置
CN102262608A (zh) * 2011-07-28 2011-11-30 中国人民解放军国防科学技术大学 基于处理器核的协处理器读写操作控制方法及装置

Also Published As

Publication number Publication date
CN105786758A (zh) 2016-07-20

Similar Documents

Publication Publication Date Title
JP6903187B2 (ja) タイミングを中断させるモードにおけるソフトウェアの後方互換性テスト
US20020147965A1 (en) Tracing out-of-order data
CN104221005B (zh) 用于从多线程发送请求至加速器的机制
JP2018522335A (ja) アルゴリズム整合、機能無効化、または性能制限による後方互換性
JPH02208728A (ja) 仮想命令キャッシュ再補充アルゴリズム
JPH08328958A (ja) 命令キャッシュ、キャッシュメモリ装置及びその方法
US9052910B2 (en) Efficiency of short loop instruction fetch
US9558118B2 (en) Tracing mechanism for recording shared memory interleavings on multi-core processors
US20080140934A1 (en) Store-Through L2 Cache Mode
US20220206869A1 (en) Virtualizing resources of a memory-based execution device
US20090006036A1 (en) Shared, Low Cost and Featureable Performance Monitor Unit
CN105786758B (zh) 一种具有数据缓存功能的处理器装置
US8656093B1 (en) Supporting late DRAM bank hits
CN103514107B (zh) 高性能数据缓存系统和方法
CN111736900A (zh) 一种并行双通道的cache设计方法和装置
US20220229662A1 (en) Super-thread processor
CN105868126B (zh) 一种提高指令高速缓冲存储器命中率的装置及方法
JPH04340145A (ja) キャッシュメモリ装置
JP5181127B2 (ja) 半導体集積回路
JP5589169B2 (ja) 半導体集積回路
CN115145837A (zh) 预取数据的方法、装置和介质
KÖKSAL Design and Implementation of Fully Associative Instruction Cache Memory on a Processor
CN108255745A (zh) 处理器以及无效指令缓存的方法
JPH05120011A (ja) 命令キヤツシユを有するパイプライン構成の情報処理装置
CN108681519A (zh) 用于从多线程发送请求至加速器的机制

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200812

Address after: 401, building e, phase I, Daheng science and Technology Park, Xili street, Nanshan District, Shenzhen City, Guangdong Province

Patentee after: Shenzhen xinghaiwei Technology Co., Ltd

Address before: 200092 Shanghai City, Yangpu District Siping Road No. 1239

Patentee before: TONGJI University

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210208

Address after: 518000 room 604, building 13, songpingshan residential building, Shenbao Road, Nanshan District, Shenzhen City, Guangdong Province

Patentee after: Qiao Hongbo

Address before: 518055 Room 401, building e, phase I, dahen Science Park, Xili street, Nanshan District, Shenzhen City, Guangdong Province

Patentee before: Shenzhen xinghaiwei Technology Co., Ltd

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210330

Address after: Room a8-09, 13 / F, block a, building J1, phase II, innovation industrial park, 2800 innovation Avenue, Hefei high tech Zone, China (Anhui) pilot Free Trade Zone, Hefei City, Anhui Province, 230088

Patentee after: Hefei Qianxin Technology Co.,Ltd.

Address before: 518000 room 604, building 13, songpingshan residential building, Shenbao Road, Nanshan District, Shenzhen City, Guangdong Province

Patentee before: Qiao Hongbo

TR01 Transfer of patent right