CN105762200B - 一种沟槽肖特基二极管结构及其制备方法 - Google Patents

Abstract

本发明公开了一种沟槽肖特基二极管结构，包括阳极封装部和阴极封装部，且所述阴极封装部与所述阳极封装部处于同侧，本发明还公开了沟槽肖特基二极管结构的制备方法。本发明的沟槽肖特基二极管结构由于阴极封装部与所述阳极封装部处于同侧，使得肖特基二极管芯片可以适用于更多的封装形式。

Description

一种沟槽肖特基二极管结构及其制备方法

技术领域

本发明涉及一种二极管结构，更确切地说是一种沟槽肖特基二极管结构，本发明还涉及一种沟槽肖特基二极管结构的制备方法。

背景技术

随着封装技术的发展，电子行业中出现了多种新型的封装形式，这些封装形式对芯片的要求也发生了不同的变化，在某一些封装形式中，要求芯片的引出端必须都在芯片的表面，而传统肖特基二极管的阴极封装部是在芯片背面。因此，传统肖特基二极管无法满足某些封装要求，特别是目前应用广泛的多芯片封装(MCP)和芯片尺寸封装(CSP)。

发明内容

本发明的目的是提供一种沟槽肖特基二极管结构，其可以解决现有技术的阴极封装部是在芯片背面，无法满足在芯片正面打线接触的封装要求的缺点，本发明还提供了沟槽肖特基二极管结构的制备方法。

本发明采用以下技术方案：

一种沟槽肖特基二极管结构，包括阳极封装部和阴极封装部，且所述阴极封装部与所述阳极封装部处于同侧。

所述阴极封装部包括一阴极通孔和边沿，且所述边沿设于所述阴极通孔的外围，且所述边沿及所述阴极通孔的底部和侧壁上均淀设有第一金属，所述第一金属上还淀设有第二金属。

还包括一N型硅基片，且所述N型硅基片的一侧设有一N型硅外延层，且所述N型硅外延层内设有若干第一沟槽及一终端环结构，所述阴极封装部设于终端环结构内部，或所述阴极封装部设于所述N型硅外延层上。

所述终端环结构包括设于所述N型硅外延层内的一第二沟槽及一第三沟槽，且所述第三沟槽的尺寸大于所述第一沟槽，且第二沟槽与所述第一沟槽的尺寸相同。

还包括一氧化物层，其淀积于所述第一沟槽内部、第二沟槽内部及第三沟槽内部。

还包括一多晶硅层，其淀积于所述的第一沟槽、第二沟槽及所述第三沟槽的侧壁及底部外围。

还包括一介质层，其淀积于所述第三沟槽底部的所述氧化物层上和所述第三沟槽内部的所述多晶硅层上。

还包括一第一金属层，其淀积于所述N型硅外延层的外侧及所述第三沟槽的介质层上，且所述第一金属层部分淀设于所述第三沟槽内部。

还包括一第二金属层，且所述第二金属层淀积于所述第一金属层的外侧。

一种沟槽肖特基二极管结构的制备方法，，包括以下步骤：

在N型硅基片上生长N型硅外延层；

在N型硅外延层刻蚀形成若干第一沟槽、一第二沟槽及一第三沟槽；

在N型硅外延层外侧生长一氧化物层；

在第一沟槽、第二沟槽及第三沟槽内淀积多晶硅，多晶硅填满第一沟槽、第二沟槽且所述第三沟槽的槽壁淀积多晶硅；

在所述外延层的一侧淀积介质层；

在所述第三沟槽或所述第三沟槽的另一侧进行阴极通孔的刻蚀；

淀积第一金属层，并进行退火，使其与外延层形成肖特基接触，与多晶硅接触形成欧姆接触，通孔底部与N型硅基片接触，形成欧姆接触；淀积第二金属层，并进行光刻，刻蚀掉芯片外围以及接触孔和通孔之间的第一金属层和第二金属层，形成阳极封装部和阴极封装部。

本发明的优点是：实现沟槽工艺的肖特基二极管的阴极可以从器件正面引出，使得肖特基二极管芯片可以适用于更多的封装形式，如多芯片封装(MCP)、芯片尺寸封装(CSP)等。

附图说明

下面结合实施例和附图对本发明进行详细说明，其中：

图1是本发明的沟槽肖特基二极管终端的结构示意图。

图2至图10是本发明的沟槽肖特基二极管终端中间结构的结构示意图。

图11是本发明第二实施例的示意图。

具体实施方式

下面结合附图进一步阐述本发明的具体实施方式：

如图1所示，一种沟槽肖特基二极管结构，包括阳极封装部100和阴极封装部200，且所述阴极封装部200与所述阳极封装部100处于同侧。将阴极封装部从芯片背面引到芯片正面，从而满足在芯片正面打线接触的封装要求。

本发明的阴极封装部200包括一阴极通孔210和边沿211，且所述边沿211设于所述阴极通孔210的外围，且所述边沿及所述阴极通孔的底部和侧壁上均淀设有第一金属204，所述第一金属204上还淀设有第二金属205，且所述阴极通孔210内部设有空隙，即第二金属未将所述阴极通孔淀设满。

本发明包括一N型硅基片1，且N型硅基片1的一侧还设有一N型硅外延层2，且N型硅外延层1内设有若干第一沟槽21，且第一沟槽21的一侧设有一终端环结构4，所述阴极封装部200设于终端环结构4内部。

本发明的终端环结构4包括设于N型硅外延层内的一第二沟槽22及一第三沟槽23，且所述第三沟槽的尺寸大于所述第一沟槽21，且第二沟槽22与第一沟槽21的尺寸相同，本实施例中，第一沟槽21与第二沟槽22等间距排列，且第一沟槽21和第二沟槽22为小尺寸沟槽，且第三沟槽23为大尺寸沟槽。

本发明还包括一氧化物层51、一多晶硅层52、一介质层53、一第一金属层54及一第二金属层55，氧化物层51淀积于第一沟槽21内部、第二沟槽22内部、第三沟槽23内部。多晶硅层52淀积于的第一沟槽21、第二沟槽22及第三沟槽23内部，第一沟槽21、第二沟槽22内的多晶硅层52将其淀设满，且第三沟槽23内的多晶硅层52淀设于第二沟槽的侧壁及底部外围，第二沟槽22和第一沟槽21内部的多晶硅层52和氧化物层54顶部与N型硅外延层2顶部持平。介质层53淀积于第三沟槽23底部的氧化物层51上、第三沟槽23内部的多晶硅层52上及第三沟槽23远离第二沟槽一侧边沿的多晶硅层52上。第一金属层54淀积于N型硅外延层2的外侧及第一沟槽21和第二沟槽22的氧化物层51及多晶硅层52上，且第一金属层54淀设于第三沟槽23的边沿及底部一半。第二金属层55淀积于第一金属层54的外侧。

介质层从第三沟槽靠近第二沟槽一侧的边沿的多晶硅层一直淀设至N型硅外延层的底部且厚度相同，第一金属层从N型硅外延层一侧的一直淀设至第三沟槽的一半，且第一金属层淀设于第一沟槽、第二沟槽的上方及第三沟槽内的介质层上。

如图11所示，其为本发明的第二实施例的结构示意图，其与第一实施例的区别在于，实施例的阴极封装部200设于终端环结构4内部，实施例二的阴极封装部引设于终端环结构4一侧的所述N型硅外延层2上。

本发明还公开了一种沟槽肖特基二极管结构的制备方法，包括以下步骤：

在N型硅基片上生长N型硅外延层；

在N型硅外延层刻蚀形成若干第一沟槽、一第二沟槽及一第三沟槽；

在N型硅外延层外侧生长一氧化物层；

在第一沟槽、第二沟槽及第三沟槽内淀积多晶硅，多晶硅填满第一沟槽、第二沟槽且所述第三沟槽的槽壁淀积多晶硅；

在氧化物层、多晶硅层及第三沟槽底部的N型硅外延层外侧淀积一介质层；

将N型硅外延层表面和多晶硅层表面的氧化物层和介质层去除；

在N型硅外延层、氧化物层、多晶硅层和介质层外侧淀积一第一金属层；

在第一金属层外侧淀积一第二金属层；

将器件边缘的第一金属层和第二金属层去除，使其边缘处于第三沟槽的中央。

还包括：在所述N型硅外延层上淀积一掩蔽层，通过刻蚀未被掩蔽层掩蔽的N型硅外延层形成所述第一沟槽、一第二沟槽及一第三沟槽。

在第一沟槽、第二沟槽及第三沟槽内淀积多晶硅步骤包括：

淀积多晶硅，且第一沟槽和第二沟槽淀积满多晶硅；

多晶硅刻蚀，将所述N型硅外延层表面及所述第三沟槽底部的多晶硅完全刻蚀掉，使得多晶硅填满第一沟槽、第二沟槽及所述第三沟槽的槽壁淀积有多晶硅。

如图2所示，在N型硅基片1上生长N型硅外延层2：根据肖特基二极管的特性需求选择合适的外延圆片，该圆片由低电阻率的基片和特定电阻率的外延层组成。

如图3所示，进行牺牲氧化，并去除，在生长氧化层；在所述N型硅外延层上淀积一掩蔽层56,通过光刻刻蚀形成沟槽的刻蚀窗口；通过刻蚀掩蔽层56和N型硅外延层形成第一沟槽21、一第二沟槽22及一第三沟槽23，得到的第一沟槽和第二沟槽的大小相同，且第三沟槽的宽度大于第一沟槽的宽度。如图4所示，通过刻蚀将掩蔽层去除。

如图5所示，进行牺牲氧化，并去除，在生长氧化层：在N型硅外延层外侧生长一氧化物层51，作为后续多晶硅与N型硅外延层的隔离层，氧化物层的氧化物层厚度与器件反向击穿电压相关。

如图6所示，淀积N型掺杂的低电阻多晶硅：淀积多晶硅层，且第一沟槽和第二沟槽淀积满多晶硅。多晶硅层为N型掺杂，保证可以将小尺寸沟槽全部填满，多晶硅层淀积的厚度决定了第三沟槽的最小宽度。

如图7所示，多晶硅刻蚀：多晶硅刻蚀，使沟槽内的多晶硅表面与外延层相近，大尺寸沟槽内侧壁上保留有多晶硅：将N型硅外延层表面的多晶硅完全刻蚀掉，使N型硅外延层表面的氧化物层暴露在外，由于沟槽内与N型硅外延层表面的多晶硅厚度差，第一沟槽和第二沟槽仍内被多晶硅填充，第三沟槽的侧壁上仍有多晶硅保留。

如图8所示，淀积介质层：在氧化物层、多晶硅层及第三沟槽底部的N型硅外延层外侧淀积一介质层，对器件边缘的表面和多晶硅层表面形成保护。

如图9所示，进行阴极通孔光刻，刻蚀介质层，形成阴极通孔刻蚀窗口，去掉光刻胶，对外延层进行刻蚀，形成阴极通孔。

如图10所示，进行接触孔光刻、刻蚀；通过接触孔刻蚀将N型硅外延层表面和多晶硅表面的氧化物层和介质层去除，形成接触孔，使其可以与后续工艺的金属层接触；第三沟槽内的氧化物层保留，形成终端环结构。

如图11或图1所示，淀积第一金属层，并进行退火，使其与外延层形成肖特基接触，与低电阻率多晶硅接触形成欧姆接触，阴极通孔底部与低电阻率基片接触，形成欧姆接触；淀积第二金属层，并进行光刻，刻蚀掉芯片外围以及接触孔和阴极通孔之间的第一金属层和第二金属层，形成阳极和阴极封装接触层，用于封装引线。

淀积第一金属层，并进行退火，使其与外延层形成肖特基接触，与低电阻率多晶硅接触形成欧姆接触，阴极通孔底部与低电阻率基片接触，形成欧姆接触；第一金属层的材料通常为钛，钴，镍，银，铂或者钛和氮化钛的复合层。淀积第二金属层，并进行光刻，刻蚀掉芯片外围以及接触孔和阴极通孔之间的第一金属层和第二金属层，形成阳极和阴极封装接触层，用于封装引线；第二金属层的材料通常为铝铜合金或者铝硅铜合金。

第一金属层和第二金属层边缘在第三沟槽中央；第二层金属与第一层金属接触的部分作为封装电极的阳极，边缘通过氧化物层和介质层与N型硅外延层隔离的部分作为场板，可以改善边缘终端环内的电场分布，提高终端环耐压程度。

本发明中第一沟槽和第二沟槽的宽度，由氧化物层厚度和多晶硅的填充能力决定；沟槽深度由器件的反向击穿电压决定，由于工艺负载效应的影响，第三沟槽的深度比第一、第二沟槽略深。

本发明通过引入阴极通孔结构和工艺，使沟槽肖特基二极管的阳极和阴极可以在同一表面上，可以满足某些封装形式中，阳极和阴极都需要打线的要求，使芯片可以应用于更多的封装形式。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种沟槽肖特基二极管结构，其特征在于，包括阳极封装部和阴极封装部，且所述阴极封装部与所述阳极封装部处于同侧，所述阴极封装部包括一阴极通孔和边沿，且所述边沿设于所述阴极通孔的外围，且所述边沿及所述阴极通孔的底部和侧壁上均淀设有第一金属，所述第一金属上还淀设有第二金属。

2.根据权利要求1所述的沟槽肖特基二极管结构，其特征在于，还包括一N型硅基片，且所述N型硅基片的一侧设有一N型硅外延层，且所述N型硅外延层内设有若干第一沟槽及一终端环结构，所述阴极封装部设于终端环结构内部，或所述阴极封装部设于所述N型硅外延层上。

3.根据权利要求2所述的沟槽肖特基二极管结构，其特征在于，所述终端环结构包括设于所述N型硅外延层内的一第二沟槽及一第三沟槽，且所述第三沟槽的尺寸大于所述第一沟槽，且第二沟槽与所述第一沟槽的尺寸相同。

4.根据权利要求3所述的沟槽肖特基二极管结构，其特征在于，还包括一氧化物层，其淀积于所述第一沟槽内部、第二沟槽内部及第三沟槽内部。

5.根据权利要求4所述的沟槽肖特基二极管结构，其特征在于，还包括一多晶硅层，其淀积于所述的第一沟槽、第二沟槽及所述第三沟槽的侧壁及底部外围。

6.根据权利要求5所述的沟槽肖特基二极管结构，其特征在于，还包括一介质层，其淀积于所述第三沟槽底部的所述氧化物层上和所述第三沟槽内部的多晶硅层上。

7.根据权利要求6所述的沟槽肖特基二极管结构，其特征在于，还包括一第一金属层，其淀积于所述N型硅外延层的外侧及所述第三沟槽的介质层上，且所述第一金属层部分淀设于所述第三沟槽内部。

8.根据权利要求7所述的沟槽肖特基二极管结构，其特征在于，还包括一第二金属层，且所述第二金属层淀积于所述第一金属层的外侧。

9.一种沟槽肖特基二极管结构的制备方法，其特征在于，包括以下步骤：

在N型硅基片上生长N型硅外延层；

在N型硅外延层刻蚀形成若干第一沟槽、一第二沟槽及一第三沟槽；

在N型硅外延层外侧生长一氧化物层；

在第一沟槽、第二沟槽及第三沟槽内淀积多晶硅，多晶硅填满第一沟槽、第二沟槽且所述第三沟槽的槽壁淀积多晶硅；

在所述外延层的一侧淀积介质层；

在所述第三沟槽或所述第三沟槽的另一侧进行阴极通孔的刻蚀；

通过接触孔刻蚀将N型硅外延层表面和多晶硅表面的氧化物层和介质层去除，形成接触孔，使其可以与后续工艺的金属层接触；第三沟槽内的氧化物层保留，形成终端环结构；

淀积第一金属层，并进行退火，使其与外延层形成肖特基接触，与多晶硅接触形成欧姆接触，通孔底部与N型硅基片接触，形成欧姆接触；淀积第二金属层，并进行光刻，刻蚀掉芯片外围以及接触孔和通孔之间的第一金属层和第二金属层，形成阳极封装部和阴极封装部。