CN105743465A - 使用多级时钟抖动抑制数字噪声刺激的方法和装置 - Google Patents
使用多级时钟抖动抑制数字噪声刺激的方法和装置 Download PDFInfo
- Publication number
- CN105743465A CN105743465A CN201511007413.3A CN201511007413A CN105743465A CN 105743465 A CN105743465 A CN 105743465A CN 201511007413 A CN201511007413 A CN 201511007413A CN 105743465 A CN105743465 A CN 105743465A
- Authority
- CN
- China
- Prior art keywords
- clock
- jitter
- rough
- fine
- positive limit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 19
- 230000007704 transition Effects 0.000 claims description 16
- 230000004044 response Effects 0.000 claims description 7
- 238000012544 monitoring process Methods 0.000 claims description 4
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 238000004891 communication Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000012797 qualification Methods 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 101800000164 FMRF-amide Proteins 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000000638 stimulation Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0818—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter comprising coarse and fine delay or phase-shifting means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/013—Modifications of generator to prevent operation by noise or interference
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本申请涉及使用多级时钟抖动抑制数字噪声刺激的方法和装置。本申请公开提供数字噪声刺激的消除的时钟抖动电路(100)。时钟抖动电路(100)包括接收输入时钟(102)的控制部件(104)。ICG(集成时钟门控)单元(110)接收输入时钟(102)并且接收来自控制部件(104)的使能信号(112)。ICG单元110产生门控时钟(114)。粗略抖动部件(118)接收门控时钟(114)并且接收来自控制部件(104)的粗略选择信号(120)。粗略抖动部件(118)产生粗略抖动时钟(122)。精细抖动部件(124)接收粗略抖动时钟(122)并且接收来自控制部件(104)的精细选择信号(126)。精细抖动部件(124)产生精细抖动时钟(128)。
Description
技术领域
本公开涉及时钟抖动电路，并且更具体地涉及使用时钟抖动电路来减少数字噪声刺激(spur)。
背景技术
若干多无线电片上系统(SoC)包括在单个硅管芯上共存和操作的多个片上无线电频率(RF)电路。这种SoC包括集成在同一硅管芯上的数字电路以及模拟电路。例如，SoC被设计为在其上包含无线局域网络(WLAN)系统、短程无线通信系统和调频(FM)无线电系统。
共存在SoC上的RF电路引起SoC的有效操作中的干扰问题。例如，当与数字电路相关联的数字时钟的频率谐波落在RF电路感兴趣的频带中时，SoC中的数字电路明显造成干扰。因此，RF电路将不会如预期的起作用。在各种示例性场景中，这种数字时钟信号的频率谐波被称为刺激或杂散的(spurious)信号。
如果由数字活动引起的刺激发生在SoC上的RF电路感兴趣的频带中，则它们引起RF电路的性能劣化。例如，刺激改变噪声本底，从而影响信道存在的检测。当干扰频带的位置与数字时钟的频率谐波密切相关时，选择数字时钟的频率变得困难。
发明内容
本公开的一方面提供时钟抖动电路。时钟抖动电路包括接收输入时钟的控制部件。ICG(集成时钟门控)单元接收输入时钟并且接收来自控制部件的使能信号。ICG单元产生门控时钟。粗略抖动(dither)部件接收门控时钟并且接收来自控制部件的粗略选择信号。粗略抖动部件产生粗略抖动时钟。精细抖动部件接收粗略抖动时钟并且接收来自控制部件的精细选择信号。精细抖动部件产生精细抖动时钟。
附图说明
图1图示说明根据实施例的时钟抖动电路的示意图。
图2是根据实施例图示说明时钟抖动电路的操作的时序图。
图3图示说明根据实施例的粗略抖动部件。
图4是根据实施例图示说明产生门控时钟的方法的流程图。
图5是根据实施例图示说明产生门控时钟的方法的流程图。
图6是根据实施例图示说明时钟抖动的方法的流程图。
图7图示说明根据实施例的集成电路(IC)的框图。
具体实施方式
图1图示说明根据实施例的时钟抖动电路100的示意图。时钟抖动电路100包括控制部件104、集成时钟门控(ICG)单元110、粗略抖动部件118和精细抖动部件124。控制部件104接收输入时钟CLK102。控制部件104还接收复位信号106。ICG单元110接收输入时钟CLK102。ICG单元110还接收来自控制部件104的使能信号112。ICG单元110产生门控时钟114。
粗略抖动部件118耦合到ICG单元110并且接收门控时钟114。粗略抖动部件118还接收来自控制部件104的粗略选择信号120。粗略抖动部件118产生粗略抖动时钟122。精细抖动部件124耦合到粗略抖动部件118并且接收粗略抖动时钟122。精细抖动部件124还接收来自控制部件104的精细选择信号126。精细抖动部件124产生精细抖动时钟128。在一个版本中，时钟抖动电路100包括一个或多个粗略抖动部件和/或一个或多个精细抖动部件。时钟抖动电路100可以包括相关领域技术人员已知的但为了简化该说明书在此未讨论的一个或多个附加组件。
现在说明图1中图示说明的时钟抖动电路100的操作。ICG单元110接收输入时钟CLK102和使能信号112。ICG单元110在使能信号112处于逻辑高时产生门控时钟114。在一个版本中，ICG单元110在使能信号112处于逻辑低时产生门控时钟114。使能信号112被配置为对输入时钟CLK102的至少一个正边(positiveedge)进行门控(gate)，从而产生门控时钟114。
在一个示例中，当输入时钟CLK102具有N个正边时，ICG单元110对输入时钟CLK102的M个正边进行门控，使得产生的门控时钟114响应于输入时钟CLK102的N个正边而具有N-M个正边。N和M是整数并且M小于N。在一示例中，来自控制部件104的粗略选择信号120在输入时钟CLK102被门控时(即，当使能信号112处于逻辑低并且ICG单元110不是正在产生门控信号114时)跃变。例如，粗略选择信号120从0度跃变到180度。粗略选择信号120对门控时钟114提供粗略延迟。粗略抖动部件118产生具有N-M个正边的粗略抖动时钟122。
来自控制部件104的精细选择信号126被提供在粗略抖动时钟122的N-M个正边中的每个正边处。精细选择信号126向粗略抖动时钟122提供精细延迟。精细延迟小于粗略延迟。在一个版本中，精细延迟等于粗略延迟。精细抖动部件124产生具有N-M个正边的精细抖动时钟128。
时钟抖动电路100的吞吐量根据输入时钟CLK102的频率、N和M中的至少一个被估计。在一个版本中，时钟抖动电路100的吞吐量被限定为：
其中F是输入时钟CLK102的频率。
通过持续地监测M和N的比，吞吐量被维持在限定阈值以上。该限定阈值根据M和N被得到。在一示例中，N在最大值Nmax和最小值Nmin之间被任意选择。这是有利的，因为其为产生的精细抖动时钟128提供更多的随机性。其也将吞吐量保持在限定范围内。限定范围在T1和T2之间，并且T1和T2被限定为：
其中Nmax和Nmin分别是N的最大值和最小值。
粗略选择信号120和精细选择信号126被组合以针对输入时钟CLK102向精细抖动时钟128提供0度和360度之间的抖动。这确保了输入时钟CLK102的所有谐波的良好抑制。时钟抖动电路100是多级时钟抖动电路并且输入时钟CLK102的抖动通过ICG单元110、粗略抖动部件118和精细抖动部件124被执行在不同阶段。此外，后面跟着粗略抖动部件118中的处理的通过ICG单元110执行的输入时钟CLK102的门控确保精细抖动时钟128的正边从不太接近。
时钟抖动电路100不依赖PVT(处理、电压和温度)变化，这是因为其允许针对输入时钟CLK102的精细抖动时钟128的0度和360度之间的抖动。时钟抖动电路100还维持吞吐量在如有关等式1所讨论的限定阈值以上。时钟抖动电路100即使具有高抖动也实现最小SAT(静态时序分析)闭合开销。这是因为输入时钟CLK102在粗略选择信号120跃变以向门控时钟114提供粗略延迟时被门控。
图2是根据实施例图示说明时钟抖动电路100的操作的时序图。输入时钟CLK102被提供到时钟抖动电路100。使能信号112由控制部件104产生并且被提供到ICG单元110。使能信号112被配置为对输入时钟CLK102的至少一个正边进行门控以产生门控时钟114。
在图示说明的实施例中，使能信号112对输入时钟CLK102的三个正边进行门控。使能信号112在循环5、6和7期间处于逻辑低。ICG单元110在使能信号112处于逻辑高时产生门控时钟114。当使能信号112在循环7期间从逻辑低改变到逻辑高时，ICG单元110产生门控时钟114。因此，输入时钟CLK102具有7(N)个正边并且ICG单元对3(M)个正边进行门控。因而，门控时钟114具有4(N-M)个正边。
粗略选择信号120由控制部件104提供到粗略抖动部件118。提供到粗略抖动部件118的粗略选择信号120在输入时钟CLK102被门控时跃变。粗略选择信号120在输入时钟CLK102的N个正边期间跃变一次。在一个示例中，一旦输入时钟CLK102被门控，粗略选择信号120就在固定时间后跃变，其中固定时间大于由粗略抖动部件118提供的最大粗略延迟。0度的粗略选择信号120在门控时钟114的4个正边期间被提供。此后，180度的粗略选择信号120被提供。
由于0度的粗略选择信号120被提供，所以粗略抖动时钟122具有与门控时钟114相同的相位。然而，当180度的粗略选择信号120被提供时，粗略抖动时钟122的正边相对于门控时钟114的对应正边被相移180度。
精细选择信号126在粗略抖动时钟122的4(N-M)个正边的每个正边处被提供。精细延迟小于粗略延迟。在一个版本中，精细延迟小于或等于粗略延迟。如所图示说明的，0度的精细延迟被提供到第一正边并且5度的精细延迟被提供到第二正边。图中所图示说明的值是示例性的并且被理解为不限制本公开的范围。
因此，精细抖动时钟128的正边相对于粗略抖动时钟122的正边被相移限定相位。粗略选择信号120和精细选择信号126被组合以关于输入时钟CLK102向精细抖动时钟128提供0度和360度之间的抖动。这确保输入时钟CLK102的所有谐波的良好抑制。
图3图示说明根据实施例的粗略抖动部件300。粗略抖动部件300包括同步触发器306、一个或多个延迟触发器310、多路复用器312和输出触发器314。粗略抖动部件300在连接和操作上类似于粗略抖动部件118。同步触发器306接收门控时钟CLKG302和参考时钟CLKR304。
一个或多个延迟触发器310包括延迟触发器310A、310B、310C、310D至310N。一个或多个延迟触发器310顺序地耦合。延迟触发器被表示为FF。一个或多个延迟触发器中的每个延迟触发器接收参考时钟CLKR304。第一延迟触发器310A接收同步触发器306的输出。第二延迟触发器310B接收第一延迟触发器310A的输出。类似地，第N延迟触发器310N接收第N-1延迟触发器的输出。
多路复用器312接收一个和多个延迟触发器310中的每个延迟触发器的输出。多路复用器312还接收粗略选择信号320。在一示例中，粗略选择信号320类似于来自控制部件104的粗略选择信号120(图1中所图示说明的)。输出触发器314接收多路复用器312的输出。输出触发器314还接收参考时钟CLKR304。输出触发器产生粗略抖动时钟322。在一个版本中，粗略抖动时钟322类似于图1中图示说明的粗略抖动时钟122。粗略抖动部件300可以包括相关领域技术人员已知的但简化本说明书而在此未讨论的一个或多个附加组件。
现在说明图3中图示说明的粗略抖动部件300的操作。在一个示例中，参考时钟CLKR304大约为1.6GHz，门控时钟CLKG302大约为100MHz。同步触发器306用于匹配门控时钟CLKG302和参考时钟CLKR304的相位。粗略选择信号320限定被提供到门控时钟CLKG302的相移。相移在0度和306度之间并且被提供给门控时钟CLKG302的每个正边。
一个或多个延迟发触发器310为门控时钟CLKG302提供粗略延迟。多路复用器312选择一个延迟触发器的输出。输出触发器314利用参考时钟CLKR304同步多路复用器312的输出以产生粗略抖动时钟322。作为示例，如果16个触发器被使用在一个或多个延迟触发器310中，则每个触发器将引入对应于22.5度(1/16*360)的时间周期。因此，粗略抖动部件300提供具有22.5度的分辨率的粗略延迟。
图4是根据实施例图示说明产生门控时钟的方法的流程图400。流程图400与图1中图示说明的时钟抖动电路100有关被说明。因此，流程图400是紧随控制部件104的方法。在一个示例中，流程图400被编程在控制部件104中。在步骤402处，计数器被初始化处于值1。另外使能信号处于逻辑高或逻辑‘1’。0度的粗略选择信号被提供。
当输入时钟CLK具有N个正边时，输入时钟CLK的M个正边被门控，使得产生的门控时钟响应于输入时钟CLK的N个正边而具有N-M个正边。N和M是整数并且M小于N。在步骤404处，计数器与N-M相比较。当计数器小于N-M时，实施该方法的系统前进到步骤406。在步骤406处，计数器在输入时钟CLK的每个正边处增加。
当计数器大于或等于N-M时，在步骤408处，使能信号从逻辑高跃变到逻辑低或逻辑‘0’。另外，在步骤408处，粗略选择信号以随机方式跃变。粗略选择信号切换为限定相位，诸如180度。在步骤410处，计数器在输入时钟CLK的每个正边处增加。在步骤412处，计数器与N相比较。如果计数器小于N，则系统前进到步骤410，否则系统前进到步骤414。
当计数器等于或大于N时，在步骤414处，计数器被初始化返至值1并且使能信号跃变为逻辑高或逻辑‘1’。此后，系统前进到步骤404。流程图400提供对输入时钟CLK的N个正边的最后M个正边进行门控以及粗略选择信号120在输入时钟CLK被门控时跃变的方法。
图5是根据实施例图示说明产生门控时钟的方法的流程图500。流程图500与图1中图示说明的时钟抖动电路100有关被说明。因此，流程图500是紧随控制部件104的方法。在一个示例中，流程图500被编程在控制部件104中。在步骤502处，计数器1被初始化处于值1并且计数器2被初始化处于值1。另外，使能信号处于逻辑高或逻辑‘1’。0度的粗略选择信号被提供。计数器1对输入时钟CLK中正边的数量计数，并且计数器2对门控时钟中正边的数量进行计数。
当输入时钟CLK具有N个正边时，输入时钟CLK的M个正边被门控，使得产生的门控时钟响应于输入时钟CLK的N个正边而具有N-M个正边。N和M是整数并且M小于N。在步骤504处，计数器2与(R+计数器1*K)相比较。R是在最大值和最小值之间变化的随机数。K是需要的吞吐量比(throughputratio)。K是输出时钟的频率和输入时钟CLK的频率之比。当计数器2大于(R+计数器1*K)时，系统前进到步骤508，否则系统前进到步骤506。在步骤506中，计数器1和计数器2两者都增加1。
当计数器2大于(R+计数器1*K)时，然后在步骤508处，使能信号跃变为逻辑低或逻辑‘0’。另外，在步骤508处，粗略选择信号被切换。粗略选择信号以随机方式被切换为限定相位，诸如180度。此外，计数器3被初始化处于值1。在步骤510处，计数器3与M相比较。当计数器3小于M时，在步骤512处，计数器1和计数器3两者都增加1。
当计数器3等于或大于M时，在步骤514处，使能信号跃变为逻辑高或逻辑‘1’。此后，系统前进到步骤504。这时候，使用不同的R值。在一个示例中，计数器1和计数器2被初始化处于不同的值，这减小计数器的位宽度要求。
图6是根据实施例的图示说明时钟抖动的方法的流程图600。在步骤602处，输入时钟的至少一个正边被门控以产生门控时钟。在一个示例中，输入时钟的M个正边在输入时钟具有N个正边时被门控。M小于N并且M和N是整数。因此，门控时钟具有N-M个正边。
在步骤604处，响应于粗略选择信号，粗略延迟被提供到门控时钟以产生粗略抖动时钟。粗略选择信号在输入时钟被门控时跃变。粗略选择信号在输入时钟的N个正边期间跃变一次。在一个示例中，一旦输入时钟被门控，粗略选择信号就在固定时间后跃变，其中固定时间大于由粗略抖动部件提供的最大粗略延迟。在步骤606处，精细延迟响应于精细选择信号被提供到粗略抖动时钟以产生精细抖动时钟。精细延迟小于或等于粗略延迟。在上面的示例中，精细选择信号在粗略抖动时钟的N-M个正边中的每个正边处被提供以产生精细抖动时钟。
根据输入时钟CLK的频率、N和M中的至少一个估计吞吐量。在一个版本中，通过持续地监测M和N之比或通过检测门控时钟的边的数量以及输入时钟的边的数量，吞吐量被维持高于限定阈值。根据M和N，获得限定阈值。
图7图示说明根据实施例的集成电路(IC)700的框图。IC700诸如例如片上多无线电系统(SoC)被配置为实现本技术的各种实施例。在一个实施例中，多无线电SoC在下文被称为“SoC”，包括将各种通信协议的功能与其对应的无线电频率(RF)电路结合在一起的芯片设备，诸如例如GPS、短距离无线通信和调频(FM)接收器或发射器。
IC包括第一电路702(例如，GPS电路)和第二电路704(例如，FM电路)。第一电路702能够在第二电路704的干扰频率范围内被操作在输入时钟上。第一电路702包括第一数字电路710(例如，GRS数字电路)和第一RF电路712(例如，GPSRF电路)。第二电路704包括第二数字电路706(例如，FM数字电路)和第二射频(RF)电路708(例如，FMRF电路)。
在若干实施例中，第一数字电路710产生归因于数字噪声信号的刺激信号并且用作干扰源(aggressor)电路。第二RF电路708用作受干扰(victim)电路，使得由干扰源电路产生的刺激信号位于第二RF电路708的操作的频率范围。在当前实施例中，GPS电路诸如例如第一数字电路710被假定为干扰源电路和FM电路的示例，诸如例如，第二RF电路708被假定为受干扰电路的示例。
然而，本文公开的方法和系统可以针对其它干扰源电路和受干扰电路被实现。干扰源电路和/或受干扰电路的示例包括但不限于短程无线通信电路、无线局域网络电路、全球定位系统电路、调频电路和近场通信电路。
受干扰电路能够以发射模式发射调频信号或以接收模式解调调频信号。在示例中，受干扰电路操作在预定频率范围内。在一个版本中，预定频率范围是76-108MHz。第一数字电路710根据输入时钟操作。输入时钟的至少一个谐波在预定频率范围内。
在一个示例中，输入时钟的频率是32MHz。当受干扰电路的操作的频率范围为76-108MHz时，32MHz的三次谐波即96MHz的谐波充当第二RF电路708的干扰源，从而导致第一数字电路710和第二RF电路708之间的共存问题。因而，时钟抖动电路714耦合到干扰源电路。时钟抖动电路714在连接和操作上类似于图1的时钟抖动电路100。
时钟抖动电路714接收输入时钟并且向第一数字电路710提供精细抖动时钟。时钟抖动电路714提供0度和360度之间的抖动。这确保对输入时钟的所有谐波的良好抑制。时钟抖动电路714的操作类似于时钟抖动电路100，因此为简化说明书在此不说明。应当注意，本公开使用GPS和FM电路被说明。然而，类似结构和功能适用于在IC的操作的频率范围内彼此干扰的任意两个电路。
在前述讨论中，术语“连接”意味着至少连接的设备之间的直接电气连接或通过一个或多个无源中间设备的间接连接。术语“电路”意味着至少单个组件或连接在一起以提供期望功能的多个无源或有源组件。术语“信号”意味着至少一个电流、电压、电荷、数据或其它信号。另外，术语“耦合到”或“与..耦合”(诸如此类)以在描述间接或直接的电气连接。因此，如果第一设备耦合到第二设备，则该连接能够通过直接电气连接或通过经由其它设备和连接件的间接电气连接实现。
本领域普通技术人员将理解如上所述本公开可以不同顺序的步骤和/或操作来实现和/或用与公开的那些配置不同的配置中的硬件元件来实现。因而，虽然本公开已经基于这些优选实施例被描述，但是应当认识到在本公开的精神和范围内某些修改、变型和替代构造是显而易见的和良好的。因此，为了确定本公开的边界和范围，应当参考随附权利要求。
Claims (20)
1.一种时钟抖动电路，其包括：
配置为接收输入时钟的控制部件；
集成时钟门控单元即ICG单元，其被配置为接收所述输入时钟并且被配置为接收来自所述控制部件的使能信号，所述ICG单元被配置为产生门控时钟；
粗略抖动部件，其被配置为接收所述门控时钟并且被配置为接收来自所述控制部件的粗略选择信号，所述粗略抖动部件被配置为产生粗略抖动时钟；以及
精细抖动部件，其被配置为接收所述粗略抖动时钟并且被配置为接收来自所述控制部件的精细选择信号，所述精细抖动部件被配置为产生精细抖动时钟。
2.根据权利要求1所述的时钟抖动电路，其中所述ICG单元被配置为在所述使能信号处于逻辑高时产生所述门控时钟。
3.根据权利要求2所述的时钟抖动电路，其中使能信号被配置为对所述输入时钟的至少一个正边进行门控从而产生所述门控时钟。
4.根据权利要求1所述的时钟抖动电路，其中所述输入时钟具有N个正边，并且所述ICG单元被配置为响应于所述使能信号对所述输入时钟的M个正边进行门控，其中M小于N并且M和N是整数。
5.根据权利要求4所述的时钟抖动电路，其中N在最大阈值和最小阈值之间。
6.根据权利要求4所述的时钟抖动电路，其中所述ICG单元被配置为响应于所述输入时钟的N个正边而产生具有N-M个正边的门控时钟。
7.根据权利要求4所述的时钟抖动电路，其中所述粗略选择信号在所述输入时钟被门控时跃变，并且所述粗略选择信号在所述输入时钟的N个正边期间跃变一次，并且所述粗略抖动部件被配置为产生具有N-M个正边的所述粗略抖动时钟。
8.根据权利要求7所述的时钟抖动电路，其中所述精细选择信号被提供在所述粗略抖动时钟的所述N-M个正边中的每个正边处以产生所述精细抖动时钟。
9.根据权利要求1所述的时钟抖动电路，其中所述粗略选择信号向所述门控时钟提供粗略延迟以产生所述粗略抖动时钟，并且所述精细选择信号向所述粗略抖动时钟提供精细延迟以产生所述精细抖动时钟，其中所述精细延迟小于所述粗略延迟。
10.根据权利要求1所述的时钟抖动电路，其中根据所述输入时钟的频率、N和M中的至少一个估计吞吐量。
11.根据权利要求10所述的时钟抖动电路，其中所述吞吐量通过持续地监测M和N之比被维持在限定阈值以上。
12.根据权利要求1所述的时钟抖动电路，其中所述粗略选择信号和所述精细选择信号被组合以关于所述输入时钟向所述精细抖动时钟提供0度和360度之间的抖动。
13.根据权利要求1所述的时钟抖动电路，其中所述粗略抖动电路包括
同步触发器，其被配置为接收所述门控时钟和参考时钟，其中所述参考时钟的频率大于所述门控时钟的频率；
顺序耦合的一个或多个延迟触发器，并且所述一个或多个延迟触发器中的每个延迟触发器都被配置为接收所述参考时钟，其中所述一个或多个延迟触发器中的第一延迟触发器被配置为接收所述同步触发器的输出；
多路复用器，其耦合到所述一个或多个延迟触发器中的每个延迟触发器的输出，所述多路复用器被配置为接收所述粗略选择信号；以及
输出触发器，其被配置为接收所述多路复用器的输出和所述参考时钟，所述输出触发器被配置为产生所述粗略抖动时钟。
14.一种时钟抖动的方法，其包括：
对输入时钟的至少一个正边进行门控以产生门控时钟；以及
响应于粗略选择信号而向所述门控时钟提供粗略延迟，以产生粗略抖动时钟；以及
响应于精细选择信号而向所述粗略抖动时钟提供精细延迟以产生精细抖动时钟，其中所述精细延迟小于所述粗略延迟。
15.根据权利要求14所述的方法，其包括对所述输入时钟的M个正边进行门控，其中所述输入时钟具有N个正边，M小于N并且M和N是整数。
16.根据权利要求15所述的方法，其包括：
产生具有N-M个正边的所述门控时钟；
在所述输入时钟的N个正边期间并且在所述输入时钟被门控时，提供所述粗略选择信号一次以产生具有N-M个正边的所述粗略抖动时钟；以及
在所述粗略抖动时钟的所述N-M个正边中的每个正边处，提供所述精细选择信号以产生所述精细抖动时钟。
17.根据权利要求15所述的方法，其包括根据所述输入时钟的频率、所述N和M中的至少一个估计吞吐量，并且其中通过持续地监测M和N之比所述吞吐量被维持在限定阈值以上。
18.一种集成电路，其包括：
受干扰电路，其在预定频率范围内操作；
干扰源电路，其经配置以接收精细抖动时钟；以及
时钟抖动电路，其耦合到所述干扰源电路，所述时钟抖动电路经配置以接收输入时钟，其中所述输入时钟的至少一个谐波在所述预定频率范围内，所述时钟抖动电路包括：
控制部件，其经配置以接收所述输入时钟；
集成时钟门控单元即ICG单元，其经配置以接收所述输入时钟并经配置以接收来自所述控制部件的使能信号，所述ICG单元经配置以产生门控时钟；
粗略抖动部件，其经配置以接收所述门控时钟并经配置以接收来自所述控制部件的粗略选择信号，所述粗略抖动部件经配置以产生粗略抖动时钟；以及
精细抖动部件，其经配置以接收所述粗略抖动时钟并经配置以接收来自所述控制部件的精细选择信号，所述精细抖动部件经配置以产生精细抖动时钟。
19.根据权利要求18所述的集成电路，其中所述输入时钟具有N个正边，并且所述ICG单元经配置以响应于所述使能信号对所述输入时钟的M个正边进行门控，其中M小于N并且M和N是整数。
20.根据权利要求18所述的集成电路，其中：
所述ICG单元经配置以产生具有N-M个正边的所述门控时钟；
在所述输入时钟的N个正边期间并且在所述输入时钟被门控时，所述粗略选择信号跃变一次以产生具有N-M个正边的所述粗略抖动时钟；以及
所述精细选择信号被提供在所述粗略抖动时钟的所述N-M个正边的每个正边处，以产生所述精细抖动时钟。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/584,550 US9419630B2 (en) | 2014-12-29 | 2014-12-29 | Phase shifted coarse/fine clock dithering responsive to controller select signals |
| US14/584,550 | 2014-12-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105743465A true CN105743465A (zh) | 2016-07-06 |
| CN105743465B CN105743465B (zh) | 2020-11-10 |
Family
ID=56165510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201511007413.3A Active CN105743465B (zh) | 2014-12-29 | 2015-12-29 | 使用多级时钟抖动抑制数字噪声刺激的方法和装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9419630B2 (zh) |
| CN (1) | CN105743465B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107809225A (zh) * | 2017-11-16 | 2018-03-16 | 湖南工业大学 | 窄干扰脉冲过滤方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10509295B2 (en) * | 2017-03-15 | 2019-12-17 | Elenion Technologies, Llc | Bias control of optical modulators |
| US10509243B2 (en) * | 2017-03-15 | 2019-12-17 | Elenion Technologies, Llc | Bias control of optical modulators |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4165490A (en) * | 1977-12-19 | 1979-08-21 | International Business Machines Corporation | Clock pulse generator with selective pulse delay and pulse width control |
| CN101783665A (zh) * | 2009-12-31 | 2010-07-21 | 广东正业科技股份有限公司 | 一种可编程步进延时时基和采样系统 |
| CN203722593U (zh) * | 2014-01-23 | 2014-07-16 | 成都国腾电子技术股份有限公司 | 一种相位插值器控制电路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5772627A (en) * | 1980-10-21 | 1982-05-07 | Tokyo Shibaura Electric Co | Apparatus for detecting abnormal cell |
| JP5662701B2 (ja) * | 2010-05-26 | 2015-02-04 | キヤノン株式会社 | クロック供給装置 |
| US8750805B2 (en) * | 2010-12-16 | 2014-06-10 | Texas Instruments Incorporated | Systems and method for spur supression in a multiple radio SoC |
-
2014
- 2014-12-29 US US14/584,550 patent/US9419630B2/en active Active
-
2015
- 2015-12-29 CN CN201511007413.3A patent/CN105743465B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4165490A (en) * | 1977-12-19 | 1979-08-21 | International Business Machines Corporation | Clock pulse generator with selective pulse delay and pulse width control |
| CN101783665A (zh) * | 2009-12-31 | 2010-07-21 | 广东正业科技股份有限公司 | 一种可编程步进延时时基和采样系统 |
| CN203722593U (zh) * | 2014-01-23 | 2014-07-16 | 成都国腾电子技术股份有限公司 | 一种相位插值器控制电路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107809225A (zh) * | 2017-11-16 | 2018-03-16 | 湖南工业大学 | 窄干扰脉冲过滤方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9419630B2 (en) | 2016-08-16 |
| CN105743465B (zh) | 2020-11-10 |
| US20160191066A1 (en) | 2016-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103929173B (zh) | 分频器和无线通信设备 | |
| US7221724B2 (en) | Precision timing generation | |
| CN103944564B (zh) | 三分正交分频器 | |
| CN101496284B (zh) | 多模除法器重定时电路 | |
| US8750805B2 (en) | Systems and method for spur supression in a multiple radio SoC | |
| US9590644B2 (en) | Managing spurs in a radio frequency circuit | |
| US10128857B1 (en) | System, apparatus and method for programmably controlling generation of a notch at a radio frequency using arbitrary pulse pairing | |
| US20100134154A1 (en) | Odd number frequency dividing circuit | |
| CN105577142A (zh) | 时钟占空比调整装置及方法 | |
| CN105743465A (zh) | 使用多级时钟抖动抑制数字噪声刺激的方法和装置 | |
| US7719338B2 (en) | Pulse generating circuit and UWB communication system | |
| US9973287B2 (en) | Clock generation circuit and wireless receiving device | |
| US20110187418A1 (en) | Clock signal frequency dividing circuit and method | |
| CN107395179B (zh) | 一种用于射频开关的噪声抑制电路 | |
| US8401136B2 (en) | Semiconductor integrated circuit and communication system | |
| US10128795B2 (en) | Polar loop modulation techniques for wireless communication | |
| WO2016133729A1 (en) | Signal generator with image rejection | |
| WO2018044432A1 (en) | Pulse generation using digital-to-time converter | |
| US9762228B2 (en) | High-speed programmable clock divider | |
| CN104601193B (zh) | 通信单元以及切片的射频模块 | |
| CN103297002A (zh) | 一种干扰抑制的方法和装置 | |
| US10135451B2 (en) | Method and device for doubling the frequency of a reference signal of a phase locked loop | |
| US9973285B1 (en) | Frequency shaping noise in a DC-DC converter using pulse pairing | |
| KR101561344B1 (ko) | 하이브리드 uwb 펄스 생성 장치 | |
| CN109936364B (zh) | 一种除三分频器电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |