CN105742361A - 具有减小的寄生“侧壁”特征的晶体管结构 - Google Patents

具有减小的寄生“侧壁”特征的晶体管结构 Download PDF

Info

Publication number
CN105742361A
CN105742361A CN201511001587.9A CN201511001587A CN105742361A CN 105742361 A CN105742361 A CN 105742361A CN 201511001587 A CN201511001587 A CN 201511001587A CN 105742361 A CN105742361 A CN 105742361A
Authority
CN
China
Prior art keywords
transistor
well area
dopant
dopant type
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201511001587.9A
Other languages
English (en)
Other versions
CN105742361B (zh
Inventor
H·罗斯雷内尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN105742361A publication Critical patent/CN105742361A/zh
Application granted granted Critical
Publication of CN105742361B publication Critical patent/CN105742361B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0886—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明的各个实施例涉及具有减小的寄生“侧壁”特征的晶体管结构。公开了一种用于在弱反型或亚阈值范围内的匹配操作的MOS晶体管结构(例如，运算放大器、比较器和/或电流镜的输入对)。该晶体管结构可以包括在衬底(包括SOI)中的任何杂质类型的阱区域。该阱区域甚至可以由衬底本身代表。至少一个晶体管位于阱区域中，使得晶体管的有源沟道区域独立于在GOX(栅极氧化物)与FOX(场氧化物；包括STI-浅沟槽隔离)之间的横向隔离界面。

Description

具有减小的寄生“侧壁”特征的晶体管结构
技术领域
各个实施例涉及一种具有减小的寄生“侧壁”晶体管区域的晶体管结构。
背景技术
特定低功率模拟电路利用各种类型的场效应晶体管(例如，互补金属氧化物半导体“CMOS”；金属氧化物半导体场效应晶体管“MOSFET”；金属绝缘体半导体场效应晶体管“MISFET”等)。一些低功率应用使用这种晶体管的匹配的对，然而，这些晶体管的“匹配”性质在较低的操作电流下开始变差。这是因为，在低功率应用中，晶体管在所谓的“弱反型”模式(或者亚阈值区域)下操作，在“弱反”模式下，流动着低的漏极电流(Ids)。进一步地，当在亚阈值区域中操作时，会对晶体管的性能造成不利影响的各种现象可能变得占优势。这些不利现象中的一些不利现象涉及典型场效应晶体管的机械结构。在大多数MOSFET器件中，所谓的“侧壁”晶体管形成在栅极区域的边缘处、并且对这种器件的性能造成不利的影响，特别是当给定的应用要求晶体管的精确匹配的对时。
发明内容
在各个实施例中，提供了一种晶体管结构。该晶体管结构可以包括：在衬底中的第一杂质类型的阱区域，在该阱区域中具有至少一个晶体管；第一杂质类型的结构，该第一杂质类型的结构包围阱区域；以及沟槽或场氧化物隔离层，该沟槽或场氧化物隔离层包围该结构。
附图说明
在附图中，类似的附图标记在不同视图中一般表示本公开的相同部分。附图并不一定按比例绘制，而是一般将重点放在说明本公开的原理上。在以下说明中，将参照以下附图对本公开的各个实施例进行描述，在附图中:
图1根据潜在实施例示出了晶体管结构的纵向截面图；
图2根据实施例示出了晶体管结构的横向截面图；
图3示出了图1和图2的晶体管结构的实施例的平面俯视图；
图4示出了根据实施例的四晶体管结构的平面俯视图；
图5根据实施例示出了包括8个晶体管的多晶体管结构的平面俯视图；
图6根据实施例示出了环形晶体管结构的平面俯视图。
具体实施方式
以下详细说明参照了附图，这些附图通过图示的方式示出了可以实施本公开的具体细节和实施例。
此处使用的词语“示例性的”用于表示“用作示例、例子或者图示”。此处描述为“示例性的”的任何实施例或者设计均不必理解为比其他实施例或者设计更加优选或者有利。
针对形成在侧面或者表面“之上”的沉积材料所使用的词语“之上”此处可以用于表示沉积材料可以“直接地”形成在所暗示的侧面或者表面“上”，例如，与所暗示的侧面或者表面直接接触。针对形成在侧面或者表面“之上”的沉积材料所使用的词语“之上”此处可以用于表示沉积材料可以“间接地”形成在所暗示的侧面或者表面“上”，其中在所暗示的侧面或者表面与沉积材料之间设置有一个或多个附加层。
在各个实施例中，公开了一种具有减小的寄生“侧壁”晶体管区域的晶体管。
晶体管结构100，如图1至图3所图示的，可以包括：衬底102；在衬底102中的第一杂质类型的阱区域101；至少一个晶体管104，该至少一个晶体管104至少部分地形成在阱区域101上，阱区域101的部分可以实施为晶体管104的晶体管沟道108。晶体管104可以包括在阱区域101中的第二杂质类型的第一扩散区域104a、以及在阱区域101中的第二杂质类型的第二扩散区域104b。根据实施例，晶体管结构100可以包括在衬底102中的第一杂质类型的结构110，该结构包围阱区域101。根据各个实施例，第一杂质类型的结构110实施为块体扩散区域，用于至阱区域101的连接。晶体管结构100可以进一步包括在衬底102中的沟槽或场氧化物隔离层112，该沟槽或场氧化物隔离层112包围第一杂质类型的结构110。在一些实施例中，在第一杂质类型的结构110中的杂质浓度高于在阱区域101中的杂质浓度。
在各个实施例中，晶体管104可以进一步包括：氧化物层114，该氧化物层114设置在沟道108之上；栅极电极116，该栅极电极116在氧化物层114上；源极电极118，该源极电极118在第一扩散区域104a上；漏极电极120，该漏极电极120在第二扩散区域104b上；以及至少一个本体连接电极122，该至少一个本体连接电极122在第一杂质类型的结构110上。根据各个实施例，晶体管104可以包括：至少一个第二杂质类型的轻掺杂的源极区域124，该至少一个第二杂质类型的轻掺杂的源极区域124从第一扩散区域104a的周界延伸进入沟道108中；以及至少一个第二杂质类型的轻掺杂的漏极区域126，该至少一个第二杂质类型的轻掺杂的漏极区域126从第二扩散区域104b的周界延伸进入沟道108中。
根据各个实施例，衬底102可以包括如下各种材料或者基本上由如下各种材料组成：例如，半导体材料，诸如，各种元素半导体和/或化合物半导体。衬底102可以包括如下材料或者基本上由如下材料组成：例如玻璃和/或各种聚合物。衬底102可以为绝缘体上硅(SOI)结构。在各个实施例中，衬底102可以包括以下材料中的一种或多种材料或者基本上由以下材料中的一种或多种材料组成：聚酯膜、热固性塑料、金属、金属化的塑料、金属箔、以及聚合物。在一些实施例中，衬底102可以为多层衬底。根据各个实施例，衬底102可以具有在从约10μm到约700μm的范围内的厚度T1。根据各个实施例，衬底102可以具有针对给定应用的可能期望的任何厚度的厚度T1。根据各个实施例，衬底102可以形成为针对给定应用的可能期望的任何形状。
在各个实施例中，阱区域101可以形成在衬底102中以及/或者形成在衬底102上。阱区域101可以是在衬底102中的杂质掺杂区域，例如，在半导体衬底中的n型区域或者p型区域。在一些实施例中，阱区域101可以通过各种技术形成在衬底102中，例如，汽相外延、扩散和/或离子注入等。在各个实施例中，阱区域101可以具有在从约1013cm-3到约1018cm-3的范围内的杂质浓度。根据各个实施例，阱区域可以具有在从约0.5μm到约10μm的范围内的厚度T2。根据实施例的第一示例，阱区域101实施为在半导体衬底102中的p型阱区域。在实施例的第二示例中，阱区域101实施为在半导体衬底102中的n型阱区域。
根据各个实施例，晶体管结构100可以包括第一扩散区域104a。在各个实施例中，第一扩散区域104a可以形成在阱区域101中以及/或者形成在阱区域101上。在一些实施例中，第一扩散区域104a实施为在阱区域101中的杂质掺杂区域，例如，在半导体衬底中的n型区域或者p型区域。在一些实施例中，第一扩散区域104a可以通过各种技术形成在阱区域101中，例如，汽相外延、扩散和/或离子注入等。根据各个实施例，第一扩散区域104a可以具有在从约1018cm-3到约5×1021cm-3的范围内的杂质浓度。根据实施例，第一扩散区域104a实施为在阱区域101中的p型区域。在另一实施例中，第一扩散区域104a实施为在阱区域101中的n型阱区域。根据各个实施例，第一扩散区域104a可以用作用于晶体管104的源极区域和/或漏极区域。在至少一个实施例和各个其他实施例中，第一扩散区域104a实施为用于晶体管104的n++型掺杂源极区域。在一些实施例和各个其他实施例中，第一扩散区域104a实施为用于晶体管104的p++型掺杂源极区域或者漏极区域104a。在至少一个实施例中，第一扩散区域104a可以实施为用于多个晶体管的公共的源极区域或者漏极区域。
根据各个实施例，晶体管结构100可以包括第二扩散区域104b，该第二扩散区域104b基本上与上面所描述的第一扩散区域104a相同，并且可以包含许多相同的材料。
在各个实施例中，晶体管沟道108可以形成在第一扩散区域104a与第二扩散区域104b之间。晶体管沟道108可以具有在图1和图3中示出的并且由附图标记L指示的长度，该长度为在第一扩散区域104a与第二扩散区域104b之间的距离，在约0.04μm到约10μm的范围内。根据各个实施例，晶体管沟道108的长度L可以缩放为针对给定应用的期望的任何距离。在各个实施例中，晶体管沟道108可以具有由在图2和图3中示出的由附图标记W指示的宽度，该宽度在约0.04μm到约10μm的范围内。根据各个实施例，晶体管沟道108的宽度W可以缩放为针对给定应用的期望的任何距离。
根据各个实施例，包围阱区域101的第一杂质类型的结构110可以通过各种技术形成在衬底102中，例如，汽相外延、扩散和/或离子注入等。第一杂质类型的结构110可以具有在衬底102的表面下方的由附图标记D指示的深度。在各个实施例中，深度D在从约1nm到约500nm的范围内。深度D可以实施为针对给定应用的期望的任何深度。根据各个实施例，第一杂质类型的结构110可以具有在从约1018cm-3到约5×1021cm-3的范围内的杂质浓度。根据各个实施例，第一杂质类型的结构110可以具有针对给定应用的期望的任何杂质浓度。根据至少一个实施例和各个其他实施例，第一杂质类型的结构110实施为在衬底102中的p型区域或者n型区域，该p型区域或者n型区域基本上和/或完全地包围阱区域101。根据各个实施例，第一杂质类型的结构110可以形成为针对给定应用的可能期望的任何形状。
根据各个实施例，晶体管结构100包括在衬底102中的沟槽或场氧化物隔离层112，该沟槽或场氧化物隔离层112包围第一杂质类型的结构110。在实施例中，沟槽或场氧化物隔离层完全包围并且/或者包围第一杂质类型的结构110并且用于使晶体管结构100与其他电部件电隔离和/或绝缘，该其他电部件可以形成在衬底102上。根据各个实施例，沟槽或场氧化物隔离层112可以实施为所谓的浅沟槽隔离(STI)层。在各个实施例中，沟槽或场氧化物隔离层112可以实施为LOCOS(硅的局部氧化)场氧化物。沟槽或场氧化物隔离层112可以主要由如下各种介电材料组成和/或可以包含如下各种介电材料：例如，半导体氧化物、各种高k电介质等。根据实施例，沟槽或场氧化物隔离层112可以基本上由针对给定应用的期望的任何元件组成和/或者可以包含针对给定应用的期望的任何元件。
根据各个实施例，晶体管结构100包括在沟道108之上的氧化物层114，例如，栅极氧化物。氧化物层114可以具有在约1nm到约50nm之间的厚度。根据各个实施例，氧化物层可以具有针对给定应用的可能期望的任何厚度。氧化物层114可以实施为半导体氧化物层。在至少一个实施例中，氧化物层114实施为二氧化硅层。在各个实施例中，氧化物层114可以包括如下材料和/或基本上由如下材料组成：高k电介质，例如，各种IVb金属硅酸盐，诸如，硅酸铪和/或硅酸锆。根据实施例，氧化物层可以基本上由针对给定应用的期望的任何元件组成和/或可以包含针对给定应用的期望的任何元件。根据实施例，氧化物层114实施为栅极氧化物层，该栅极氧化物层位于晶体管104与沟道108之间。该氧化物层，在一些实施例中，用于使晶体管104的至少一部分与沟道108电隔离和/或绝缘。在一些实施例中，氧化物层114不延伸穿过栅极电极116的周界，而在其他实施例中，氧化物层114可以覆盖整个阱区域101并且/或者形成在整个阱区域101之上。
根据各个实施例，晶体管104包括在氧化物层114上的栅极电极116。栅极电极116可以实施为形成在氧化物层114上的堆叠结构。在栅极电极116实施为堆叠结构的各个实施例中，栅极电极116可以包括形成在氧化物层114上的半导体层，诸如n型多晶硅或者p型多晶硅。在至少一个实施例中，半导体层实施为多个p型多晶硅结构和n型多晶硅结构的组合。根据各个实施例，栅极电极可以具有形成在半导体层之上的导电层116a。在至少一个实施例中，该导电层可以是自对准硅化物层，例如，硅化钴、硅化钛、硅化镍、硅化铂和/或硅化钨。在一些实施例中，导电层116a可以由金属材料、金属化材料、金属箔、元素金属和/或金属合金形成。导电层116a可以具有在约2nm到约15nm之间的厚度。根据各个实施例，导电层116a可以具有针对给定应用的可能期望的任何厚度。在各个实施例中，晶体管104可能包括在堆叠结构的至少一个侧壁上的至少一个间隔件结构116c。在一些实施例中，间隔件结构116c可以实施为各种氮化物；间隔件结构116c可以包括正硅酸乙酯或者基本上由正硅酸乙酯组成。根据各个实施例，晶体管结构100包括电接触116b，该电接触116b形成和/或布置在栅极电极130的顶侧面之上。在一些实施例中，电接触116b可以由金属材料、金属化材料、金属箔、元素金属和/或金属合金形成。电接触116b可以包括硅化钴、硅化钛、硅化镍、硅化铂和/或硅化钨或者可以基本上由硅化钴、硅化钛、硅化镍、硅化铂和/或硅化钨组成。
根据各个实施例，晶体管结构100包括源极电极118，该源极电极118形成在第一扩散区域104a的表面之上和/或形成在第一扩散区域104a的表面上。在一些实施例中，源极电极118与第一扩散区域104a电耦合和/或电接触或电连通。在一些实施例中，源极电极118包括：基础层118a，该基础层118a形成在第一扩散区域104a的表面上；以及导电延伸结构118b，该导电延伸结构118b形成在基础层118a上。基础层118a可以是自对准硅化物层，例如，硅化钴、硅化钛、硅化镍、硅化铂和/或硅化钨。在一些实施例中，基础层118a可以由金属材料、金属化材料、金属箔、元素金属和/或金属合金形成。在一些实施例中，导电延伸结构118b可以由金属材料、金属化材料、元素金属和/或金属合金形成。在至少一个实施例中，基础层118a和导电延伸结构118b可以形成在一起，即，可以由整体式结构组成，而在其他实施例中，基础层118a和导电延伸结构118b在分立的步骤中形成。
根据各个实施例，晶体管结构100包括漏极电极120，该漏极电极120形成在第二扩散区域104b的表面之上和/或形成在第二扩散区域104b的表面上。在一些实施例中，漏极电极120与第二扩散区域104b电耦合和/或电接触或电连通。在一些实施例中，漏极电极120包括：基础层120a，该基础层120a形成在第二扩散区域104b的表面上；以及导电延伸结构120b，该导电延伸结构120b形成在基础层120a上。基础层120a可以与基础层118a基本相同，并且导电延伸结构120b可以与上面描述的导电延伸结构118b基本相同。
根据各个实施例，晶体管结构100包括至少一个本体连接电极122，该至少一个本体连接电极122形成在第一杂质类型的结构110上。在一些实施例中，该至少一个本体连接电极122与第一杂质类型的结构110电耦合和/或电接触或电连通。在一些实施例中，该至少一个本体连接电极122与第一扩散区域104a电耦合和/或电接触或电连通，而在其他实施例中，该至少一个本体连接与第二扩散区域104b电耦合。在一些实施例中，该至少一个本体连接电极122包括：基础层122a，该基础层122a形成在第一杂质类型的结构110的表面上；以及导电延伸结构122b，该导电延伸结构122b形成在基础层122a上。基础层122a可以与基础层118a基本相同，并且导电延伸结构120b可以与上面描述的导电延伸结构118b基本相同。
根据各个实施例，晶体管结构100包括至少一个轻掺杂的源极区域124，该至少一个轻掺杂的源极区域124从第一扩散区域104a的周界延伸进入沟道108中。在一些实施例中，轻掺杂的源极区域124实施为在阱区域101中的p型杂质掺杂区域。在一些实施例中，轻掺杂的源极区域124实施为在阱区域101中的n型杂质掺杂区域。在一些实施例中，轻掺杂的源极区域可以具有在约1016cm-3到约1019cm-3的范围内的杂质浓度。轻掺杂的源极区域124可以通过各种技术形成在衬底102和/或阱区域101中，例如，汽相外延、扩散和/或离子注入等。
根据各个实施例，晶体管结构100包括第二杂质类型的至少一个轻掺杂的漏极区域126，该第二杂质类型的至少一个轻掺杂的漏极区域126从第二扩散区域106的周界延伸进入沟道108中。在一些实施例中，轻掺杂的漏极区域126实施为在阱区域101中的p型杂质掺杂区域。在一些实施例中，轻掺杂的漏极区域126实施为在阱区域101中的n型杂质掺杂区域。在一些实施例中，轻掺杂的漏极区域可以具有在从约1016cm-3到约1019cm-3的范围内的杂质浓度。轻掺杂的漏极区域126可以通过各种技术形成在衬底102和/或阱区域101中，例如，汽相外延、扩散和/或离子注入等。在各个实施例中，晶体管结构100包括至少一个限定边界128，氧化物层114止于该至少一个限定边界128、并且沟槽或场氧化物隔离层112始于该至少一个限定边界128。换言之，边界128是在氧化物层114与沟槽或场氧化物隔离层112之间的界限清楚的过渡区域，即，氧化物层114与沟槽或场氧化物隔离层112物理接触的边界。
根据各个实施例，如图4所图示的，晶体管结构100可以实施为多晶体管结构400的类型。在各个实施例中，多晶体管结构400包括阱区域401。阱区域401可以与上面所描述的阱区域101基本相同，并且可以通过许多上述工艺形成并且可以包含许多相同的物理性质和/或电学性质。在各个实施例中，多晶体管结构400包括衬底402。衬底402可以与上面所描述的衬底102基本相同，并且可以通过许多上述工艺形成并且可以包含许多相同的性质。多晶体管结构400在许多方面与晶体管结构100相似，不同之处主要在于其所包含的晶体管404的数量。在图4中所图示的多晶体管结构400的图示性实施例包含4个晶体管，分别由附图标记404a至404d表示。晶体管404a至404d可以与该至少一个晶体管104基本相同并且可以通过上面所描述的许多工艺形成。根据各个实施例，晶体管404a至404d中的每一个实施有独立的源极扩散区域406a至406d。源极扩散区域406a至406d分别类似于上面所描述的第一和第二扩散区域104a和104b，并且可以通过使用许多相同的工艺形成。根据各个实施例，晶体管404a至404d中的每一个实施有源极电极408a至408d。源极电极408a至408d类似于上面所描述的源极电极118并且可以通过使用许多相同的材料和工艺实现。根据实施例，多晶体管结构400包含公共的漏极扩散区域410。公共的漏极扩散区域410可以位于多晶体管结构400的中心部分中。在一些实施例中，公共的漏极扩散区域410布置在源极电极408a至408d之间。在图4所图示的实施例中，源极电极408a至408d围绕着公共的漏极扩散区域410的周界布置成十字形配置，然而，应该注意的是，该几何图形是示例性的而不旨在限制。源极电极408a至408d可以围绕着公共的漏极扩散区域410布置成各种配置，例如，在一些实施例中，公共的漏极扩散区域410和源极电极408a至408d可以彼此平行。根据实施例，公共的漏极扩散区域410分别类似于上面所描述的第一和第二扩散区域104a和104b，并且可以通过使用许多相同的工艺和材料形成。根据实施例，多晶体管结构400包含公共的漏极电极412。公共的漏极电极412类似于上面所描述的漏极电极120，并且可以通过使用许多相同的材料和工艺实施。根据实施例，公共的漏极电极412和公共的漏极扩散区域410在相同空间扩展和/或基本上彼此重叠。根据实施例，多晶体管结构400针对其可以包含的晶体管中的每个晶体管，都包含沟道区域。在图4所图示的实施例中，多晶体管结构400针对晶体管404a至404d中的每个晶体管实施有4个沟道区域414a至414d。根据各个实施例，沟道区域414a至414d类似于上面所描述的沟道108，并且可以通过使用许多相同的材料和工艺实施。在各个实施例中，沟道区域414a至414d中的每个沟道区域的长度和宽度由图4中的附图标记Wx和Lx图示，即，沟道区域414a具有宽度W1和长度L1，等等。根据实施例，多晶体管结构400包含栅极氧化物层416。在各个实施例中，栅极氧化物层416形成在公共的漏极扩散区域410之上，并且在沟道区域414a至414d中的每个沟道区域之上延伸，栅极氧化物层416具有限定边界界面420，栅极氧化物层416在限定边界界面420处转换为沟槽或场氧化物层422。根据各个实施例，栅极氧化物层416类似于上面所描述的氧化物层114并且可以通过使用许多相同的材料和工艺实施。根据实施例，多晶体管结构400包含栅极电极结构418，该栅极电极结构418可以实施为栅极基础层418a和多个栅极接触418b。在图4所图示的实施例中，透明地示出了栅极基础层418a，以便在多晶体管结构400中包含的其他元件的细节清楚示出。栅极电极结构418类似于栅极电极116并且可以通过使用许多相同的工艺和材料实施，并且可以共享与栅极电极116相同的许多物理性质和/或电学性质。根据实施例，多晶体管结构400包含边界界面420，在该边界界面420处，场氧化物或者浅沟槽隔离层422位于栅极氧化物层416的外部。浅沟槽或场氧化物隔离层422类似于沟槽或场氧化物隔离层112并且可以由相同和/或相似的材料形成，并且可以共享与沟槽或场氧化物隔离层112相同的许多物理性质和/或电学性质。根据实施例，多晶体管结构400包含块体扩散区域424，该块体扩散区域424在衬底402中、包围阱区域401。根据各个实施例，块体扩散区域424实施为用于至阱区域401的连接的块体扩散区域。块体扩散区域424类似于第一杂质类型的结构110，并且可以由相同和/或相似的材料形成并且可以共享与第一杂质类型的结构110相同的许多物理性质和/或电学性质。根据各个实施例，多晶体管结构400包含至少一个本体连接电极430，该至少一个本体连接电极430形成在块体扩散区域424上。在一些实施例中，该至少一个本体连接电极430类似于上面所详细描述的该至少一个本体连接电极122，并且可以由相同和/或相似的材料形成，并且可以共享与该至少一个本体连接电极122相同的许多物理性质和/或电学性质。在一些实施例中，该至少一个本体连接电极430包括：基础层430a，该基础层430a形成在块体扩散区域424的表面上；以及导电延伸结构430b，该导电延伸结构430b形成在基础层430a上。根据各个实施例，基础层430a类似于上面所详细描述的基础层122a，并且可以由相同和/或相似的材料形成，并且可以共享许多相同的物理性质和/或电学性质。相似地，导电延伸结构430b类似于上面所详细描述的导电延伸结构122b，并且可以由相同和/或相似的材料形成，并且可以共享许多相同的物理性质和/或电学性质。
根据各个实施例，如图5所图示的，晶体管结构100可以实施为多晶体管结构500的类型。在各个实施例中，多晶体管结构500包括阱区域501。阱区域501可以与上面所描述的阱区域101基本相同，并且可以通过许多上述工艺形成，并且可以包含许多相同的物理性质和/或电学性质。在各个实施例中，多晶体管结构500包括衬底502。衬底502可以与上面所描述的衬底102基本相同，并且可以通过许多上述工艺形成，并且可以包含许多相同的性质。多晶体管结构500在许多方面可以与晶体管结构100相似或者相同，不同之处主要在于其所包含的晶体管504的数量。在图5中所图示的多晶体管结构500的图示性实施例包含8个晶体管，分别由附图标记504a至504h表示。晶体管504a至504h可以与该至少一个晶体管104基本相同，并且可以通过上面所描述的许多工艺形成。根据各个实施例，晶体管504a至504h中的每一个晶体管实施有独立的源极扩散区域506a至506h。源极扩散区域506a至506h类似于上面所描述的第一扩散区域104a并且可以通过使用许多相同的工艺形成。根据各个实施例，晶体管504a至504h中的每一个晶体管实施有源极电极508a至508h。源极电极508a至508h类似于上面所描述的源极电极118并且可以通过使用许多相同的材料和工艺实施。根据实施例，多晶体管结构500包含公共的漏极扩散区域510。公共的漏极扩散区域510可以位于多晶体管结构500的中央部分中。在一些实施例中，公共的漏极扩散区域510布置在源极电极508a至508h之间。在图5所图示的实施例中，源极电极508a至508h围绕着公共的漏极扩散区域510的周界布置成八边形配置，然而，应该注意的是，该几何图形是示例性的而不旨在限制。源极电极508a至508h可以围绕着公共的漏极扩散区域510布置成各种配置，例如，在一些实施例中，公共的漏极扩散区域510和源极电极508a至508h可以彼此平行。根据实施例，公共的漏极扩散区域510类似于上面所描述的第二扩散区域104b并且可以通过使用许多相同的工艺和材料形成。根据实施例，多晶体管结构500包含公共的漏极电极512。公共的漏极电极512类似于上面所描述的漏极电极120并且可以通过使用许多相同的材料和工艺实现。根据实施例，公共的漏极电极512和公共的漏极扩散区域510范围相同和/或基本上彼此重叠。根据实施例，多晶体管结构500针对其可以包含的晶体管中的每个晶体管包含沟道区域。在图5所图示的实施例中，多晶体管结构500针对晶体管504a至504h中的每个晶体管实施有8个沟道区域514a至514h。根据各个实施例，沟道区域514a至514h类似于上面所描述的沟道108并且可以通过使用许多相同的材料和工艺实施。在各个实施例中，沟道区域514a至514h中的每个沟道区域的长度和宽度由图5中的附图标记Wx和Lx图示，即，沟道区域514a具有宽度W1和长度L1，等等。根据实施例，多晶体管结构500包含氧化物层516。在各个实施例中，氧化物层516形成在公共的漏极扩散区域510之上，并且在沟道区域514a至514h中的每个沟道区域之上延伸。根据各个实施例，氧化物层516类似于上面所描述的氧化物层114，并且可以通过使用许多相同的材料和工艺实施。根据实施例，多晶体管结构500包含栅极电极结构518，该栅极电极结构518可以实施为栅极基础层518a和多个栅极接触518b。在图5所图示的实施例中，透明地示出了栅极基础层518a，以便在多晶体管结构500中包含的其他元件的细节的清楚示出。栅极电极结构518类似于栅极电极116，并且可以通过使用许多相同的工艺和材料实施，并且可以共享与栅极电极116相同的许多物理性质和/或电学性质。根据实施例，多晶体管结构500包含边界界面520，其中栅极氧化物层516在浅沟槽隔离层或场氧化物隔离层522内部，该浅沟槽隔离层或场氧化物隔离层522在晶体管沟道区域514a至514h外部。在各个实施例中，边界界面520是栅极氧化物层516停止以及沟槽或场氧化物隔离层522开始的区域。换言之，边界界面520是在栅极氧化物层516与沟槽或场氧化物隔离层522之间的界限清楚的过渡区域，即，栅极氧化物层516与沟槽或场氧化物隔离层522物理接触的边界。浅沟槽隔离层522类似于沟槽或场氧化物隔离层112，并且可以由与沟槽或场氧化物隔离层112相同和/或相似的材料形成。进一步地，在实施例中，浅沟槽隔离层522用于与沟槽或场氧化物隔离层112相同的目的。根据实施例，多晶体管结构500包含块体扩散区域524，该块体扩散区域524在衬底502中、包围阱区域501。根据各个实施例，块体扩散区域524实施为用于至阱区域501的连接的块体扩散区域。块体扩散区域524类似于第一杂质类型的结构110，并且可以由相同和/或相似的材料形成，并且可以共享与第一杂质类型的结构110相同的许多物理性质和/或电学性质。根据各个实施例，多晶体管结构500包含至少一个本体连接电极530，该至少一个本体连接电极530形成在块体扩散区域524上。在一些实施例中，该至少一个本体连接电极530类似于上面所详细描述的该至少一个本体连接电极122，并且可以由相同和/或相似的材料形成，并且可以共享与该至少一个本体连接电极122相同的许多物理性质和/或电学性质。在一些实施例中，该至少一个本体连接电极530包括：基础层530a，该基础层530a形成在块体扩散区域524的表面上；以及导电延伸结构530b，该导电延伸结构530b形成在基础层530a上。根据各个实施例，基础层530a类似于上面所详细描述的基础层122a，并且可以由相同和/或相似的材料形成，并且可以共享许多相同的物理性质和/或电学性质。相似地，导电延伸结构530b类似于上面所详细描述的导电延伸结构122b，并且可以由相同和/或相似的材料形成，并且可以共享许多相同的物理性质和/或电学性质。
根据各个实施例，如图6所图示的，晶体管结构100可以实施为多晶体管结构600的类型。在各个实施例中，多晶体管结构600包括阱区域601。阱区域601可以与上面所描述的阱区域101基本相同，并且可以通过许多上述工艺形成，并且可以包含许多相同的物理性质和/或电学性质。在各个实施例中，多晶体管结构600包括衬底602。衬底602可以与上面所描述的衬底102基本相同，并且可以通过许多上述工艺形成形成，并且可以包含许多相同的性质。多晶体管结构600在许多方面可以与晶体管结构100相似或者相同，不同之处主要在于其所包含的晶体管604的数量。在图6中所图示的多晶体管结构600的图示性实施例包含连续的和/或无穷可分的晶体管604。图6所图示的连续的晶体管604可以与该至少一个晶体管104基本相同，并且可以通过上面所描述的许多工艺形成。根据各个实施例，连续的晶体管604实施有源极扩散区域606。源极扩散区域606类似于上面所描述的第一扩散区域104a，并且可以通过使用许多相同的工艺形成。在图6所图示的实施例中，源极扩散区域606实施为环形扩散区域，然而，应该注意的是，该几何图形是示例性的而不旨在限制。根据各个实施例，连续的晶体管实施有连续的源极电极608。连续的源极电极608类似于上面所描述的源极电极118，并且可以通过使用许多相同的材料和工艺实施。在图6所图示的实施例中，连续的源极电极608实施为环形结构，然而，应该注意的是，该几何图形是示例性的而不旨在限制。根据实施例，连续的源极电极608和源极扩散区域606范围相同和/或基本上彼此重叠，换言之，连续的源极电极608形成在源极扩散区域606之上和/或直接形成在源极扩散区域606上。根据实施例，多晶体管结构600包含公共的漏极扩散区域610。公共的漏极扩散区域610可以位于多晶体管结构600的中心部分中。在一些实施例中，公共的漏极扩散区域610布置在环形的连续的源极电极608的内部之间。在图6所图示的实施例中，将连续的源极电极608和公共的漏极扩散区域610图示为同心环形结构，然而，应该注意的是，该几何图形是示例性的而不旨在限制。根据实施例，公共的漏极扩散区域610类似于上面所描述的第二扩散区域104b，并且可以通过使用许多相同的工艺和材料形成。根据实施例，多晶体管结构600包含公共的漏极电极612。公共的漏极电极612类似于上面所描述的漏极电极120并且可以通过使用许多相同的材料和工艺实现。根据实施例，公共的漏极电极612和公共的漏极扩散区域610范围相同和/或基本上彼此重叠。根据实施例，多晶体管结构600包含阱区域601的实施为晶体管沟道区域614的部分，在图6中，沟道区域614被栅极基础层618a遮盖。在各个实施例中，晶体管沟道区域614中的每个晶体管沟道区域的长度和宽度由图6中的附图标记W和L图示。根据实施例，多晶体管结构600包含氧化物层616，该氧化物层616设置在沟道区域614之上。氧化物层616类似于上面所描述的氧化物层114，并且可以由许多相同和/或相似的材料形成。根据实施例，多晶体管结构600包含栅极电极结构618，该栅极电极结构618可以实施为栅极基础层618a和多个栅极接触618b。栅极电极结构618类似于栅极电极116，并且可以通过使用许多相同的工艺和材料形成，并且可以共享与栅极电极116相同的许多物理性质和/或电学性质。根据实施例，多晶体管结构600包含边界界面620，该边界界面620将栅极氧化物层616与浅沟槽或场氧化物隔离层622分开。换言之，边界界面620是在氧化物层616与沟槽或场氧化物隔离层622之间的界限清楚的过渡区域，即，氧化物层616与沟槽或场氧化物隔离层622物理接触的边界。浅沟槽隔离层622类似于沟槽或场氧化物隔离层112并且可以由与沟槽或场氧化物隔离层112相同和/或相似的材料形成。根据实施例，多晶体管结构600包含块体扩散区域624，该块体扩散区域624在衬底602中、包围阱区域601。根据各个实施例，块体扩散区域624实施为用于至阱区域601的连接的块体扩散区域。块体扩散区域624类似于第一杂质类型的结构110，并且可以由相同和/或相似的材料形成，并且可以共享与第一杂质类型的结构110相同的许多物理性质和/或电学性质。根据各个实施例，多晶体管结构600包含至少一个本体连接电极630，该至少一个本体连接电极630形成在块体扩散区域624上。在一些实施例中，该至少一个本体连接电极630类似于上面所详细描述的该至少一个本体连接电极122，并且可以由相同和/或相似的材料形成，并且可以共享与该至少一个本体连接电极122相同的许多物理性质和/或电学性质。在一些实施例中，该至少一个本体连接电极630包括：基础层630a，该基础层630a形成在块体扩散区域624的表面上；以及导电延伸结构630b，该导电延伸结构630b形成在基础层630a上。根据各个实施例，基础层630a类似于上面所详细描述的基础层122a，并且可以由相同和/或相似的材料形成，并且可以共享许多相同的物理性质和/或电学性质。相似地，导电延伸结构630b类似于上面所详细描述的导电延伸结构122b，并且可以由相同和/或相似的材料形成，并且可以共享许多相同的物理性质和/或电学性质。
以下示例属于另外的实施例。
在示例1中，提供了一种晶体管结构，其包括：衬底；在衬底中的第一杂质类型的阱区域；至少一个晶体管，该至少一个晶体管至少部分地形成在阱区域上，阱区域的部分包括晶体管沟道；在衬底中的第一杂质类型的结构，该结构包围阱区域；以及在衬底中的沟槽和/或场氧化物隔离层，该沟槽和/或场氧化物隔离层包围该结构；其中在包围阱区域的结构中的第一杂质类型的浓度高于在阱区域中的第一杂质类型的浓度。
在示例2中，提供了根据示例1的晶体管结构，其中第一杂质类型为p型掺杂剂，并且第二杂质类型为n型掺杂剂。
在示例3中，提供了一种晶体管结构，其包括：衬底；在衬底中的第一杂质类型的阱区域；至少一个晶体管，该至少一个晶体管至少部分地形成在阱区域上，晶体管具有在阱区域中的漏极区域以及至少部分地在阱区域中的多个源极区域，所述源极区域围绕着栅极区域布置；阱区域包括多个沟道，多个沟道将漏极区域与多个源极区域分开；在衬底中的第一杂质类型的结构，该结构包围阱区域；以及在衬底中的沟槽和/或场氧化物隔离层，该沟槽和/或场氧化物隔离层包围隔离结构；其中在包围阱区域的结构中的第一杂质类型的浓度高于在阱区域中的第一杂质类型的浓度。
在示例4中，提供了根据示例3的晶体管结构，进一步包括：氧化物层，该氧化物层在阱区域之上，包围漏极区域，并且在多个沟道中的每个沟道之上延伸并且/或者与沟道区域重叠，该沟道区域与传统的CMOS晶体管布局相区别，由W(沟道宽度)限定；以及栅极电极，该栅极电极在氧化物层上，例如，沟道宽度不再如同在现有技术下在经典CMOS晶体管中的情况一样由氧化物层(GOX)和场氧化物层(例如，LOCOS或者STI)的横向界面确定。对沟道长度的定义保持不变，如现有技术中已知的，由在源极与漏极之间的栅极电极的长度确定。
在示例5中，提供了根据示例3和示例4的晶体管结构，其中氧化物层的横向延伸结构由第一杂质类型的结构定界。
在示例6中，提供了根据示例3至示例5的晶体管结构，其中漏极区域包括基本上为正方形的结构；以及，多个源极区域包括4个源极区域，这4个源极区域围绕着漏极区域的周界，基本上布置成十字形配置。
在示例7中，提供了根据示例3至示例5的晶体管结构，其中漏极区域包括基本上为八边形的结构；以及多个源极区域包括8个源极区域，这8个源极区域围绕着漏极扩散区域的周界，基本上布置成八边形配置。一般而言，漏极区域由2n个角的结构确定，2n个源极围绕着公共的漏极扩散结构布置。n＝1,2,3,4……∞。
在示例8中，提供了根据示例3至示例5的晶体管结构，其中漏极区域包括基本上为圆形的结构；以及多个源极区域包括基本上为环形的结构，该基本上为环形的结构与漏极区域同心地布置。与示例7相比较，n＝∞。
在示例9中，提供了根据示例8的晶体管结构，其中栅极电极包括：基本上为环形的结构，该基本上为环形的结构与漏极区域同心地定位；以及平面部分，该平面部分在漏极区域和多个源极区域之上延伸。
在示例10中，提供了根据示例3至示例9的至少一个场效应晶体管，其中第一杂质类型为p型掺杂剂，并且第二杂质类型为n型掺杂剂；或者，其中第一杂质类型为n型掺杂剂，并且第二杂质类型为p型掺杂剂。
在示例11中，提供了至少一个场效应晶体管，其包括：衬底；栅极介电层，该栅极介电层在衬底上；以及沟槽或场氧化物隔离层，该沟槽或场氧化物隔离层在衬底中、包围栅极介电层；其中栅极介电层的结构形成为，其不在沟槽隔离层之上延伸。
在示例12中，提供了根据示例11的至少一个场效应晶体管，其进一步包括：在衬底中的第一杂质类型的阱区域；以及至少一个晶体管栅极，该至少一个晶体管栅极至少部分地形成在阱区域上，阱区域的部分包括至少一个晶体管沟道；其中栅极介电层布置在该至少一个晶体管栅极与该至少一个晶体管沟道之间。
在示例13中，提供了根据示例11和示例12的至少一个场效应晶体管，其进一步包括：第一杂质类型的环结构，该环结构布置在衬底中、在阱区域与沟槽和/或氧化隔离层之间；其中在环结构中的第一杂质类型的浓度高于在阱区域中的第一杂质类型的浓度。
在示例14中，提供了根据示例13的至少一个场效应晶体管，其中栅极介电层的横向延伸结构由用于源极扩散结构或者漏极扩散结构的环结构定界或者终于该环结构。
在示例15中，提供了根据示例11至示例14的至少一个场效应晶体管，其进一步包括：在阱区域中的漏极区域以及至少部分地在阱区域中的多个源极区域，所述源极区域围绕着该至少一个晶体管栅极布置。
在示例16中，提供了根据示例15的至少一个场效应晶体管，其中多个源极区域包括4个源极区域，这4个源极区域围绕着漏极区域的周界，基本上布置成十字形配置；以及其中，阱区域包括4个晶体管沟道，在每个源极区域与漏极区域的对应部分之间形成一个沟道。
在示例17中，提供了根据示例15的至少一个场效应晶体管，其中多个源极区域包括8个源极区域，这8个源极区域围绕着漏极扩散区域的周界，基本上布置成八边形配置；以及其中，阱区域包括8个晶体管沟道，在每个源极区域与漏极区域的对应部分之间形成一个沟道。一般而言，晶体管沟道的数量由2n确定，n＝1,2,3,4……∞。
在示例18中，提供了根据示例15的至少一个场效应晶体管，其中漏极区域包括基本上为圆形的结构；以及多个源极区域包括基本上为环形的结构，该基本上为环形的结构与漏极区域同心地布置。参见示例17，n＝∞。
在示例19中，提供了根据示例18的至少一个场效应晶体管，其中栅极电极包括：环形结构，该环形结构与漏极区域同心地定位；以及平面部分，该平面部分在漏极区域和多个源极区域之上从环形结构延伸。由于公共的源极扩散结构被多个漏极区域包围，因此，视情况，源极区域可能置于中心处。
在示例20中，提供了根据示例11至示例19的至少一个场效应晶体管，其中第一杂质类型为p型掺杂剂，并且第二杂质类型为n型掺杂剂；或者，其中第一杂质类型为n型掺杂剂，并且第二杂质类型为p型掺杂剂。
在示例21中，提供了一种晶体管结构，其包括：衬底；在衬底中的第一杂质类型的阱区域；在阱区域中的第二杂质类型的第一扩散区域；在阱区域中的第二杂质类型的第二扩散区域，阱区域的部分形成沟道，该沟道将第一扩散区域与第二扩散区域分开；在衬底中的第一杂质类型的隔离结构，该隔离结构包围阱区域；以及在衬底中的沟槽隔离层，该沟槽隔离层包围隔离结构；其中在隔离结构中的第一杂质类型的浓度高于在阱区域中的第一杂质类型的浓度。
在示例22中，提供了根据示例21的晶体管结构，其进一步包括：氧化物层，该氧化物层在沟道之上；栅极电极，该栅极电极在氧化物层上；源极电极，该源极电极在第一扩散区域上；漏极电极，该漏极电极在第二扩散区域上；以及至少一个本体连接电极，该至少一个本体连接电极在隔离结构上。
在示例23中，提供了根据示例21和示例22的晶体管结构，其进一步包括：至少一个第二杂质类型的轻掺杂的漏极区域，该至少一个第二杂质类型的轻掺杂的漏极区域从第一扩散区域的周界延伸进入沟道中，该至少一个轻掺杂漏极区域具有第二杂质类型的浓度，该浓度低于在第一扩散区域中的第二杂质类型的浓度；以及至少一个第二杂质类型的轻掺杂的漏极区域，该至少一个第二杂质类型的轻掺杂的漏极区域从第二扩散区域的周界延伸进入沟道中，该至少一个轻掺杂漏极区域具有第二杂质类型的浓度，该浓度低于在第二扩散区域中的第二杂质类型的浓度。
在示例24中，提供了根据示例21和23的晶体管结构，其中栅极电极包括：堆叠层，该堆叠层形成在氧化物层上；以及间隔件结构，该间隔件结构在堆叠结构的至少一个侧壁上。
在示例25中，提供了根据示例21至示例24的晶体管结构，其中源极电极电耦合至该至少一个本体连接电极。
在示例26中，提供了根据示例21至示例25的晶体管结构，其中第一杂质类型包括p型掺杂剂，并且第二杂质类型包括n型掺杂剂。
在示例27中，提供了一种晶体管结构，其包括：衬底；在衬底中的第一杂质类型的阱区域；在阱区域中的第二杂质类型的初级扩散区域；在阱区域中的第二杂质类型的多个次级扩散区域，该多个次级扩散区域围绕着初级扩散区域的周界布置；阱区域包括多个沟道，该多个沟道将初级扩散区域与次级扩散区域分开；在衬底中的第一杂质类型的隔离结构，该隔离结构包围阱区域；以及在衬底中的沟槽隔离层，该沟槽隔离层包围隔离结构；其中在隔离结构中的第一杂质类型的浓度高于在阱区域中的第一杂质类型的浓度。
在示例28中，提供了根据示例27的晶体管结构，其进一步包括：氧化物层，该氧化物层在阱区域之上，包围初级扩散区域，并且在多个沟道中的每个沟道之上延伸；栅极电极，该栅极电极在氧化物层上；在初级扩散区域中的至少一个漏极电极；在次级扩散区域中的每个次级扩散区域中的至少一个源极电极；以及在隔离结构中的至少一个本体连接电极。
在示例29中，提供了根据示例27和示例28的晶体管结构，其中栅极电极包括：堆叠层，该堆叠层形成在氧化物层上；以及至少一个栅极接触，该至少一个栅极接触形成在栅极电极上。
在示例30中，提供了根据示例27至示例29的晶体管结构，其中来自次级扩散区域中的每个次级扩散区域的至少一个源极电极电耦合至该至少一个本体连接电极。
在示例31中，提供了根据示例27至示例30的晶体管结构，其中初级扩散区域为晶体管漏极区域；以及多个次级扩散区域为多个晶体管源极区域。
在示例32中，提供了根据示例27至示例31的晶体管结构，其中多个次级扩散区域包括4个扩散区域，这4个扩散区域围绕着初级扩散区域的周界，基本上布置成十字形配置。
在示例33中，根据示例27至示例32的晶体管结构，其中多个次级扩散区域包括8个扩散区域，这8个扩散区域围绕着初级扩散区域的周界，基本上布置成八边形配置。
在示例34中，提供了根据示例27至示例33的晶体管结构，其中初级扩散区域包括基本上为圆形的结构；以及其中多个次级扩散区域包括基本上为环形的结构，该基本上为环形的结构与初级扩散区域同心地布置。
在示例35中，提供了根据示例27至示例34的晶体管结构，其中栅极电极包括：基本上为环形的结构，该基本上为环形的结构与初级扩散区域同心地定位；以及平面部分，该平面部分在初级扩散区域和次级扩散区域之上延伸。
在示例36中，提供了一种用于形成晶体管结构的方法，该方法包括：提供衬底；在衬底中形成第一杂质类型的阱区域；在阱区域中形成第二杂质类型的第一扩散区域；在阱区域中形成第二杂质类型的第二扩散区域；使阱区域的部分成形，以形成将第一扩散区域与第二扩散区域分开的沟道；在衬底中形成第一杂质类型的隔离结构以包围阱区域；以及在衬底中形成沟槽隔离层以包围隔离结构；其中在隔离结构中的第一杂质类型的浓度高于在阱区域中的第一杂质类型的浓度。
在示例37中，提供了根据示例36的方法，其进一步包括：在沟道之上形成氧化物层；在氧化物层上提供栅极电极；在第一扩散区域上形成源极电极；在第二扩散区域上形成漏极电极；以及在隔离结构上形成至少一个本体连接电极。
在示例38中，提供了根据示例36和示例37的方法，其进一步包括：形成至少一个第二杂质类型的轻掺杂的漏极区域，该至少一个第二杂质类型的轻掺杂的漏极区域从第一扩散区域的周界延伸进入沟道中，该至少一个轻掺杂漏极区域的第二杂质类型的浓度低于在第一扩散区域中的第二杂质类型的浓度；以及形成至少一个第二杂质类型的轻掺杂的漏极区域，该至少一个第二杂质类型的轻掺杂的漏极区域从第二扩散区域的周界延伸进入沟道中，该至少一个轻掺杂漏极区域的第二杂质类型的浓度低于在第二扩散区域中的第二杂质类型的浓度。
在示例39中，提供了一种用于形成晶体管结构的方法，其包括：提供衬底；在衬底中形成第一杂质类型的阱区域；在阱区域中形成第二杂质类型的初级扩散区域；在阱区域中形成第二杂质类型的多个次级扩散区域；使多个次级扩散区域围绕着初级扩散区域的周界布置；将阱区域形成为多个沟道，该多个沟道将初级扩散区域与次级扩散区域分开；在衬底中形成第一杂质类型的隔离结构，该隔离结构包围阱区域；以及在衬底中提供沟槽隔离层，该沟槽隔离层包围隔离结构；其中在隔离结构中的第一杂质类型的浓度高于在阱区域中的第一杂质类型的浓度。
在示例40中，提供了根据示例39的方法进一步包括：在阱区域之上形成氧化物层，并且使氧化物层成形为包围初级扩散区域、并且在多个沟道中的每个沟道之上延伸；在氧化物层上提供栅极电极；在初级扩散区域中形成至少一个漏极电极；在次级扩散区域中的每个次级扩散区域中形成至少一个源极电极；以及在隔离结构中形成至少一个本体连接电极。

Claims (20)

1.一种晶体管结构，包括：
衬底；
第一杂质类型的阱区域，所述阱区域在所述衬底中；
至少一个晶体管，所述至少一个晶体管至少部分地形成在所述阱区域上，所述阱区域的部分包括晶体管沟道；
第一杂质类型的结构，所述结构在所述衬底中，所述结构包围所述阱区域；以及
隔离层，所述隔离层在所述衬底的部分上，所述隔离层包围所述结构；
其中在包围所述阱区域的所述结构中的所述第一杂质类型的浓度高于在所述阱区域中的所述第一杂质类型的浓度。
2.根据权利要求1所述的晶体管结构，
其中所述第一杂质类型包括p型掺杂剂，并且第二杂质类型包括n型掺杂剂。
3.一种晶体管结构，包括：
衬底；
第一杂质类型的阱区域，所述阱区域在所述衬底中；
至少一个晶体管，所述至少一个晶体管至少部分地形成在所述阱区域上，所述晶体管具有在所述阱区域中的漏极区域、以及至少部分地在所述阱区域中的多个源极区域，所述源极区域围绕着所述栅极区域布置；
所述阱区域包括多个沟道，所述多个沟道将所述漏极区域与所述多个源极区域分开；
第一杂质类型的结构，所述结构在所述衬底中，所述结构包围所述阱区域；以及
隔离层，所述隔离层在所述衬底中，所述隔离层包围所述隔离结构；
其中在包围所述阱区域的所述结构中的所述第一杂质类型的浓度高于在所述阱区域中的所述第一杂质类型的浓度。
4.根据权利要求3所述的晶体管结构，进一步包括：
氧化物层，所述氧化物层在所述阱区域上方，所述氧化物层包围所述漏极区域、并且在所述多个沟道中的每个沟道之上延伸；以及
栅极电极，所述栅极电极在所述氧化物层上。
5.根据权利要求4所述的晶体管结构，其中
所述氧化物层的横向延伸由所述第一杂质类型的所述结构定界。
6.根据权利要求3所述的晶体管结构，
其中所述漏极区域包括基本上为正方形的结构；以及
其中所述多个源极区域包括4个源极区域，所述4个源极区域围绕着所述漏极区域的周界，基本上布置成十字形配置。
7.根据权利要求3所述的晶体管结构，
其中所述漏极区域包括基本上为八边形的结构；以及
其中所述多个源极区域包括8个源极区域，所述8个源极区域围绕着所述漏极扩散区域的周界，基本上布置成八边形配置。
8.根据权利要求3所述的晶体管结构，
其中所述漏极区域包括基本上为圆形的结构；以及
其中所述多个源极区域包括基本上为环形的结构，所述基本上为环形的结构与所述漏极区域同心地布置。
9.根据权利要求8所述的晶体管结构，
其中所述栅极电极包括：基本上为环形的结构，所述基本上为环形的结构与所述漏极区域同心地定位；以及平面部分，所述平面部分在所述漏极区域和所述多个源极区域之上延伸。
10.根据权利要求3所述的至少一个场效应晶体管，
其中所述第一杂质类型包括p型掺杂剂，并且第二杂质类型包括n型掺杂剂；或者
其中所述第一杂质类型包括n型掺杂剂，并且第二杂质类型包括p型掺杂剂。
11.至少一个场效应晶体管，包括：
衬底；
栅极介电层，所述栅极介电层在所述衬底上；以及
隔离层，所述隔离层在所述衬底中，包围所述栅极介电层。
12.根据权利要求11所述的至少一个场效应晶体管，进一步包括：
第一杂质类型的阱区域，所述阱区域在所述衬底中；以及
至少一个晶体管栅极，所述至少一个晶体管栅极至少部分地形成在所述阱区域上，所述阱区域的部分包括至少一个晶体管沟道；
其中所述栅极介电层布置在所述至少一个晶体管栅极与所述至少一个晶体管沟道之间。
13.根据权利要求12所述的至少一个场效应晶体管，进一步包括：
所述第一杂质类型的环结构，所述环结构布置在所述阱区域与所述隔离层之间的所述衬底中；
其中在所述环结构中的所述第一杂质类型的浓度高于在所述阱区域中的所述第一杂质类型的浓度。
14.根据权利要求13所述的至少一个场效应晶体管，
其中所述栅极介电层的横向延伸由所述环结构定界。
15.根据权利要求12所述的至少一个场效应晶体管，进一步包括：
在所述阱区域中的漏极区域以及至少部分地在所述阱区域中的多个源极区域，所述源极区域围绕着所述至少一个晶体管栅极布置。
16.根据权利要求15所述的至少一个场效应晶体管，
其中所述多个源极区域包括4个源极区域，所述4个源极区域围绕着所述漏极区域的周界，基本上布置成十字形配置；以及
其中所述阱区域包括4个晶体管沟道，在每个源极区域与所述漏极区域的对应部分之间都形成一个沟道。
17.根据权利要求15所述的至少一个场效应晶体管，
其中所述多个源极区域包括8个源极区域，所述8个源极区域围绕着所述漏极扩散区域的周界，基本上布置成八边形配置；以及
其中所述阱区域包括8个晶体管沟道，在每个源极区域与所述漏极区域的对应部分之间都形成一个沟道。
18.根据权利要求15所述的至少一个场效应晶体管，
其中所述漏极区域包括基本上为圆形的结构；以及
其中所述多个源极区域包括基本上为环形的结构，所述基本上为环形的结构与所述漏极区域同心地布置。
19.根据权利要求18所述的至少一个场效应晶体管，
其中所述栅极电极包括：环形结构，所述环形结构与所述漏极区域同心地定位；以及平面部分，所述平面部分从所述环形结构在所述漏极区域和所述多个源极区域之上延伸。
20.根据权利要求11所述的至少一个场效应晶体管，
其中所述第一杂质类型包括p型掺杂剂，并且第二杂质类型包括n型掺杂剂；或者
其中所述第一杂质类型包括n型掺杂剂，并且第二杂质类型包括p型掺杂剂。
CN201511001587.9A 2014-12-30 2015-12-28 具有减小的寄生“侧壁”特征的晶体管结构 Expired - Fee Related CN105742361B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/585,211 2014-12-30
US14/585,211 US9577039B2 (en) 2014-12-30 2014-12-30 Transistor structure with reduced parasitic side wall characteristics

Publications (2)

Publication Number Publication Date
CN105742361A true CN105742361A (zh) 2016-07-06
CN105742361B CN105742361B (zh) 2019-06-14

Family

ID=56116833

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511001587.9A Expired - Fee Related CN105742361B (zh) 2014-12-30 2015-12-28 具有减小的寄生“侧壁”特征的晶体管结构

Country Status (3)

Country Link
US (2) US9577039B2 (zh)
CN (1) CN105742361B (zh)
DE (1) DE102015122921A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10147796B1 (en) 2017-05-26 2018-12-04 Stmicroelectronics Design And Application S.R.O. Transistors with dissimilar square waffle gate patterns
US10403624B2 (en) * 2017-05-26 2019-09-03 Stmicroelectronics Design And Application S.R.O. Transistors with octagon waffle gate patterns
US10580890B2 (en) 2017-12-04 2020-03-03 Texas Instruments Incorporated Drain extended NMOS transistor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6245607B1 (en) * 1998-12-28 2001-06-12 Industrial Technology Research Institute Buried channel quasi-unipolar transistor
US20030107103A1 (en) * 2001-02-08 2003-06-12 Sharp Kabushiki Kaisha Semiconductor device having dynamic threshold transistors and element isolation region and fabrication method thereof
US20120032270A1 (en) * 2006-09-22 2012-02-09 Texas Instruments Incorporated Depletion mode field effect transistor for esd protection
US20140008735A1 (en) * 2012-07-03 2014-01-09 Fujitsu Semiconductor Limited Semiconductor device and fabrication process thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3230504B2 (ja) * 1998-12-11 2001-11-19 日本電気株式会社 Ｍｉｓ型半導体装置及びその製造方法
US20080199426A1 (en) * 2007-01-11 2008-08-21 Sukhatme Vikas P Methods and compositions for the treatment and diagnosis of vascular inflammatory disorders or endothelial cell disorders
US20150032563A1 (en) * 2013-07-24 2015-01-29 George Moser Systems and methods for electronic commerce with extendable auction periods
US9455319B2 (en) * 2014-05-12 2016-09-27 United Microelectronics Corp. Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6245607B1 (en) * 1998-12-28 2001-06-12 Industrial Technology Research Institute Buried channel quasi-unipolar transistor
US20030107103A1 (en) * 2001-02-08 2003-06-12 Sharp Kabushiki Kaisha Semiconductor device having dynamic threshold transistors and element isolation region and fabrication method thereof
US20120032270A1 (en) * 2006-09-22 2012-02-09 Texas Instruments Incorporated Depletion mode field effect transistor for esd protection
US20140008735A1 (en) * 2012-07-03 2014-01-09 Fujitsu Semiconductor Limited Semiconductor device and fabrication process thereof

Also Published As

Publication number Publication date
US9577039B2 (en) 2017-02-21
US20160190248A1 (en) 2016-06-30
CN105742361B (zh) 2019-06-14
US20170117370A1 (en) 2017-04-27
DE102015122921A1 (de) 2016-06-30

Similar Documents

Publication Publication Date Title
US8097905B2 (en) Cascoded high voltage junction field effect transistor
US8722477B2 (en) Cascoded high voltage junction field effect transistor
US9153666B1 (en) LDMOS with corrugated drift region
KR101467703B1 (ko) 반도체 소자 및 그 제조 방법
TWI422033B (zh) 垂直型ｍｏｓ電晶體及其方法
JP2002170961A (ja) Ｓｏｉの上のプログラマブル・ニューロンｍｏｓｆｅｔ
US20080070369A1 (en) MOS transistor device structure combining Si-trench and field plate structures for high voltage device
US10115720B2 (en) Integrated semiconductor device and method for manufacturing the same
US10038082B2 (en) Cascoded high voltage junction field effect transistor
TWI743530B (zh) 具有增大的崩潰電壓的高電壓半導體元件及其製造方法
CN105742361A (zh) 具有减小的寄生“侧壁”特征的晶体管结构
TW201914028A (zh) 高壓元件及其製造方法
JP2000332247A (ja) 半導体装置
US8598659B2 (en) Single finger gate transistor
US9583613B2 (en) Metal oxide semiconductor devices and fabrication methods
US9653459B2 (en) MOSFET having source region formed in a double wells region
US7944002B2 (en) Semiconductor device and method for fabricating the same
US20200058540A1 (en) Semiconductor Strucure with Partially Embedded Insulation Region
CN107305867B (zh) n沟道DEMOS器件
JP5799620B2 (ja) 半導体装置
US20060151804A1 (en) Versatile system for cross-lateral junction field effect transisor
US8698240B2 (en) Double diffused drain metal-oxide-simiconductor devices with floating poly thereon and methods of manufacturing the same
EP4340038A1 (en) Transistor device
US20220216308A1 (en) High Voltage Semiconductor Device
US20080149982A1 (en) Cmos transistor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190614

Termination date: 20201228

CF01 Termination of patent right due to non-payment of annual fee