CN105742306A - 一种高光谱图像传感器的单片集成方法 - Google Patents

一种高光谱图像传感器的单片集成方法 Download PDF

Info

Publication number
CN105742306A
CN105742306A CN201610214392.0A CN201610214392A CN105742306A CN 105742306 A CN105742306 A CN 105742306A CN 201610214392 A CN201610214392 A CN 201610214392A CN 105742306 A CN105742306 A CN 105742306A
Authority
CN
China
Prior art keywords
layer
deposition process
atom
region
layer deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610214392.0A
Other languages
English (en)
Other versions
CN105742306B (zh
Inventor
崔虎山
项金娟
贺晓彬
杨涛
李俊峰
赵超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201610214392.0A priority Critical patent/CN105742306B/zh
Publication of CN105742306A publication Critical patent/CN105742306A/zh
Priority to US15/477,191 priority patent/US10157956B2/en
Application granted granted Critical
Publication of CN105742306B publication Critical patent/CN105742306B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02162—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Investigating Or Analysing Materials By Optical Means (AREA)
  • Micromachines (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明公开了一种高光谱图像传感器的单片集成方法，包括：在CMOS图像传感器晶圆的感光区域表面上形成底反射层；采用区域选择性原子层沉积工艺在底反射层上形成透明空腔层；透明空腔层由N个台阶结构组成，N＝2m，m≥1，且m为正整数，在透明空腔层上形成顶反射层。本发明提供的高光谱图像传感器的单片集成方法优化了现有技术采用刻蚀工艺导致的不均匀性累积的问题，同时在空腔层材料的选择上拓展到无法以刻蚀方法制造空腔层的材料。类似的一维的区域选择性原子层沉积方式可以延伸，如增加另一个维度并且做几个重复区域的话，即可以形成马赛克型多重不同高度和重复该结构的空腔层，可以应用到快照式高光谱图像传感器并大大提高其性能，如像素等。

Description

一种高光谱图像传感器的单片集成方法
技术领域
本发明涉及高光谱成像技术领域，尤其涉及一种高光谱图像传感器的单片集成方法。
背景技术
高光谱成像技术能够将一个复合光谱分为多个波长的光谱带，其可以实现分谱段精确分析，因此，高光谱成像技术广泛应用在遥感检测、食品安全监控、生物医学技术领域。因为之前的高光谱成像系统是基于实验室研发型，所以体积大、分析速度慢、成本高等问题。需要解决如上问题，以欧洲微电子中心(IMEC)为代表的研究所提出一个以滤波器单片集成在CMOS图像传感器的方法。
目前，用于制备高光谱图像传感器的一种制备方法是将CMOS图像传感器的感光区域和多波段滤波器单片集成在一起，该制备方法制成的高光谱图像传感器具有体积小、分析速度快和成本低等特点。其中，位于CMOS图像传感器顶部的滤波器通常为法布里-珀罗干涉仪(Fabry-Pérotinterometers)，其结构示意图如图1所示，其包括两个相对的具有高反射率的反射层：底反射层11和顶反射层12，在两反射层11和12之间设置有一个透明空腔层13(TransparentCavityLayer)，该透明空腔层13由多个台阶结构组成，一个台阶结构对应一个光谱带。
透明空腔层的作用是光能够在两高反射率反射层之间实现分谱段反射的空间。
现有技术中，用于制备具有台阶结构的透明空腔层的方法是采用光刻-刻蚀工艺实现。例如，一个由8个台阶结构组成的透明空腔层至少需要3次光刻-刻蚀工艺才能制成。图2示出了采用光刻刻蚀工艺制备8层台阶结构的透明空腔层的结构剖面示意图。
由于空腔层的台阶高度决定了其对应滤波器的中心光谱波长，所以，在多台阶(如>100台阶结构)法布里-珀罗干涉仪中，其对空腔层的各台阶高度要求非常精确。然而据报道，基于刻蚀工艺形成的图形尺寸在每次刻蚀过程中在同一晶圆内均存在至少2.7％左右的不均匀性。这就意味着刻蚀步骤越多，形成的图形的尺寸不均匀性越大。而对于由多个台阶结构组成的透明空腔层来说，就需要多步刻蚀工艺，如此，由于逐步刻蚀积累的尺寸不均匀性，最终通过刻蚀工艺形成的空腔层上的台阶结构的高度均匀性较差，严重的话最终器件脱离设计谱段而失效。
另外，无论等离子刻蚀还是湿法腐蚀很难被应用到特定材料的刻蚀，如氧化铪(HfO2)。因为镧系过度金属(包括Hf)的卤族化合物沸点都很高(>300℃)，所以它们很难被等离子刻蚀等方式刻蚀干净。以含丰富氟化氢(HF)分子为主的液体化学液是可以湿法刻蚀HfO2，但是一般含HF的化学液都会破坏光刻胶和HfO2的界面层，导致光刻胶脱落。这不得不增加硬掩膜，导致整体工序、成本和不确定因素也相应的增加。如此，若采用光刻-刻蚀工艺制作透明空腔层，则在选择用于制作透明空腔层材料上就受到了刻蚀工艺的限制。
发明内容
为了解决由于刻蚀工艺带来的台阶结构高度均匀性较差、器件失效的问题，同时扩大用于制作透明空腔层材料的选择范围，本发明提供了一种高光谱图像传感器的单片集成方法。
为了解决上述技术问题，本发明采用了如下技术方案：
一种高光谱图像传感器的单片集成方法，包括：
预处理CMOS图像传感器晶圆的感光区域表面，使其平坦化；
在预处理后的CMOS图像传感器晶圆的感光区域表面上形成底反射层；
采用区域选择性原子层沉积工艺在所述底反射层上形成透明空腔层；其中，所述透明空腔层由N个台阶结构组成，其中，N＝2m，m≥1，且m为正整数
在所述透明空腔层上形成顶反射层。
相较于现有技术，本发明具有以下有益效果：
由于原子层沉积工艺具有超好沉积均匀性的特点，所以，本发明利用区域选择性原子层沉积(AreaSelectiveAtomicLayerDeposition(ASALD))工艺在底反射层上形成的N个台阶结构，其在晶圆内台阶结构高度能够达到一致，因此，本发明提供的高光谱图像传感器的单片集成方法大大降低了同一晶圆内台阶结构高度不均匀性的问题。而且，由于形成的台阶结构高度是由区域选择性原子层沉积工艺条件，如沉积循环次数决定，根据实际生长薄膜(如ALD-Al2O3)的经验来说，ALD工艺的薄膜沉积非均匀性(<1.5％)远小于光刻-刻蚀非均匀性(2.7％)，因此，本发明提供的高光谱图像传感器的单片集成方法大大降低了现有技术采用刻蚀工艺导致的不均匀性累积的问题，有利于降低器件失效率，提高器件的成品良率。
而且ALD沉积工艺可以用于生成多种薄膜材料，其不要求材料具有容易刻蚀的性能，所以，相较于光刻-刻蚀工艺，本发明提供的高光谱图像传感器的单片集成方法，在空腔层材料的选择上有更多的拓展应用。
附图说明
为了清楚地理解本发明的具体实施方式，下面将描述本发明的具体实施方式时用到的附图做一简要说明。显而易见地，这些附图仅是本发明的部分实施例，本领域技术人员在未付出创造性劳动的前提下，还可以获得其它附图。
图1是相关技术领域的法布里-珀罗干涉仪结构示意图；
图2是现有技术中采用光刻-刻蚀工艺制备8层台阶结构的透明空腔层的各个制程对应的结构剖面示意图；
图3是本发明提供的区域选择性原子层沉积工艺流程示意图；
图4A至图4C为本发明实施例提供的区域选择性原子层沉积工艺一系列制程对应的剖面结构示意图；
图5是本发明实施例提供的当表面钝化剂为疏水处理剂时，步骤S301的具体实现方式流程示意图；
图6A至图6D是本发明实施例提供的当疏水处理剂为表面钝化剂时，步骤S301的具体实现方式的一系列制程对应的剖面结构示意图；
图7是本发明实施例提供的当疏水处理剂为聚合物时，步骤S301的具体实现方式的一系列制程对应的剖面结构示意图；
图8A至图8B是本发明实施例提供的当疏水处理剂为聚合物时，步骤S301的具体实现方式的一系列制程对应的剖面结构示意图；
图9是本发明实施例提供的高光谱成像仪的制备方法流程示意图；
图10A至图10D为本发明实施例提供的高光谱图像传感器的单片集成方法一系列制程对应的剖面结构示意图；
图11是本发明实施例提供的步骤S903的第一种具体实施方式的流程示意图；
图12A至图12J是本发明实施例提供的步骤S903的第一种具体实施方式中一系列制程对应的剖面结构示意图；
图13是本发明实施例提供的步骤S903的第二种具体实施方式的流程示意图；
图14A至图14K是本发明实施例提供的步骤S903的第二种具体实施方式中一系列制程对应的剖面结构示意图；
图15示例出形成4x4快照式马赛克x4区的Snapshotmosaic型透明空腔层的方法流程示意图；
图16A至图16G示例出形成4x4快照式马赛克x4区的Snapshotmosaic型透明空腔层的一系列制程对应的立体结构示意图。
具体实施方式
为了清楚地理解本发明的发明目的、技术方案和技术效果，下面将结合附图对本发明的具体实施方式进行详细描述。
在介绍本发明的具体实施方式之前，首先介绍区域选择性原子层沉积(AreaSelectiveAtomicLayerDeposition(ALD)，简写为ASALD)工艺。
区域选择性原子层沉积工艺是一种通过原子层沉积工艺在选定表面上选择性生长，而且以水为其中一种前驱体(pre-cursor)的薄膜生长工艺。
以水作为其中一种前驱体生成的材料一般只能在亲水的表面上良好生长。而且，该以水作为一种前驱体生成的材料在不同疏水表面上的生长结果各不相同。其中，表面疏水度越大，疏水材料的密度越高，该以水作为其中一种前驱体生成的材料越难在此表面上生长。其中，表面疏水度，一般按接触角(contactangle)大小来测量疏水度。
另外，在法布里-珀罗干涉仪中，因为考虑到与常规CMOS工艺线能够在沾污等问题上兼容，其底反射层一般选为布拉格层(Braggstack)，它是由氧化硅、氮化硅组成的复合膜层，所以与透明空腔层接触的表面部分可以用SC1(氨水、双氧水和水的混合物)进行处理，得到亲水性较强的由硅烷醇基(Si-OH，silanol)形成的亲水层。因为在相对于干燥的环境下Si-OH会被逐渐替换成不太亲水的Si-O基，当利用疏水处理剂对用SC1较早处理过的Braggstack表面再进行处理时，该由Si-OH形成的亲水层上的Si-O基团能够被疏水基团替代，从而在Braggstack表面形成高密度疏水表面。然后利用以水为其中一种前驱体生成的材料很难在疏水表面上生长的特性，在后续原子层沉积过程中，材料层就只会生长在未处理的亲水表面上，而在疏水表面上无法生长材料层。本发明就是基于该原理来生成台阶式透明空腔层的。因此，在本发明实施例中，组成透明空腔层的材料是以水作为前驱体通过原子层沉积工艺生成的材料。
作为示例，以水作为前驱体通过原子层沉积工艺生成的材料可以包括以下材料中的至少一种：B2O3,MgO,Al2O3,SiO2,CaO,Sc2O3,TiO2,VOx,CrOx,FeOx,CoOx,NiO,CuO,ZnO,Ga2O3,GeO2,SrO/SrCO3,Y2O3,ZrO2,Nb2O5,In2O3,Sb2O5,La2O3,PrOx,Lu2O3,HfO2,Ta2O5,WO3,BiOx。作为示例，当以水作为前驱体通过原子层沉积工艺生成的材料为混合物时，该材料可以为HfaSibOc等。
一般来说，为了实现与传统的CMOSBEOL工艺线在沾污方面的兼容性，以水作为前驱体通过原子层沉积工艺生成的典型材料可以包括Al2O3,SiO2,TiO2,HfO2和Ta2O5。
作为本发明的示例，一个区域选择性原子层沉积工艺过程如图3所示，其包括以下步骤：
S301、采用疏水处理剂对基底表面进行表面处理，以将不需要生成以水作为前驱体的材料的基底表面区域处理成疏水表面区域：
该步骤对应的结构示意图如图4A所示。该步骤具体为：采用疏水处理剂对基底401表面进行表面处理，将不需要生成以水作为前驱体的材料的基底表面覆盖上疏水处理剂402。图4A中，覆盖有疏水处理剂402的区域即为不需要生成以水作为前驱体的材料的基底表面区域。
当基底为Braggstack时，在采用疏水处理剂对基底表面进行疏水处理之前，还可以预先对Braggstack表面进行预处理，该预处理过程可以为：用SC1(氨水、双氧水和水的混合物)对Braggstack表面进行预处理，得到亲水性较强的由Si-OH(silanol)形成的亲水层。预处理后，再用疏水处理剂对预处理后的Braggstack表面进行疏水处理，在疏水处理过程中，由Si-OH形成的亲水层上的Si-OH基团能够被疏水基团替代，从而在Braggstack表面形成高密度疏水表面。
S302、在处理后的基底表面上进行区域选择性原子层沉积，以在非疏水表面区域沉积原子层沉积材料层：
该步骤对应的结构示意图如图4B所示。在处理后的基底表面上进行区域选择性原子层沉积，沉积的材料只能生长在未被疏水处理剂402覆盖的基底表面上，而在疏水处理剂402表面上无法沉积材料。如此，通过该步骤，就在基底401的非疏水表面区域上沉积了一层原子层沉积材料层403。
S303、去除疏水表面区域上的疏水处理剂。
根据疏水处理剂的性质，采用适当的方法去除覆盖在基底表面上的疏水处理剂，即去除疏水表面区域上的疏水处理剂。该步骤结束后对应的结构剖面示意图如图4C所示。
在本发明实施例中，疏水处理剂可以为表面钝化剂，还可以为可图形化的聚合物。该可图形化的聚合物可以为聚甲基丙烯酸甲酯(PMMA)。作为本发明的更具体实施例，根据疏水处理剂的不同，步骤S301可以具体通过以下两种实施方式实现。
第一种：
图5是以表面钝化剂作为疏水处理剂时，步骤S301的具体实现方式流程示意图。如图5所示，该具体实现方式包括以下步骤：
S301A1、向基底表面上涂覆表面钝化剂，以在基底的整个表面上形成自组装单层结构(Self-AssemledMonolayer，SAM)：
作为示例，本发明可以采用喷涂的方式向基底表面上涂覆表面钝化剂。此外，作为本发明的另一具体实施例，为了能够在基底的整个表面上形成自组装单层结构，也可以将基底浸泡在表面钝化剂中。这种浸泡的方式通常应用在实验室中。
该步骤对应的结构剖面示意图如图6A所示。图6A中，601表示基底，602表示由表面钝化剂形成的自组装单层结构602。
S301A2、在自组装单层结构上涂覆光刻胶，并将其烘干：
作为示例，本发明可以采用旋涂的方式在自组装单层结构上涂覆光刻胶。然后，将涂覆在自组装单层结构上的光刻胶烘干，使光刻胶里的有机溶剂蒸发掉。
该步骤对应的结构剖面示意图如图6B所示，在图6B中，603表示涂覆在自组装单层结构602上的光刻胶603。
S301A3、对光刻胶进行曝光、显影及弱等离子去胶等工序，以使基底表面分为被光刻胶覆盖的区域和不被光刻胶覆盖的区域，然后去除不被光刻胶覆盖的区域上的自组装单层结构：
本步骤具体为：采用具有预设图案的掩膜板对光刻胶603进行曝光，以将掩膜板图案转移到光刻胶上，然后对其显影，利用化学显影液溶解由曝光造成的光刻胶的可溶解区域，将该能够被显影液溶解的光刻胶去除掉，从而使基底601表面分为被光刻胶覆盖的区域和不被光刻胶覆盖的区域，其中，不被光刻胶覆盖的区域上涂覆有自组装单层结构。
显影后，还需要去除该不被光刻胶覆盖的区域上的自组装结构。该步骤结束后对应的结构示意图如图6C所示。
作为示例，某些表面钝化层组成的自组装单层结构可以被碱液去除，如由六甲基硅胺(HMDS)组成的自组装单层结构，但是其它钝化层可能需要弱等离子去胶工艺氧化去除自组装单层结构，同时保住大部分光刻胶。
S301A4、剥离残留的光刻胶，以将覆盖在其下方的自组装单层结构暴露出来，从而在被光刻胶覆盖的区域上形成自组装单层结构，其中，形成有自组装单层结构的基底表面区域即为疏水表面区域：
因为光刻胶能够被有机溶剂溶解，所以，可以采用有机溶剂(如丙酮等)溶解的方式将残留的光刻胶溶解掉，从而达到剥离残留光刻胶的目的。
另外，由于有机溶剂不会破坏自组装单层结构，所以，在光刻胶剥离后，被光刻胶覆盖的自组装单层结构就会暴露出来，从而在被光刻胶覆盖的区域上形成自组装单层结构，该形成有自组装单层结构的基底表面区域即为疏水表面区域。该步骤执行结束后，对应的剖面结构示意图如图6D所示。
需要说明的是，当疏水处理剂为表面钝化剂时，步骤S303中，可以通过等离子灰化方法去除疏水表面区域上的疏水处理剂即表面钝化剂。
在本发明实施例中，表面钝化剂可以包括以下化合物中的任一种：
ODTS:英文名称为octadecyltrichlorosilane，中文名称为十八烷基三氯硅烷；
HMDS:英文名称为hexamethyldisilazane，中文名称为六甲基硅胺；
ODTM:英文名称为octadecyltrimethoxysilane，中文名称为十八烷基三甲氧基硅烷；
ODTE:英文名称为octadecyltriethoxysilane，中文名称为十八烷基三乙氧基硅烷；
FOTS:英文名称为tridecafluoro-1,1,2,2-Tetrahydrooctyltrichlorosilane，中文名称为1H,1H,2H,2H-全氟辛基三氯硅烷。
第二种：
图7是以可图形化的聚合物作为疏水处理剂时，步骤S301的具体实现方式流程示意图。如图7所示，该具体实现方式包括以下步骤：
S301B1、向基底上涂覆聚合物薄膜：
作为示例，可以采用旋涂的方法向基底701上涂覆一层聚合物薄膜702。该步骤执行结束后对应的剖面结构示意图如图8A所示。
作为更具体示例，该聚合物薄膜可以由溶解在甲苯中的聚合物制成，其中，聚合物在甲苯溶液中的质量分数可以为1～5wt.％。
S301B2、对基底表面的预设区域上的聚合物薄膜进行曝光，所述预设区域为待形成的疏水表面区域：
该步骤可以具体为：采用具有预设图案的掩膜板对基底表面的预设区域上的聚合物薄膜702曝光。该预设区域为待形成的疏水表面区域。
作为示例，可以将该聚合物薄膜702曝光在深紫外线环境中(光线波长为248nm)。
S301B3、去除未被曝光的聚合物薄膜：
需要说明的是，曝光后的聚合物薄膜不能被去除。该步骤执行结束后对应的剖面结构示意图如图8B所示。
作为一个具体实施例，未被曝光的聚合物薄膜可以利用异丙醇和甲基异丁基酮的混合溶液去除，两者的体积比可以为1:1。
S301B4、对聚合物薄膜进行软烘，然后真空烘烤去除聚合物薄膜中的水分，从而使聚合物薄膜保持干燥：
该步骤的具体工艺条件可以为：对聚合物薄膜在120℃下软烘5分钟。真空烘烤的温度可以为100℃，真空烘烤时间可以为2h。
在本发明实施例中，可图形化的聚合物可以为聚甲基丙烯酸甲酯，简写为PMMA。
需要说明的是，当疏水处理剂为聚合物时，步骤S303中，可以通过等离子灰化方法或者有机溶剂(如丙酮)溶解的方法去除疏水表面区域上的疏水处理剂即聚合物。
以上即为本发明实施例采用的区域选择性原子层沉积工艺的具体实现方式。
针对本发明实施例提供的高光谱图像传感器的单片集成方法来说，上述所述的基底为CMOS图像传感器晶圆，可以是12寸或以下。
下面结合附图以及上述所述的区域选择性原子层沉积工艺对本发明提供的高光谱图像传感器的单片集成方法的具体实施方式进行详细描述。
图9是本发明实施例提供的高光谱图像传感器的单片集成方法流程示意图。如图9所示，该制备方法包括以下步骤：
S901、预处理CMOS图像传感器晶圆的感光区域表面使其平坦化；
该制程对应的剖面结构示意图如图10A所示。该步骤具体为：可以采用化学机械研磨CMP工艺对整个CMOS图像传感器101的晶圆(含102的感光区域表面)进行平坦化，使感光区域表面平坦。
S902、在预处理后的CMOS图像传感器晶圆的感光区域表面上形成底反射层：
图10B为本制程对应的结构剖面示意图。如图10B所示，在CMOS图像传感器的晶圆102感光区域表面上形成底反射层103。该底反射层103为待形成的法布里-珀罗干涉仪(Fabry-Pérotinterometers)的底反射层。该底反射层103具有很高的反射率。
S903、采用区域选择性原子层沉积工艺在所述底反射层上形成透明空腔层：
该制程对应的结构剖面示意图如图10C所示。作为示例，形成的透明空腔层104由8个台阶结构组成。实际上，在本发明实施例中，形成的透明空腔层104不限于8个台阶结构，其可以由N个台阶结构组成，其中，N＝2m，m≥1，且m为正整数。
在本发明实施例中，透明空腔层104是光能够在两高反射率反射层之间实现反射的空间。在该透明空腔层中，每个台阶结构对应一个波长范围的光谱带，因此，通过该台阶结构能够将一个包含多个波长的光谱分解为多个波长的光谱带，从而实现数据的精确分谱段分析。
在本发明实施例中，可以通过log2N+1＝m+1次区域选择性原子层沉积工艺在底反射层上形成N个台阶结构，所述N个台阶结构组成透明空腔层。该具体实现方式将结合图11至图14J在下文中进行详细描述。
在本发明实施例中，可以由两种具体实施方式可以实现通过log2N+1＝m+1次区域选择性原子层沉积工艺在底反射层上形成N个台阶结构。
第一种具体实施方式：
作为示例，设定N＝8。即透明空腔层由8个台阶结构组成。当N＝8时，需要通过log28+1＝3+1＝4次区域选择性原子层沉积工艺。此时，m＝3。
该具体实施方式的流程示意图如图11所示，其包括以下步骤：
S111、在底反射层整个表面上沉积初始材料层，该初始材料层的厚度与待形成的透明空腔层的最底层台阶高度相等：
如图12A所示，本步骤具体为：采用ASALD沉积工艺在底反射层103整个表面上沉积初始材料层1041，该初始材料层1041的厚度与待形成的透明空腔层的最底层台阶高度相等。
该步骤为形成透明空腔层的第1次区域选择性原子层沉积工艺。
S112、将底反射层表面等分为2(21)个第1子区域1A和1B，对第1子区域1B表面进行表面处理，使其上涂覆有疏水处理剂121，从而使第1子区域1B形成疏水表面区域：
需要说明的是，对第1子区域1B表面进行表面处理，使其上涂覆有疏水处理剂121，从而使第1子区域1B形成疏水表面区域的具体实现方式可以参见上述步骤S301的相关描述。该步骤对应的结构剖面示意图如图12B所示。
S113、在第1子区域1A上进行区域选择性原子层沉积，以形成第(1+1)次区域选择性原子层沉积工艺对应的材料层结构1042：
第(1+1)次区域选择性原子层沉积工艺生成的材料层结构1042的厚度为4(2(3 - 1))个普通台阶高度。该步骤对应的结构剖面示意图如图12C所示。其中，普通台阶高度为待形成的透明空腔层中除最底层台阶以外的其它单个台阶的高度。
S114、去除第1子区域1B上的疏水处理剂121：
该步骤对应的结构剖面示意图如图12D所示。
以上步骤S112至步骤S114为第2次区域选择性原子层沉积工艺过程。下面接着进行第3次区域选择性原子层沉积工艺过程。
S115、将底反射层表面等分为4(22)个第2子区域：2A至2D，对第2子区域2B和2D进行表面处理，使其上涂覆有疏水处理剂121，从而使第2子区域2B和2D形成疏水表面区域：
实际上，该步骤也可以理解为：将每个第1子区域分别等分为2个第2子区域，每间隔一个第2子区域将一个第2子区域形成疏水表面区域。该步骤对应的结构剖面示意图如图12E所示。
S116、在第2子区域2A和2C上进行区域选择性原子层沉积，以形成第(1+2)次区域选择性原子层沉积工艺对应的材料层结构1043：
其中，第(1+2)次区域选择性原子层沉积工艺生成的材料层结构1043的厚度为2(2(3 - 2))个普通台阶高度。该步骤对应的结构剖面示意图如图12F所示。
S117、去除第2子区域2B和2D上的疏水处理剂121：
该步骤对应的结构剖面示意图如图12G所示。
步骤S115至步骤S117为第3次区域选择性原子层沉积工艺过程。下面进行第4次区域选择性原子层沉积工艺过程。
S118、将底反射层表面等分为8(23)个第3子区域3A至3H，对第3子区域3B、3D、3F和3H表面进行表面处理，使其上涂覆有疏水处理剂121，从而使第3子区域3B、3D、3F和3H形成疏水表面区域：
实际上，该步骤也可以理解为：将每个第2子区域分别等分为2个第3子区域。每间隔一个第3子区域将一个第3子区域形成疏水表面区域。该步骤对应的结构剖面示意图如图12H所示。
S119、在第3子区域3A、3C、3E和3G上进行区域选择性原子层沉积，以形成第(1+3)次区域选择性原子层沉积工艺对应的材料层结构：
其中，第(1+3)次区域选择性原子层沉积工艺生成的材料层结构1044的厚度为1(2(3 - 3))个普通台阶高度。该步骤对应的结构剖面示意图如图12I所示。
S1110、去除第3子区域3B、3D、3F和3H上的疏水处理剂121：
该步骤对应的结构剖面示意图如图12J所示。
步骤S118至步骤S1110为第4次区域选择性原子层沉积工艺过程。
以上为当N＝8时，步骤S903的第一种具体实现方式的示例。实际上，在本发明实施例中，透明空腔层的台阶结构数N可以为2m个，其中，m为正整数。
当透明空腔层的台阶结构数为N＝2m个时，根据上述N＝8的示例描述，上述所述的第一种具体实现方式可以概括描述如下：
所述通过m+1次区域选择性原子层沉积工艺在底反射层上形成N个台阶结构，具体包括：第1次区域选择性原子层沉积工艺和第(1+i)次区域选择性原子层沉积工艺；其中，i∈{1,m}，且i为整数；
所述第1次区域选择性原子层沉积工艺包括：
在所述底反射层整个表面上沉积初始材料层，所述初始材料层的厚度与待形成的透明空腔层的最底层台阶高度相等；
所述第(1+i)次区域选择性原子层沉积工艺包括：
将所述底反射层表面等分为2i个第i子区域；
每间隔一个第i子区域在一个第i子区域上进行区域选择性原子层沉积，以形成第i次区域选择性原子层沉积工艺对应的材料层结构；
其中，第i次区域选择性原子层沉积工艺生成的材料层结构的厚度为2(m-i)个普通台阶高度；其中，所述普通台阶高度为待形成的透明空腔层中除最底层台阶以外的其它单个台阶的高度。
第二种具体实施方式：
作为示例，设定N＝8。即透明空腔层由8个台阶结构组成。当N＝8时，需要通过log28+1＝3+1＝4次区域选择性原子层沉积工艺。此时，m＝3。
该具体实施方式的流程示意图如图13所示，其包括以下步骤：
S131、将底反射层表面等分为8(23)个子区域a至h；
该步骤结束后对应的剖面结构示意图如图14A所示。
S132、在每个子区域上均沉积一层初始材料层，所述初始材料层的厚度与待形成的透明空腔层的最底层台阶高度相等：
如图14B所示，本步骤具体为：采用ASALD沉积工艺在底反射层103整个表面上沉积初始材料层1041’，该初始材料层1041’的厚度与待形成的透明空腔层的最底层台阶高度相等。
该步骤为形成透明空腔层的第1次区域选择性原子层沉积工艺。
S133、在子区域b、d、f、h表面上涂覆上疏水处理剂121’，使子区域b、d、f、h表面形成疏水表面：
该步骤也可以理解为：在每隔1(2(1-1))个子区域在1(2(1-1))个子区域表面上涂覆上疏水处理剂，使每隔1个子区域表面形成疏水表面。该步骤结束后对应的剖面结构示意图如图14C所示。
S134、在子区域a、c、e、g表面上进行区域选择性原子层沉积，以形成第(1+1)次区域选择性原子层沉积工艺对应的材料层结构1042’：
该步骤也可以理解为：每隔1(2(1-1))个子区域在1(2(1-1))个子区域上进行区域选择性原子层沉积，以形成第(1+1＝2)次区域选择性原子层沉积工艺对应的材料层结构1042’。其中，此次区域选择性原子层沉积工艺生成的材料层结构厚度为1(2(1-1))个普通台阶高度。该步骤结束后对应的剖面结构示意图如图14D所示。
S135、去除子区域b、d、f、h表面上的疏水处理剂：
该步骤结束后对应的剖面结构示意图如图14E所示。
步骤S133至步骤S135为本具体实施方式的第2次区域选择性原子层沉积工艺。下面接着进行第3次区域选择性原子层沉积工艺。
S136、在子区域c、d、g、h上涂覆上疏水处理剂121’，使子区域c、d、g、h表面形成疏水表面：
该步骤也可以理解为：在每隔2(2(2-1))个子区域在2(2(2-1))个子区域表面上涂覆上疏水处理剂121’，使每隔2个子区域表面形成疏水表面。
该步骤结束后对应的剖面结构示意图如图14F所示。
S137、在子区域a、b、e、f表面上进行区域选择性原子层沉积，以形成第(1+2)次区域选择性原子层沉积工艺对应的材料层结构1043’：
该步骤也可以理解为：每隔2(2(2-1))个子区域在2(2(2-1))个子区域上进行区域选择性原子层沉积，以形成第3次区域选择性原子层沉积工艺对应的材料层结构。其中，此次区域选择性原子层沉积工艺生成的材料层结构厚度为2(2(2 - 1))个普通台阶高度。
该步骤结束后对应的剖面结构示意图如图14G所示。
S138、去除子区域c、d、g、h表面上的疏水处理剂121’：
该步骤结束后对应的剖面结构示意图如图14H所示。
步骤S136至步骤S138为本具体实施方式的第3次区域选择性原子层沉积工艺。下面接着进行第4次区域选择性原子层沉积工艺。
S139、在子区域e、f、g、h上涂覆上疏水处理剂121’，使子区域e、f、g、h表面形成疏水表面：
该步骤也可以理解为：在每隔4(2(3-1))个子区域在4(2(3-1))个子区域表面上涂覆上疏水处理剂121’，使每隔4个子区域表面形成疏水表面。
该步骤结束后对应的剖面结构示意图如图14I所示。
S1310、在子区域a、b、c、d表面上进行区域选择性原子层沉积，以形成第(1+3)次区域选择性原子层沉积工艺对应的材料层结构1044’：
该步骤也可以理解为：在每隔4(2(3-1))个子区域在4(2(3-1))个子区域表面上进行区域选择性原子层沉积，以形成第4次区域选择性原子层沉积工艺对应的材料层结构1044’。其中，此次区域选择性原子层沉积工艺生成的材料层结构厚度为4(2(3-1))个台阶高度。
该步骤结束后对应的剖面结构示意图如图14J所示。
S1311、去除子区域e、f、g、h表面上的疏水处理剂121’：
该步骤结束后对应的剖面结构示意图如图14K所示。
步骤S139至步骤S1311为本具体实施方式的第4次区域选择性原子层沉积工艺。
以上实施例是当N＝8，步骤S903的第二种具体实现方式的示例。实际上，在本发明实施例中，透明空腔层的台阶结构数N可以为2m个，其中，m为正整数。
当透明空腔层的台阶结构数为N＝2m个时，根据上述N＝8的示例描述，上述所述的第二种具体实现方式可以概括描述如下：
将所述底反射层表面等分为N个子区域；
第1次区域选择性原子层沉积工艺包括：
在每个子区域上均沉积一层初始材料层，所述初始材料层的厚度与待形成的透明空腔层的最底层台阶高度相等；
第(1+i)次区域选择性原子层沉积工艺包括：
每间隔2(i-1)个子区域在2(i-1)个子区域上进行区域选择性原子层沉积，以形成第i次区域选择性原子层沉积工艺对应的材料层结构；
其中，第i次区域选择性原子层沉积工艺生成的材料层结构厚度为2(i-1)个普通台阶高度；其中，所述普通台阶高度为待形成的透明空腔层中除最底层台阶以外的其它单个台阶的高度；
其中，i∈{1,m}，且i为整数。
通过步骤S903的第一种和第二种具体实施方式，可以通过较少次数的区域选择性原子层沉积工艺实现在底反射层上形成N个台阶结构的目的。需要说明的是，在本发明实施例中，步骤S903不限于上述两种具体实施方式，例如，本发明还可以采用每次区域选择性原子层沉积工艺形成一个台阶结构，但是这种实现方式会采用较多次数的区域选择性原子层沉积工艺及制作相应的光刻板，导致成本相当高、误差增加、效率非常低。
需要说明的是，上述步骤S903的第一种具体实施方式和第二种具体实施方式是制备具有单轴方向上的一维台阶结构的透明空腔层的具体实施方式示例。
此外，在具有单轴方向上的一维台阶结构的透明空腔层的基础上，还可以采用类似的制备方法形成另外一个轴上的一维台阶结构，如此，即可形成具有二维台阶结构的透明空腔层。
多个具有二维台阶结构的透明空腔层拼接起来即可形成快照式马赛克型的透明空腔层，即Snapshotmosaic型透明空腔层。其中，每个具有二维台阶结构的透明空腔层可以看作Snapshotmosaic型透明空腔层的一个区。
需要说明的是，在制备Snapshotmosaic型透明空腔层的结构时，先制作每个区的单轴(如X轴)一维台阶结构，再总体制作另一轴(如Y轴)的台阶结构。在制备Snapshotmosaic型透明空腔层时，只需要将光刻板设计分区，形成方法和一个单区的台阶式结构的形成方法相同。
作为示例，图15示例出形成4x4快照式马赛克x4区的Snapshotmosaic型透明空腔层的方法流程示意图。该方法包括以下步骤：
S151、采用ASALD工艺在CMOS图像传感器晶圆的感光区域表面上普遍生长一层第一材料层：
如图16A所示，该感光区域划分为4x4矩阵结构。其包括1-4行以及A-D4列。本步骤具体为：在第1行至第4行以及A列至D列上均生长一层材料层，该制程对应的立体结构示意图如图16A所示。需要说明的是，该第一材料层的厚度等于透明空腔层的位于最底层的台阶高度。
S152、采用ASALD工艺在第3行和第4行的区域表面上沉积一层第二材料层：
该制程对应的立体结构示意图如图16B所示。该第二材料层的厚度为2个普通台阶高度。
S153、采用ASALD工艺在第2行和第4行的区域表面上沉积一层第三材料层：
该制程对应的立体结构示意图如图16C所示。第三材料层的厚度为1个普通台阶高度。
通过以上步骤S151至步骤S153即可完成行方向上的单轴一维台阶结构的形成。该单轴一维台阶结构的透明空腔层能够形成线性扫描(linescan)结构的高光谱图像传感器。
S154、采用ASALD工艺在C、D两列上沉积一层第四材料层：
该制程对应的结构示意图如图16D所示。该第四材料层的厚度为2个普通台阶高度。
S155、采用ASALD工艺在B、D两列上沉积一层第五材料层：
该制程对应的结构示意图如图16E所示。该第五材料层的厚度为1个普通台阶高度。
通过以上步骤S154至步骤S155即可完成列方向上的单轴一维台阶结构的形成。
如此，通过步骤S151至步骤S155即可形成二维台阶结构的透明空腔层。形成的该二维台阶结构的透明空腔层可以作为4x4快照式马赛克x4区的Snapshotmosaic型透明空腔层的一个区。
S156、将4个单区结构组合在一起，即形成了4x4快照式马赛克x4区的Snapshotmosaic型透明空腔层：
图16F和图16G即为4x4快照式马赛克x4区的Snapshotmosaic型透明空腔层的立体结构示意图。
S904、在所述透明空腔层上形成顶反射层：
该制程对应的结构剖面示意图如图10D所示，在透明空腔层104上形成顶反射层105。
需要说明的是，步骤S902至步骤S904是法布里-珀罗干涉仪的制备过程。通过以上步骤可知，法布里-珀罗干涉仪包括底反射层103、形成于底反射层103上的透明空腔层104以及形成于透明空腔层104之上的顶反射层105。
通过以上步骤即可单片集成高光谱图像传感器。
需要说明的是，步骤S902至步骤S904是法布里-珀罗干涉仪的制备过程。通过以上制备方法，能够实现CMOS图像传感器与法布里-珀罗干涉仪的单片集成，从而形成高光谱图像传感器。如此形成的高光谱图像传感器具有体积小、分析速度快和成本低的特点。
另外，在本发明实施例中，透明空腔层利用区域选择性原子层沉积工艺形成。由于原子层沉积工艺具有非常好的沉积均匀性的特点，所以，本发明利用区域选择性原子层沉积(AreaSelectiveAtomicLayerDeposition(ALD))工艺在底反射层上形成的N个台阶结构，其每个台阶结构的高度能够达到一致，因此，本发明提供的高光谱图像传感器的单片集成方法大大降低了台阶结构高度不均匀性的问题。而且，由于形成的台阶结构高度是由区域选择性原子层沉积工艺条件如沉积循环次数决定，而根据实际生长薄膜(如ALD-Al2O3)的经验来说，ALD工艺的薄膜沉积非均匀性(<1.5％)远小于光刻-刻蚀非均匀性(2.7％)，换句话说，ALD工艺沉积的薄膜均匀性高于光刻-刻蚀的薄膜均匀性，因此，本发明提供的高光谱图像传感器的单片集成方法大大降低了现有技术采用刻蚀工艺导致的不均匀性累积过大的问题，有利于降低器件失效率，提高器件的成品良率。
而且ALD沉积工艺可以用于生成多种薄膜材料，其不要求材料具有容易刻蚀的性能，所以，相较于光刻-刻蚀工艺，本发明提供的高光谱图像传感器的单片集成方法，在空腔层材料的选择上有更多的拓展应用。
以上为本发明的优选实施例。虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (13)

1.一种高光谱图像传感器的单片集成方法，其特征在于，包括：
预处理CMOS图像传感器晶圆的感光区域表面，使其平坦化；
在预处理后的CMOS图像传感器晶圆的感光区域表面上形成底反射层；
采用区域选择性原子层沉积工艺在所述底反射层上形成透明空腔层；其中，所述透明空腔层由N个台阶结构组成，其中，N＝2m，m≥1，且m为正整数
在所述透明空腔层上形成顶反射层。
2.根据权利要求1所述的制备方法，其特征在于，所述采用区域选择性原子层沉积工艺在所述底反射层上形成透明空腔层，具体包括：
通过m+1次区域选择性原子层沉积工艺在底反射层上形成N个台阶结构，所述N个台阶结构组成透明空腔层。
3.根据权利要求2所述的制备方法，其特征在于，所述通过m+1次区域选择性原子层沉积工艺在底反射层上形成N个台阶结构，具体包括：第1次区域选择性原子层沉积工艺和第(1+i)次区域选择性原子层沉积工艺；其中，i∈{1,m}，且i为整数；
所述第1次区域选择性原子层沉积工艺包括：
在所述底反射层整个表面上沉积初始材料层，所述初始材料层的厚度与待形成的透明空腔层的最底层台阶高度相等；
所述第(1+i)次区域选择性原子层沉积工艺包括：
将所述底反射层表面等分为2i个第i子区域；
每间隔一个第i子区域在一个第i子区域上进行区域选择性原子层沉积，以形成第i次区域选择性原子层沉积工艺对应的材料层结构；
其中，第i次区域选择性原子层沉积工艺生成的材料层结构的厚度为2(m-i)个普通台阶高度；其中，所述普通台阶高度为待形成的透明空腔层中除最底层台阶以外的其它单个台阶的高度。
4.根据权利要求2所述的制备方法，其特征在于，所述通过m+1次区域选择性原子层沉积工艺在底反射层上形成N个台阶结构，具体包括：
将所述底反射层表面等分为N个子区域；
第1次区域选择性原子层沉积工艺包括：
在每个子区域上均沉积一层初始材料层，所述初始材料层的厚度与待形成的透明空腔层的最底层台阶高度相等；
第(1+i)次区域选择性原子层沉积工艺包括：
每间隔2(i-1)个子区域在2(i-1)个子区域上进行区域选择性原子层沉积，以形成第i次区域选择性原子层沉积工艺对应的材料层结构；
其中，第i次区域选择性原子层沉积工艺生成的材料层结构厚度为2(i-1)个普通台阶高度；其中，所述普通台阶高度为待形成的透明空腔层中除最底层台阶以外的其它单个台阶的高度；
其中，i∈{1,m}，且i为整数。
5.根据权利要求1-4任一项所述的制备方法，其特征在于，组成透明空腔层的材料是以水作为前驱体通过原子层沉积工艺生成的材料。
6.根据权利要求5所述的制备方法，其特征在于，所述以水作为前驱体通过原子层沉积工艺生成的材料至少包括以下材料中的一种：B2O3,MgO,Al2O3,SiO2,CaO,Sc2O3,TiO2,VOx,CrOx,FeOx,CoOx,NiO,CuO,ZnO,Ga2O3,GeO2,SrO/SrCO3,Y2O3,ZrO2,Nb2O5,In2O3,Sb2O5,La2O3,PrOx,Lu2O3,HfO2,Ta2O5,WO3,BiOx。
7.根据权利要求5所述的制备方法，其特征在于，每次区域选择性原子层沉积工艺具体包括：
采用疏水处理剂对所述底反射层表面进行表面处理，以在不需要生成原子层沉积材料层的表面形成疏水表面；
在处理后的所述底反射层表面上进行区域选择性原子层沉积，以在非疏水表面上沉积原子层沉积材料层；
去除疏水表面上的疏水处理剂。
8.根据权利要求7所述的制备方法，其特征在于，所述疏水处理剂为表面钝化剂。
9.根据权利要求8所述的制备方法，其特征在于，所述表面钝化剂为十八烷基三氯硅烷、六甲基硅胺、十八烷基三甲氧基硅烷、十八烷基三乙氧基硅烷和1H,1H,2H,2H-全氟辛基三氯硅烷中的至少一种。
10.根据权利要求8所述的制备方法，其特征在于，所述采用疏水处理剂对所述底反射层表面进行表面处理，以在不需要生成原子层沉积材料层的表面形成疏水表面，具体包括：
向所述底反射层表面上涂覆表面钝化剂，以在所述底反射层表面上形成自组装单层结构；
在带有所述自组装单层结构的所述底反射层上涂覆并烘干光刻胶；
对所述底反射层进行光刻、显影及弱等离子去胶工艺，以在所述底反射层表面上形成被光刻胶覆盖的区域和不被光刻胶覆盖的区域，并去除不被光刻胶覆盖的区域上的自组装单层结构；
剥离光刻胶，以在被光刻胶覆盖的区域上形成自组装单层结构，其中，形成有自组装单层结构的芯片表面区域即为疏水区域。
11.根据权利要求7所述的制备方法，其特征在于，所述疏水处理剂为可图形化的聚合物。
12.根据权利要求11所述的制备方法，其特征在于，所述聚合物为聚甲基丙烯酸甲酯。
13.根据权利要求11所述的制备方法，其特征在于，所述采用疏水处理剂对所述底反射层表面进行表面处理，以在不需要生成原子层沉积材料层的表面形成疏水表面，具体包括：
向所述底反射层表面上涂覆聚合物薄膜；
对所述底反射层表面的预设区域上的聚合物薄膜曝光；所述预设区域即为待形成的疏水区域；
去除未被曝光的聚合物薄膜；
对残留的聚合物薄膜进行软烘，然后真空烘烤去除聚合物薄膜中的水分，使聚合物薄膜保持干燥。
CN201610214392.0A 2016-04-07 2016-04-07 一种高光谱图像传感器的单片集成方法 Active CN105742306B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610214392.0A CN105742306B (zh) 2016-04-07 2016-04-07 一种高光谱图像传感器的单片集成方法
US15/477,191 US10157956B2 (en) 2016-04-07 2017-04-03 Method of monolithic integration of hyperspectral image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610214392.0A CN105742306B (zh) 2016-04-07 2016-04-07 一种高光谱图像传感器的单片集成方法

Publications (2)

Publication Number Publication Date
CN105742306A true CN105742306A (zh) 2016-07-06
CN105742306B CN105742306B (zh) 2018-12-25

Family

ID=56252959

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610214392.0A Active CN105742306B (zh) 2016-04-07 2016-04-07 一种高光谱图像传感器的单片集成方法

Country Status (2)

Country Link
US (1) US10157956B2 (zh)
CN (1) CN105742306B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108400260A (zh) * 2017-08-21 2018-08-14 武汉华星光电半导体显示技术有限公司 一种oled器件的制备方法
CN110867461A (zh) * 2019-11-26 2020-03-06 中国科学院微电子研究所 一种高光谱图像传感器单片集成方法、传感器及成像设备
TWI695193B (zh) * 2019-04-26 2020-06-01 采鈺科技股份有限公司 濾光結構
CN111424256A (zh) * 2020-04-30 2020-07-17 江苏菲沃泰纳米科技有限公司 镀膜方法及其防护层
CN112331797A (zh) * 2019-12-31 2021-02-05 广东聚华印刷显示技术有限公司 显示器件及其封装方法
WO2024001081A1 (zh) * 2022-06-29 2024-01-04 江苏鲁汶仪器股份有限公司 金属沾污收集系统和金属沾污收集方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3088446B1 (fr) * 2018-11-08 2022-12-09 Safran Reosc Procede de fabrication d'un filtre multi-spectral et filtre multi-spectral ainsi fabrique
FR3132362A1 (fr) * 2022-02-01 2023-08-04 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de fabrication d’un filtre multispectral pour une radiation électromagnétique

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211946A (zh) * 2006-12-27 2008-07-02 东部高科股份有限公司 图像传感器和其制造方法
CN102054772A (zh) * 2009-10-27 2011-05-11 北京邮电大学 用于多波长处理的单片集成光探测器阵列的制备方法
CN203259680U (zh) * 2013-05-15 2013-10-30 京东方科技集团股份有限公司 彩色滤光片及显示装置
US20140377963A1 (en) * 2013-06-21 2014-12-25 Carolyn R. Ellinger Patterning for selective area deposition

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007317750A (ja) * 2006-05-23 2007-12-06 Matsushita Electric Ind Co Ltd 撮像装置
JP5074106B2 (ja) * 2007-06-08 2012-11-14 パナソニック株式会社 固体撮像素子及びカメラ
EP2522968B1 (en) * 2009-11-30 2021-04-21 IMEC vzw Integrated circuit for spectral imaging system
JP5534981B2 (ja) * 2010-06-30 2014-07-02 株式会社東芝 固体撮像装置
US9035408B2 (en) * 2013-05-06 2015-05-19 The United States Of America, As Represented By The Secretary Of The Navy Nanometer-scale level structures and fabrication method for digital etching of nanometer-scale level structures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211946A (zh) * 2006-12-27 2008-07-02 东部高科股份有限公司 图像传感器和其制造方法
CN102054772A (zh) * 2009-10-27 2011-05-11 北京邮电大学 用于多波长处理的单片集成光探测器阵列的制备方法
CN203259680U (zh) * 2013-05-15 2013-10-30 京东方科技集团股份有限公司 彩色滤光片及显示装置
US20140377963A1 (en) * 2013-06-21 2014-12-25 Carolyn R. Ellinger Patterning for selective area deposition

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108400260A (zh) * 2017-08-21 2018-08-14 武汉华星光电半导体显示技术有限公司 一种oled器件的制备方法
CN108400260B (zh) * 2017-08-21 2020-07-03 武汉华星光电半导体显示技术有限公司 一种oled器件的制备方法
TWI695193B (zh) * 2019-04-26 2020-06-01 采鈺科技股份有限公司 濾光結構
US10840391B1 (en) 2019-04-26 2020-11-17 Visera Technologies Company Limited Light filter structure
CN110867461A (zh) * 2019-11-26 2020-03-06 中国科学院微电子研究所 一种高光谱图像传感器单片集成方法、传感器及成像设备
CN110867461B (zh) * 2019-11-26 2021-11-05 中国科学院微电子研究所 一种高光谱图像传感器单片集成方法、传感器及成像设备
CN112331797A (zh) * 2019-12-31 2021-02-05 广东聚华印刷显示技术有限公司 显示器件及其封装方法
CN111424256A (zh) * 2020-04-30 2020-07-17 江苏菲沃泰纳米科技有限公司 镀膜方法及其防护层
WO2024001081A1 (zh) * 2022-06-29 2024-01-04 江苏鲁汶仪器股份有限公司 金属沾污收集系统和金属沾污收集方法

Also Published As

Publication number Publication date
US10157956B2 (en) 2018-12-18
US20170294478A1 (en) 2017-10-12
CN105742306B (zh) 2018-12-25

Similar Documents

Publication Publication Date Title
CN105742306B (zh) 一种高光谱图像传感器的单片集成方法
US8749006B2 (en) Method and system for image sensor and lens on a silicon back plane wafer
US8883021B2 (en) MEMS nanostructures and methods of forming the same
JP2000352631A (ja) フォトニック結晶及びその製造方法
CN105518875A (zh) 光电转换装置及其制造方法
JP2013251292A (ja) 固体撮像装置およびその製造方法
CN107170766A (zh) 光栅的制作方法以及背照式cmos图像传感器
CN101419092A (zh) 平面化热绝缘结构的热释电红外探测器及其制备方法
CN103941313B (zh) 光学元件结构及用于其的光学元件制造工艺
CN110098211A (zh) 一种图像传感器及其制作方法
TWI467248B (zh) 彩色濾光結構及其製造方法
CN104217983B (zh) 用于处理载体的方法和载体
US20230280511A1 (en) Photoresist loading solutions for flat optics fabrication
CN110190078A (zh) 一种高光谱图像传感器的单片集成方法
CN107703056B (zh) 基于一维光子晶体的soi微环光子生物传感器制备方法
CN105260052A (zh) 盖板及其制作方法、显示装置及其制作方法
JP4067175B2 (ja) 固体撮像装置の製造方法
CN105742175A (zh) 形成纳米线阵列的方法
CN104157553A (zh) 双重图形化形成方法
CN102593718B (zh) 一种中红外激光器的制备方法
CN110596802B (zh) 一种斜齿图形光栅板的制作方法及光栅板
CN101431042B (zh) 图像传感器的制造方法
CN102437020A (zh) 晶圆控片及其形成方法
CN102431965A (zh) 凸柱结构的制造方法
CN103996602B (zh) 一种采用双侧墙工艺形成超低尺寸图形的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant