CN105742223B - 电子器件和制造电子器件的方法 - Google Patents

电子器件和制造电子器件的方法 Download PDF

Info

Publication number
CN105742223B
CN105742223B CN201511027139.6A CN201511027139A CN105742223B CN 105742223 B CN105742223 B CN 105742223B CN 201511027139 A CN201511027139 A CN 201511027139A CN 105742223 B CN105742223 B CN 105742223B
Authority
CN
China
Prior art keywords
flexible
wiring
electronic device
substrate
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201511027139.6A
Other languages
English (en)
Other versions
CN105742223A (zh
Inventor
任载星
金亨俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hana Micron Co Ltd
Original Assignee
Hana Micron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hana Micron Co Ltd filed Critical Hana Micron Co Ltd
Publication of CN105742223A publication Critical patent/CN105742223A/zh
Application granted granted Critical
Publication of CN105742223B publication Critical patent/CN105742223B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)

Abstract

本文公开了一种可折叠且可展开电子器件和一种制造所述电子器件的方法。所述电子器件可包括柔性芯片、保护膜和柔性基板。所述柔性芯片在其一个表面上可包括第一布线。所述柔性芯片通过从其第二表面减小厚度可具有可折叠且可展开结构。所述保护膜可设置于所述柔性芯片的所述第二表面上。所述柔性基板在其一个表面上可包括第二布线。所述第一布线可面向所述第二布线，并且所述第一布线可电连接至所述第二布线。

Description

电子器件和制造电子器件的方法
技术领域
本发明涉及电子器件和制造电子器件的方法。更具体，本发明涉及可折叠且可展开电子器件，和制造该可折叠且可展开电子器件的方法。
本申请根据35USC§119要求于2014年12月31日提交至韩国知识产权局(KIPO)的韩国专利申请No.10-2014-0194961的优先权，该专利的全部公开内容以引用方式并入本文。
背景技术
电子器件已广泛用于现代电子行业，使得要求诸如半导体存储器件的电子器件具有高性能、薄厚度和微小尺寸。为满足电子器件的这些要求，已研究并探索了各种解决方案。特别地，近期已开发具有可折叠且可展开结构的柔性电子器件。
发明内容
本发明的示例实施例提供了具有所需可折叠且可展开结构的电子器件。
本发明的示例实施例提供了制造具有所需可折叠且可展开结构的电子器件的方法。
根据本发明的一个方面，提供了一种电子器件，该电子器件包括柔性芯片、保护膜、柔性基板等。柔性芯片可包括设置于其第一表面上的第一布线。柔性芯片可具有通过从其第二表面减小厚度而形成的可折叠且可展开结构。保护膜可设置于柔性芯片的第二表面上以用于保护柔性芯片。柔性基板可包括设置于其一个表面上的第二布线。在这种情况下，柔性芯片的第一布线可基本上面向柔性基板的第二布线。第一布线可电连接至第二布线。
在示例实施例中，柔性芯片可具有约1.0至约50μm范围内的厚度。
在示例实施例中，保护膜可包括聚酰亚胺膜。
在一些示例实施例中，保护膜可包括基本上嵌入其中的至少一个金属图案。
在示例实施例中，柔性基板可包括柔性印刷电路板(FPCB)。
在示例实施例中，电子器件还可包括各向异性导电膜(ACF)，该各向异性导电膜设置于第一布线和第二布线之间。另选地，电子器件还可包括非导电膜(NCF)，该非导电膜设置于第一布线和第二布线之间。在这种情况下，第一布线透过NCF接触第二布线。
在示例实施例中，电子器件还可包括各向粘合层，该粘合层设置于柔性芯片和保护膜之间。
在示例实施例中，电子器件还可包括模塑构件以用于密封柔性芯片。
根据本发明的另一个方面，提供了一种制造电子器件的方法。在制造电子器件的方法中，可将保护条带附接至包括第一布线的第一基板的第一表面。第一基板的厚度可从该第一基板的第二表面减小以提供具有可折叠且可展开结构的柔性第一基板。可将保护膜附接至柔性第一基板的第二表面。保护条带可从柔性第一基板的第一表面移除。可执行热压缩工艺以使保护膜与柔性第一基板紧密地结合。可将柔性第一基板切割成包括第一布线的各个柔性芯片。可提供包括第二布线的柔性第二基板。第一布线可面向第二布线，然后第一布线可电连接至第二布线。
在示例实施例中，柔性第一基板可具有约1.0至约50μm范围内的厚度。
在示例实施例中，保护膜可包括聚酰亚胺膜。
在一些示例实施例中，保护膜可包括基本上嵌入其中的至少一个金属图案。
在示例实施例中，柔性第二基板可包括柔性印刷电路板。
在示例实施例中，第一布线可利用各向异性导电膜(ACF)电连接至第二布线，该各向异性导电膜设置于第一布线和第二布线之间。另选地，第一布线可透过设置于第一布线和第二布线之间的非导电膜(NCF)接触第二布线。
在一些示例实施例中，还有粘合层可形成于柔性芯片和保护膜之间。
在一些示例实施例中，可在将第一布线电连接至第二布线之后形成模塑构件以用于密封柔性芯片。
根据示例实施例，电子器件可包括设置于柔性芯片的第二表面上的保护膜，该第二表面相对于柔性芯片的第一表面，第一布线位于该第一表面上。因为保护膜在电子器件的制造工艺期间可有效地防止对柔性芯片的任何损坏或冲击，所以电子器件可具有改善的可靠性。另外，保护膜可增强电子器件的结构稳定性。因此，根据示例实施例的电子器件可有利地用于具有各种结构的新近电气和电子设备中。
附图简述
图1为示出根据本发明的示例实施例的电子器件的剖视图；
图2至5为示出根据本发明的示例实施例的制造电子器件的方法的剖视图；和
图6为示出根据本发明的示例实施例的电子器件的保护膜的剖视图。
具体实施方式
参考附图，下文将更全面地描述各种实施例，其中示出了一些实施例。然而，本发明可以多种不同形式来实施，并且不应理解为限于本文所阐述的实施例。相反地，提供这些实施例，使得本描述为全面的和完整的，并且将对本领域的技术人员完全表达了本发明的范围。在图中，为清楚起见，可夸大层和区域的尺寸和相对尺寸。
类似数字在全文指示类似元件。如本文所用，术语“和/或”包括相关列出项中的一个或多个的任一个或所有组合。应当理解，虽然术语第一、第二、第三等在本文可用于描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不应受这些术语限制。这些术语仅用于从一个区域、层或部分区分另一个元件、部件、区域、层或部分。因此，下文所讨论的第一元件、部件、区域、层或部分可称为第二元件、部件、区域或层而不脱离本发明的教导。本文所用的术语仅出于描述具体实施例的目的，并且非旨在限制本发明。如本文所用，单数形式“一个”、“一种”和“该”旨在也包括复数形式，除非文中另明确指出。还应当理解，术语“包括”和/或“包含”，在使用于本说明书中时，指定了所述及特征、整体、步骤、操作、元件和/或部件的存在，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、部件和/或其组合。
除非另有定义，本文所用的所有术语(包括技术和科学术语)具有与本发明所属领域的技术人员通常所理解相同的含义。还应当理解，术语(诸如常用词典中所定义的那些)应解释为具有与其在相关领域的情景中的含义一致的含义，并且不应以理想化或过于形式化意义来解释，除非本文明确定义如此。
图1为示出根据本发明的示例实施例的电子器件的剖视图。
参考图1，电子器件100可包括柔性芯片11、保护膜15和柔性基板21等。
柔性芯片11可具有所需的可折叠且可展开结构，并且通常还可具有基本上类似于本领域的半导体芯片的构造。例如，柔性芯片11可包括存储器半导体芯片或非存储器半导体芯片。另外，柔性芯片11可包括有源元件或无源元件。
在示例实施例中，柔性芯片11可利用柔性基板(诸如硅基板、塑料基板、树脂基板等)来形成。柔性芯片11可包括第一布线13，第一布线13设置于柔性基板的第一表面上。例如，柔性芯片11的第一布线13可通过在柔性基板的第一表面上形成具有各种结构的电路图案而获得。柔性芯片11可通过减小柔性基板的厚度而提供。例如，柔性基板的厚度可通过从其相对于第一表面的第二表面部分地移除柔性基板而减小。
在柔性芯片11具有小于1.0μm的厚度时，柔性芯片11的处理或传送无法适当地控制或调整。在柔性芯片11具有大于50μm的厚度的情况下，柔性芯片11不可根据需要充分地折叠和展开。即，柔性芯片11会没有适当可折叠且可展开结构。因此，柔性芯片11可具有约1.0μm至约50μm范围内的厚度。
根据示例实施例，柔性基板的厚度可通过磨制工艺或蚀刻工艺而减小，从而提供柔性芯片11。另选地，柔性芯片11可通过用于减小柔性基板的厚度的任何合适工艺而获得。因此，在其第一表面上包括第一布线13的柔性芯片11可确保所需的可折叠且可展开结构。
保护膜15可设置于柔性芯片11的第二表面上。保护膜15可防止柔性芯片11被损坏。另外，保护膜15可防止柔性芯片11在制造电子器件100的工艺中的扭曲。因此，保护膜15可改善柔性芯片11的结构稳定性。
在示例实施例中，保护膜15可包括聚酰亚胺(PI)膜。另外，保护膜15可包括基本上嵌入其中的至少一个金属图案61，如图6所示。例如，保护膜15可包括隔开预定距离的多个金属图案61。保护膜15的金属图案61可有效地辐射柔性芯片11所产生的热量。换句话讲，包括金属图案61的保护膜15可改善电子器件100的热辐射特性。
如图1所示，柔性基板21可包括设置于其一个表面上的第二布线23。柔性基板21的第二布线23可具有各种构造。例如，柔性基板21可包括柔性印刷电路板(FPCB)。此外，柔性基板21可包括引线框架。
如图1所示的电子器件100，柔性芯片11的第一布线13可基本上面向柔性基板21的第二布线23。例如，电子器件100可具有倒装芯片(flip chip)构造。柔性芯片11的第一布线13可电连接至柔性基板21的第二布线23。
在示例实施例中，柔性芯片11的第一布线13和柔性基板21的第二布线23可利用各向异性导电膜(ACF)或非导电膜(NCF)彼此电连接。即，ACF或NCF可插置于第一布线13和第二布线23之间。在第一布线13利用NCF电连接至第二布线23时，第一布线13透过NCF接触第二布线23。
在一些示例实施例中，电子器件100可额外地包括粘合层(参见图4)，该粘合层设置于保护膜15和柔性芯片11之间。粘合层可增强柔性芯片11和保护膜15之间的粘合强度。
如上文所描述，根据示例实施例的电子器件100由于柔性芯片11和柔性基板21可具有可折叠且可展开结构。另外，电子器件100可包括保护膜15，使得电子器件100可确保改善的结构稳定性。
在一些示例实施例中，电子器件100可额外地包括模塑构件27以用于密封柔性芯片11。模塑构件27可基本上覆盖保护膜15和柔性芯片11。例如，模塑构件27可包括柔性材料，诸如环氧模塑化合物(EMC)、硅，等等。
在电子器件100包括模塑构件27的情况下，电子器件100可确保可折叠且可展开结构，因为模塑构件27也可包括柔性材料。
在一些示例实施例中，电子器件100可进一步包括附加元件25，诸如设置于柔性基板21上的无源元件。附加元件25可与柔性芯片11隔开。因此，电子器件100可具有系统级封装(SIP)构造。
在下文中，将参考附图描述制造根据示例实施例的电子器件的方法。
图2至5为示出根据本发明的示例实施例的制造电子器件的方法的剖视图。在图2至5中，相同附图标号指示图1所示的相同元件。
参考图2，保护条带33可附接至包括第一布线13的第一基板31的第一表面，第一布线13设置于第一基板31的第一表面上。保护条带33可防止第一布线13被损坏。
第一基板31可包括柔性基板，例如，硅基板、塑料基板、树脂基板等。第一布线13可包括形成于第一基板31上的至少一个电路图案。另选地，第一布线13可包括隆起块(bump)。第一布线13可通过半导体制造技术所用的常用工艺形成于第一基板31上。
保护条带33可包括层合条带，并且在这种情况下，保护条带33可通过利用至少一个辊的滚压工艺附接至柔性基板31的第一表面。另选地，保护条带33可通过压制工艺设置于第一基板31的第一表面上。
参考图3，第一基板31可部分地移除以具有柔性结构。例如，第一基板31的厚度可减小，从而提供柔性第一基板35。
在示例实施例中，第一基板31的厚度可通过从第一基板31的第二表面部分地移除而减小。例如，第一基板31的厚度可通过磨制工艺、蚀刻工艺等减小。第一基板31的厚度可减小，使得柔性第一基板35可具有约1μm至约50μm范围内的厚度。因此，柔性第一基板35根据需要可为可折叠的且可展开的。在减小第一基板31的厚度时，保护条带33可有效地保护设置于柔性第一基板35的第一表面上的第一布线13。
参考图4，保护膜15可附接至柔性第一基板35的第二表面，以在制造电子器件的工艺中保护柔性第一基板35。
保护膜15可利用柔性材料(诸如聚酰亚胺膜)通过滚压工艺来形成。在这种情况下，保护膜15可利用至少一个辊附接至柔性第一基板35的第二表面。在一些示例实施例中，粘合层45可形成于柔性第一基板35的第二表面上，然后保护膜15可附接至粘合层45。例如，粘合层45可包括裸芯附接膜(DAF)。
在一些示例实施例中，保护膜15可包括至少一个金属图案61，如图6所示。保护膜15的金属图案61可改善电子器件的热辐射特性。
根据示例实施例，保护膜15可防止柔性第一基板35在柔性第一基板35的处理或制造期间被损坏。另外，包括设置于柔性第一基板35的第二表面上的保护膜15的电子器件可具有改善的结构稳定性。
在形成保护膜15之后，保护条带33可从柔性第一基板35的第一表面移除，如图5所示。因此，形成于柔性第一基板35的第一表面上的第一布线13可暴露。
参考图5，用于切割柔性第一基板35的条带37可附接至保护膜15。条带37可提供用于进行将柔性第一基板35切割成单独柔性芯片11的工艺，如图1所示。在将柔性第一基板35通过锯切工艺分成柔性芯片11的情况下，条带37可称为锯切条带。在一些示例实施例中，保护条带33在将条带37附接至保护膜15之后可从柔性第一基板35移除。
在示例实施例中，柔性第一基板35和保护膜15可通过热压缩工艺紧密地结合在一起。在可对柔性第一基板35和保护膜15执行热压缩工艺时，保护膜15可紧密地附接至柔性第一基板35，而不在柔性第一基板35和保护膜15之间产生空隙。
如果对在其第一表面上具有保护条带37的柔性第一基板35进行热压缩工艺，那么保护条带37可被烧焦并粘着至包括第一布线13的柔性第一基板35。因此，热压缩工艺可有利地在将保护条带37从柔性第一基板35的第一表面移除之后进行。
在热压缩工艺之后，柔性第一基板35可分成单独柔性芯片11，如图1所示。例如，柔性芯片11的每一个可通过切割工艺(诸如锯切工艺)来获得。
可提供包括第二布线23的柔性第二基板21，如图1所示。在此，第二布线23可设置于柔性第二基板21的一个表面上。柔性芯片11可设置于柔性第二基板21上，从而提供电子器件。
柔性芯片11的第一布线13可基本上面向柔性第二基板21的第二布线23，然后第一布线13可电连接至第二布线23。因此，电子器件可具有倒装芯片构造。
在示例实施例中，各向异性导电膜(ACF)可形成于柔性芯片11的第一布线13和柔性第二基板21的第二布线23之间，使得第一布线13可通过ACF电连接至第二布线23。在一些示例实施例中，非导电膜(NCF)可设置于柔性芯片11的第一布线13和柔性第二基板21的第二布线23之间。在这种情况下，柔性芯片11的第一布线13可透过NCF接触柔性第二基板21的第二布线23。
柔性芯片11可通过在柔性芯片11的第一表面上形成模塑构件(未示出)以基本上覆盖柔性芯片11而密封。模塑构件可利用柔性材料(诸如环氧模塑化合物(EMC)或硅)来形成。
在一些示例实施例中，诸如无源元件的附加元件(未示出)可形成于柔性第二基板21上。附加元件25可与柔性芯片11隔开。在这种情况下，电子器件可具有系统级封装(SIP)构造。因此，可获得具有基本上与图1所示的电子器件100的构造相同的构造的电子器件。
根据示例实施例，电子器件可包括设置于柔性芯片的第二表面上的保护膜，该第二表面相对于柔性芯片的第一表面，第一布线位于该第一表面上。因为保护膜在电子器件的制造工艺期间可有效地防止对柔性芯片的任何损坏或冲击，所以电子器件可具有改善的可靠性。另外，保护膜可增强电子器件的结构稳定性。因此，根据示例实施例的电子器件可有利地用于具有各种结构的新近电气和电子设备中。
前述内容说明了实施例，并且不应理解为对其的限制。虽然已描述了几个实施例，但是本领域的技术人员将易于理解，许多修改在实施例中是可能的，而不本质上脱离本发明的新颖性教导和优点。因此，所有此类修改旨在包括于如权利要求书所限定的本发明的范围内。在权利要求书中，任何手段加功能的语句用于涵盖此处所描述的执行所述功能的结构，并且不仅涵盖结构等效物，而且涵盖等效结构。因此，应当理解前述内容说明了各种实施例，并且不应理解为限于所公开的具体实施例，并且对所公开实施例以及其它实施例的修改旨在包括于所附权利要求书的范围内。

Claims (14)

1.一种电子器件，所述电子器件包括：
柔性芯片，所述柔性芯片在其第一表面上包括第一布线；
保护膜，所述保护膜设置于所述柔性芯片的第二表面上以用于保护所述柔性芯片；和
柔性基板，所述柔性基板在其一个表面上包括第二布线，
其中所述柔性芯片的所述第一布线面向所述柔性基板的所述第二布线，并且所述第一布线电连接至所述第二布线以形成倒装芯片构造，
其中所述柔性芯片通过制造工艺获得，所述制造工艺包括减小硅基板的第二表面的厚度、附接所述保护膜、以及分成各个芯片，
其中所述保护膜防止所述柔性芯片在制造出所述各个芯片的制造工艺过程中扭曲或损坏，并且改进了所述电子器件的结构稳定性，
其中所述柔性芯片、所述保护膜以及所述柔性基板全部具有可折叠和可展开的结构，使得所述电子器件是柔性的，并且
其中所述保护膜包括聚酰亚胺膜。
2.根据权利要求1所述的电子器件，其中所述柔性芯片具有1.0μm至50μm范围内的厚度。
3.根据权利要求1所述的电子器件，其中所述保护膜包括嵌入其中的至少一个金属图案。
4.根据权利要求1所述的电子器件，其中所述柔性基板包括柔性印刷电路板。
5.根据权利要求1所述的电子器件，还包括各向异性导电膜，所述各向异性导电膜设置于所述第一布线和所述第二布线之间，或包括非导电膜，所述非导电膜设置于所述第一布线和所述第二布线之间，其中所述第一布线透过所述非导电膜接触所述第二布线。
6.根据权利要求1所述的电子器件，还包括粘合层，所述粘合层设置于所述柔性芯片和所述保护膜之间。
7.根据权利要求1所述的电子器件，还包括模塑构件以用于密封所述柔性芯片。
8.一种制造电子器件的方法，所述方法包括：
将保护条带附接至包括第一布线的第一基板的第一表面；
从所述第一基板的第二表面减小所述第一基板的厚度以提供具有可折叠且可展开结构的柔性第一基板；
将保护膜附接至所述柔性第一基板的第二表面；
从所述柔性第一基板的所述第一表面移除所述保护条带；
执行热压缩工艺以使所述保护膜与所述柔性第一基板紧密地结合；
将所述柔性第一基板切割成包括所述第一布线的各个柔性芯片；
提供包括第二布线的柔性第二基板；和
使所述第一布线面向所述第二布线，并且将所述第一布线电连接至所述第二布线，
其中减小所述第一基板的厚度包括从硅基板的第二表面减小厚度，
其中所述保护膜防止所述柔性第一基板在制造出所述各个芯片的制造工艺过程中扭曲或损坏，并且改进了所述电子器件的结构稳定性，
其中所述柔性第一基板、所述保护膜以及所述柔性基板全部具有可折叠和可展开的结构，使得所述电子器件是柔性的，并且
其中所述保护膜包括聚酰亚胺膜。
9.根据权利要求8所述的方法，其中所述柔性第一基板具有1.0μm至50μm范围内的厚度。
10.根据权利要求8所述的方法，其中所述保护膜包括嵌入其中的至少一个金属图案。
11.根据权利要求8所述的方法，其中所述柔性第二基板包括柔性印刷电路板。
12.根据权利要求8所述的方法，其中所述第一布线利用设置于所述第一布线和所述第二布线之间的各向异性导电膜电连接至所述第二布线，或所述第一布线透过设置于所述第一布线和所述第二布线之间的非导电膜接触所述第二布线。
13.根据权利要求8所述的方法，还包括在所述柔性芯片和所述保护膜之间形成粘合层。
14.根据权利要求8所述的方法，还包括在将所述第一布线电连接至所述第二布线之后形成模塑构件以用于密封所述柔性芯片。
CN201511027139.6A 2014-12-31 2015-12-31 电子器件和制造电子器件的方法 Active CN105742223B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0194961 2014-12-31
KR1020140194961A KR102401764B1 (ko) 2014-12-31 2014-12-31 전자 소자 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
CN105742223A CN105742223A (zh) 2016-07-06
CN105742223B true CN105742223B (zh) 2019-05-07

Family

ID=56166063

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511027139.6A Active CN105742223B (zh) 2014-12-31 2015-12-31 电子器件和制造电子器件的方法

Country Status (3)

Country Link
US (1) US20160192500A1 (zh)
KR (1) KR102401764B1 (zh)
CN (1) CN105742223B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108780782A (zh) * 2017-01-25 2018-11-09 深圳市汇顶科技股份有限公司 晶片封装结构及封装方法
JP2018186214A (ja) * 2017-04-27 2018-11-22 セイコーエプソン株式会社 伸縮性回路基板およびひずみセンサー

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392143B1 (en) * 1999-01-18 2002-05-21 Kabushiki Kaisha Toshiba Flexible package having very thin semiconductor chip, module and multi chip module (MCM) assembled by the package, and method for manufacturing the same
CN1630051A (zh) * 2003-12-16 2005-06-22 精工爱普生株式会社 半导体装置的制造方法、半导体装置、电路基板、电子设备
US7633157B2 (en) * 2005-12-13 2009-12-15 Micron Technology, Inc. Microelectronic devices having a curved surface and methods for manufacturing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353369A (ja) * 2001-05-28 2002-12-06 Sharp Corp 半導体パッケージおよびその製造方法
JP2007266540A (ja) * 2006-03-30 2007-10-11 Elpida Memory Inc 半導体装置及びその製造方法
US8184166B2 (en) * 2006-07-06 2012-05-22 Nokia Corporation Method, device, mobile terminal and computer program product for a camera motion detection based scheme for improving camera input user interface functionalities
DE102006044525B3 (de) * 2006-09-21 2008-01-31 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung von gemeinsam bereitstellbaren flexiblen integrierten Schaltkreisen
US20120231257A1 (en) * 2009-11-20 2012-09-13 E.I. Du Pont De Nemours And Company Thermally and dimensionally stable polyimide films and methods relating thereto
US20130229776A1 (en) * 2011-12-23 2013-09-05 Wisconsin Alumni Research Foundation High-speed, flexible integrated circuits and methods for making high-speed, flexible integrated circuits
KR101356984B1 (ko) * 2012-02-23 2014-02-03 주식회사 이피지 연성 인쇄회로 기판의 배선 형성 방법
US20140239428A1 (en) * 2013-02-28 2014-08-28 Infineon Technologies Ag Chip arrangement and a method for manufacturing a chip arrangement

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392143B1 (en) * 1999-01-18 2002-05-21 Kabushiki Kaisha Toshiba Flexible package having very thin semiconductor chip, module and multi chip module (MCM) assembled by the package, and method for manufacturing the same
CN1630051A (zh) * 2003-12-16 2005-06-22 精工爱普生株式会社 半导体装置的制造方法、半导体装置、电路基板、电子设备
US7633157B2 (en) * 2005-12-13 2009-12-15 Micron Technology, Inc. Microelectronic devices having a curved surface and methods for manufacturing the same

Also Published As

Publication number Publication date
CN105742223A (zh) 2016-07-06
KR102401764B1 (ko) 2022-05-26
KR20160081316A (ko) 2016-07-08
US20160192500A1 (en) 2016-06-30

Similar Documents

Publication Publication Date Title
CN105280567B (zh) 半导体封装件及其制造方法
US10061965B2 (en) Fingerprint sensing unit and fingerprint sensing module
US9760754B2 (en) Printed circuit board assembly forming enhanced fingerprint module
JP6314070B2 (ja) 指紋認識用半導体装置、指紋認識用半導体装置の製造方法及び半導体装置
JP2005116771A (ja) 電子装置及びゴム製品及びそれらの製造方法
US9099450B2 (en) Package structure and method for manufacturing same
WO2009087296A3 (fr) Support de dispositif d'identification radiofréquence pour passeport et son procédé de fabrication
US9345134B2 (en) Printed wiring board
US8222707B2 (en) Semiconductor package structure and package method thereof
CN105742223B (zh) 电子器件和制造电子器件的方法
KR101772490B1 (ko) 인쇄회로기판 어셈블리
US20100237490A1 (en) Package structure and manufacturing method thereof
KR20160091493A (ko) 지문센서 모듈 및 이의 제조방법
US7581960B2 (en) Camera module and assembling process thereof
US20080122059A1 (en) Stacked chip package structure and fabricating method thereof
CN105742257B (zh) 电子器件和制造电子器件的方法
KR101842938B1 (ko) 캐비티기판 제조방법
US10121767B2 (en) Semiconductor storage device and manufacturing method thereof
JP5146358B2 (ja) 電子装置
WO2019103676A1 (en) Ultra-thin fingerprint sensor component and manufacturing method
KR102544561B1 (ko) 인쇄회로기판
US8912641B1 (en) Low profile electronic package and associated methods
US20170193264A1 (en) Trackpad semiconductor package of smart device and manufacturing method of same
KR101926558B1 (ko) 안테나 모듈 및 이의 제조방법
US20140027160A1 (en) Printed circuit board and fabricating method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant