CN105702639A - 具有堆叠的单独封装的功率器件的集成功率组件 - Google Patents

具有堆叠的单独封装的功率器件的集成功率组件 Download PDF

Info

Publication number
CN105702639A
CN105702639A CN201510919458.1A CN201510919458A CN105702639A CN 105702639 A CN105702639 A CN 105702639A CN 201510919458 A CN201510919458 A CN 201510919458A CN 105702639 A CN105702639 A CN 105702639A
Authority
CN
China
Prior art keywords
etching section
semiconductor die
lead frame
power switch
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510919458.1A
Other languages
English (en)
Inventor
曹应山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies North America Corp
Original Assignee
Infineon Technologies North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies North America Corp filed Critical Infineon Technologies North America Corp
Publication of CN105702639A publication Critical patent/CN105702639A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/37184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8484—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开涉及具有堆叠的单独封装的功率器件的集成功率组件。公开了一种集成功率组件。所述集成功率组件包括具有部分刻蚀段的第一引线框架、配置用于附接到第一引线框架的部分刻蚀段的第一半导体裸片、具有耦合到第一半导体裸片的上表面的无腿导电夹的第二引线框架。集成功率组件还包括在第二引线框架之上并且具有部分刻蚀段的第三引线框架、配置用于附接到第三引线框架的部分刻蚀段而配置的第二半导体裸片，其中第二半导体裸片通过第三引线框架的部分刻蚀段被耦合到第一半导体裸片并且其中第三引线框架的部分刻蚀段位于第二引线框架的无腿导电夹上。

Description

具有堆叠的单独封装的功率器件的集成功率组件
相关申请的交叉引用
本申请要求2014年12月11日提交的、序列号62/090501的题目为“PackageonPackagewithDualGauge”的临时专利申请的权益和优先权。通过引用将在该临时申请中公开的内容完全地并入于本申请。
技术领域
本公开涉及具有堆叠的单独封装的功率器件的集成功率组件。
背景技术
为了改善功率转换器的形状因子、电性能和热性能以及制造成本，经常期望将功率转换器电路的部件集成到功率半导体封装中。现在的功率转换系统设计要求在以诸如半桥或共源共栅(cascode)开关的多种配置下封装不同类型的功率晶体管时的多功能性和适应性。
在常规的功率半导体封装中，单独的半导体裸片被并排布置并且通过它们相应的导电夹被耦合到诸如印刷电路板(PCB)的共用的支撑表面。然而，通过导电夹和PCB在半导体裸片之间的布线可能不期望地增加电阻。此外，单独地横向布置的半导体裸片的形状因子要求在PCB上保留相当大的区域。而且，功率器件在工作期间经常产生显著的热量，如果热量没有从功率器件充分地消散，则这可能导致它们的温度上升到合适的温度范围以外。
因此，在本领域中需要在保持或者改善热性能、电性能和形状因子的同时，提供具有单独封装的功率器件的集成功率组件以在封装功率器件时增加功率器件的选择和多样性。
发明内容
本公开涉及一种基本上如在至少一个附图所示和/或结合至少一个附图所描述的并且如在权利要求中所阐述的、具有堆叠的单独封装的功率器件的集成功率组件。
附图说明
图1A图示了根据本申请的一个实施方式的功率转换器的示例性电路图。
图1B图示了根据本申请的一个实施方式的复合开关的示例性电路图。
图2A图示了根据本申请的一个实施方式的功率开关级的示例性集成功率组件的一部分的横截面图。
图2B图示了根据本申请的一个实施方式的功率开关级的示例性集成功率组件的一部分的横截面图。
图2C图示了根据本申请的一个实施方式的功率开关级的示例性集成功率组件的一部分的横截面图。
图3图示了根据本申请的一个实施方式的三相逆变器的透视图。
图4A图示了根据本申请的一个实施方式的复合开关的示例性集成功率组件的一部分的横截面图。
图4B图示了根据本申请的一个实施方式的复合开关的示例性集成功率组件的一部分的横截面图。
图4C图示了根据本申请的一个实施方式的复合开关的示例性集成功率组件的一部分的横截面图。
具体实施方式
以下的描述包含关于本公开中的实施方式的具体信息。本申请中的附图和它们伴随的详细的描述只针对示例性的实施方式。除非另有说明，图中的相同或对应的元件可以由相同或对应的附图标记指示。而且，本申请中的附图和图示一般是不成比例的并且并不旨在与实际的相对尺寸相对应。
现在参考图1A，图1A图示了根据本申请的实施方式的示例性功率转换电路的电路图。如在图1A中所示，功率转换电路100包括驱动器集成电路(IC)110以及具有高侧开关120和低侧开关130的功率开关级102。驱动器IC110被配置成提供作为栅极驱动信号的高侧驱动信号HO和低侧驱动信号LO，以驱动功率开关级102的相应的高侧开关120和低侧开关130。在功率开关级102中，高侧开关120和低侧开关130被耦合在正输入端子VIN(+)和负输入端子VIN(-)之间并且作为输出节点的开关节点140在高侧开关120和低侧开关130之间。
如在图1A中图示的，高侧开关120(例如Q1)包括具有漏极122(例如D1)、源极124(例如S1)和栅极126(例如G1)的控制晶体管。低侧开关130(例如Q2)包括具有漏极132(例如D2)、源极134(例如S2)和栅极136(例如G2)的同步(下文中“同步”(sync))晶体管。高侧开关120的漏极122被耦合到正输入端子VIN(+)，同时高侧开关120的源极124被耦合到开关节点140。高侧开关120的栅极126被耦合到向栅极126提供高侧驱动信号HO的驱动器IC110。如在图1A中图示的，低侧开关130的漏极132被耦合到开关节点140，同时低侧开关130的源极134被耦合到负输入端子VIN(-)。低侧开关130的栅极136被耦合到向栅极136提供低侧驱动信号LO的驱动器IC110。
在实施方式中，高侧开关120和低侧开关130中的至少一个包括诸如硅金属氧化物半导体场效应晶体管(MOSFET)的IV族半导体器件。在另一实施方式中，高侧开关120和低侧开关130中的至少一个包括诸如氮化镓(GaN)高电子迁移率晶体管(HEMT)的III-V族半导体器件。在其他实施方式中，高侧开关120和低侧开关130可以包括诸如双极结型晶体管(BJT)和绝缘栅双极型晶体管(IGBT)的其他合适的半导体器件。
在实施方式中，高侧开关120和低侧开关130(也被分别地称为功率开关120和功率开关130)均可以包括III-V族半导体器件(例如III族氮化物晶体管)和IV族半导体器件(例如硅晶体管)。通过在功率开关级102中包括至少一个III族氮化物晶体管，功率转换电路100可以利用由III族-氮化物材料提供的高击穿电场、高饱和速度和二维电子气(2DEG)。例如，可能期望该至少一个III族氮化物晶体管在功率转换电路100中作为增强型器件工作。这可以通过将诸如耗尽型GaN晶体管的至少一个III族氮化物晶体管以共源共栅的方式与IV族晶体管耦合以产生诸如在图1B中的增强型复合开关142的增强型复合开关。
现在参考图1B，图1B图示了根据本申请的实施方式的具有与IV族晶体管共源共栅的III-V族晶体管的复合晶体管的示例性电路图。增强型复合开关142包括复合源极S1、复合栅极G1和复合漏极D1。增强型复合开关142可以与图1A中的高侧开关120和低侧开关130中的至少一个相对应。例如，将一个增强型复合开关142作为高侧开关120利用的同时，将另一增强型复合开关142作为图1A中的功率转换电路100中的低侧开关130利用。因此，增强型复合开关142的复合源极S1、复合栅极G1和复合漏极D1可以分别与高侧开关120的源极124(例如S1)、栅极126(例如G1)和漏极122(例如D1)相对应。增强型复合开关142的复合源极S1、复合栅极G1和复合漏极D1可以分别与低侧开关130的源极134(例如S2)、栅极136(例如G2)和漏极132(例如D2)相对应。
如在图1B中图示的，增强型复合开关142包括与IV族晶体管170共源共栅的III-V族晶体管160。例如，III-V族晶体管160可以是诸如GaNHMET的III族氮化物异质结场效应晶体管(HFET)。在本实施方式中，III-V族晶体管160是诸如耗尽型GaN晶体管的耗尽型晶体管。IV族晶体管170可以是诸如硅功率MOSFET的硅基功率半导体器件。在本实施方式中，IV族晶体管170可以是诸如增强型硅晶体管的增强型晶体管。
如在图1B中图示的，III-V族晶体管160(例如Q3)包括漏极162(例如D3)、源极164(例如S3)和栅极166(例如G3)。IV族晶体管170(例如Q4)包括漏极172(例如D4)、源极174(例如S4)和栅极176(例如G4)。III-V族晶体管160的漏极162被耦合到复合漏极D1，同时III-V族晶体管160的源极164被耦合到开关节点180。III-V族晶体管160的栅极166被耦合到IV族晶体管170的源极174。如在图1B中图示的，IV族晶体管170的漏极172被耦合到开关节点180，同时IV族晶体管170的源极174被耦合到复合源极S1。IV族晶体管170的栅极176被耦合到复合栅极G1。
在增强型复合开关142中，IV族晶体管170的漏极172被连接到III-V族晶体管的源极164使得在反向电压情况下，两个器件都将处于阻断模式。如所配置的，IV族晶体管170可以是低电压器件而III-V族晶体管160可以是高电压器件。在增强型复合开关142中，III-V族晶体管160的栅极166被连接到IV族晶体管170的源极174。因此，在IV族晶体管170的栅极176上没有偏置电压时，III-V族晶体管160可以是关断的，使得增强型复合开关142是常关断型器件。
根据本申请的实施方式，III-V族晶体管160和IV族晶体管170可以在集成功率组件中的印刷电路板(PCB)上被耦合到一起。根据本申请的实施方式，IV族晶体管170在位于PCB上的IV族半导体裸片上，并且III-V族晶体管160在位于IV族半导体裸片之上的III-V族半导体裸片上。在集成功率组件中，III-V族晶体管160可以被耦合到IV族晶体管170，这样可以提供降低的形状因子和增强的热消散。
现在参考图2A，图2A图示了根据本申请的一个实施方式的功率开关级的示例性集成功率组件的一部分的横截面图。如在图2A中图示的，半导体封装221包括具有功率开关220的半导体裸片204、具有非刻蚀段254a和非刻蚀段254d以及部分刻蚀段254b和部分刻蚀段254c的引线框架254以及具有部分刻蚀导电夹256a和无腿导电夹256b的引线框架256。而且，半导体封装221包括基本覆盖引线框架254、半导体裸片204和引线框架256的模制化合物292a。
如在图2A中图示的，半导体裸片204包括功率开关220。在实施方式中，功率开关220可以与图1A的功率转换电路100中的高侧开关120相对应。功率开关220包括控制晶体管，该控制晶体管具有位于半导体裸片204的上表面上的功率电极222(例如漏极电极)以及位于半导体裸片204的下表面上的功率电极224(例如源极电极)和位于半导体裸片204的下表面上控制电极226(例如栅极电极)。功率开关220的功率电极222和功率电极224和控制电极226均可以包括诸如钛、铜、镍或银的可焊接的前金属。功率电极222(例如漏极电极)被电耦合以及机械耦合到引线框架256的无腿导电夹256b，无腿导电夹256b又被电耦合以及机械耦合到引线框架254的非刻蚀段254d。功率开关220的控制电极226(例如栅极电极)和功率电极224(例如源极电极)被分别电耦合以及机械耦合到引线框架254的部分刻蚀段254b和部分刻蚀段254c。
如在图2A中图示的，模制化合物292a基本覆盖具有功率开关220的半导体裸片204、具有非刻蚀段254a和254d以及部分刻蚀段254b和254c的引线框架254以及具有部分刻蚀导电夹256a和无腿导电夹256b的引线框架256。如在图2A中图示的，半导体封装221的部分刻蚀导电夹256a的上表面和无腿导电夹256b的上表面，以及非刻蚀段254a和254d以及部分刻蚀段254b和254c的下表面未被模制化合物292a覆盖。因此，半导体封装221可以被附接到上方和下方具有半导体部件的其他半导体封装，以形成例如功率转换电路或共源共栅开关。
如在图2A中图示的，引线框架256包括部分刻蚀导电夹256a和无腿导电夹256b。部分刻蚀导电夹256a和无腿导电夹256b具有基本共面的上表面。如在图2A中图示的，部分刻蚀导电夹256a具有非刻蚀部分和部分刻蚀部分，其中非刻蚀部分仍然保留引线框架256的完整的厚度并且部分刻蚀部分具有作为引线框架256的完整厚度的一部分的厚度。部分刻蚀导电夹256a被配置成为半导体裸片204提供间隙(clearance)，使得在半导体裸片204上的功率开关220不被电短路到例如将要附接到半导体封装221的任何部件。无腿导电夹256b被电耦合以及机械耦合到功率开关220的功率电极222。无腿导电夹256b与部分刻蚀导电夹256a物理分离，并且具有基本平坦的主体，该主体具有作为引线框架256的完整厚度的基本均匀的厚度。
在本实施方式中，部分刻蚀导电夹256a和无腿导电夹256b由相同的材料制成，并且具有基本均匀的成分。在另一实施方式中，部分刻蚀导电夹256a和无腿导电夹256b可以由不同的材料制成并且具有不同的成分。在本实施方式中，引线框架256的部分刻蚀导电夹256a和无腿导电夹256b包括铜。在另一实施方式中，部分刻蚀导电夹256a和无腿导电夹256b可以包括诸如铝或钨的其他合适的导电材料。
如在图2A中图示的，引线框架254包括非刻蚀段254a和非刻蚀段254d以及部分刻蚀段254b和部分刻蚀段254c。非刻蚀段254a和非刻蚀段254d以及部分刻蚀段254b和部分刻蚀段254c是引线框架254的不同部分，其中非刻蚀段254a和非刻蚀段254d保留引线框架254的完整厚度，并且部分刻蚀段254b和部分刻蚀段254c被刻蚀，因此具有引线框架254的完整厚度的一部分(例如非刻蚀段254a的厚度的一半或四分之一)。非刻蚀段254a和非刻蚀段254d以及部分刻蚀段254b和部分刻蚀段254c彼此物理分离。在本实施方式中，非刻蚀段254a和非刻蚀段254d以及部分刻蚀段254b和部分刻蚀段254c由相同的材料制成并且具有基本均匀的成分。在另一实施方式中，非刻蚀段254a和非刻蚀段254d以及部分刻蚀段254b和部分刻蚀段254c可以由不同的材料制成并且具有不同的成分。在本实施方式中，引线框架254的非刻蚀段254a和非刻蚀段254d以及部分刻蚀段254b和部分刻蚀段254c可以包括诸如铜、铝或钨的金属、金属合金、三金属(tri-metal)或其他导电材料。在本实施方式中，部分刻蚀段254b和部分刻蚀段254c具有作为引线框架254的完整厚度的一部分的基本均匀的厚度。在另一实施方式中，部分刻蚀段254b和部分刻蚀段254c可以具有不同的厚度。
如在图2A中图示的，由于半导体裸片204位于与引线框架254的非刻蚀段相对的引线框架254的部分刻蚀段上，所以可以降低在半导体封装221中的半导体裸片204的整体高度，使得在常规导电夹中采用的腿部分可以被省去。在本实施方式中，无腿导电夹256b具有不含腿部分的基本平坦的主体。与具有附接到非刻蚀引线段和具有腿部分的导电夹的半导体裸片的常规的功率半导体封装相比，本申请的实施方式利用引线框架254的部分刻蚀段254b和部分刻蚀段254c，使半导体裸片204能够在具有降低的整体高度的情况下放置在半导体封装221中，这又降低了半导体封装221的形状因子。在一个实施方式中，半导体裸片204可以具有70μm(即70*10-6米)或更少的厚度，并且半导体封装221可以具有0.4mm(即0.4*10-3米)或更少的整体高度。
此外，通过采用无腿导电夹256b和配置用于附接到部分刻蚀段254b和部分刻蚀段254c的半导体裸片204，无腿导电夹256b的厚度可以被调整以改善高电流和高电压处理能力来符合特定实施方式的需求而不显著地影响半导体封装221的整体高度。此外，因为引线框架256在它的上表面上暴露，并且引线框架254在它的下表面上暴露，所以半导体封装221是高度地可调整的，使得它可以在它的上表面和/或下表面上直接地被附接到其他半导体封装以形成多功能配置。
现在参考图2B，图2B图示了根据本申请的一个实施方式的功率开关级的示例性集成功率组件的一部分的横截面图。如在图2B中图示的，半导体封装231包括具有功率开关230的半导体裸片206，具有非刻蚀段250a、非刻蚀段250d和非刻蚀段250e以及部分刻蚀段250b和部分刻蚀段250c的引线框架250，以及具有部分刻蚀导电夹252a、无腿导电夹252b和非刻蚀段252c的引线框架252。而且，半导体封装231包括基本覆盖引线框架250、半导体裸片206和引线框架252的模制化合物292b。
如在图2B中图示的，半导体裸片206包括功率开关230。在实施方式中，功率开关230可以与图1A的功率转换电路100中的低侧开关130相对应。功率开关230包括同步晶体管，该同步晶体管具有位于半导体裸片206的上表面上的功率电极232(例如漏极电极)和位于半导体裸片206的下表面上的功率电极234(例如源极电极)和控制电极236(例如栅极电极)。功率开关230的功率电极232和功率电极234以及控制电极236均可以包括诸如钛、铜、镍或银的可焊接的前金属。功率电极232(例如漏极电极)被电耦合以及机械耦合到引线框架252的无腿导电夹252b，无腿导电夹252b又被电耦合以及机械耦合到引线框架250的非刻蚀段250d。功率开关230的控制电极236(例如栅极电极)和功率电极234(例如源极电极)被分别电耦合以及机械耦合到引线框架250的部分刻蚀段250b和部分刻蚀段250c。
如在图2B中图示的，模制化合物292b基本覆盖具有功率开关230的半导体裸片206，具有非刻蚀段250a、非刻蚀段250d和非刻蚀段250e以及部分刻蚀段250b和部分刻蚀段250c的引线框架250以及具有部分刻蚀导电夹252a和无腿导电夹252b和非刻蚀段252c的引线框架252。如在图2B中图示的，半导体封装231的部分刻蚀导电夹252a、无腿导电夹252b和非刻蚀段252c的上表面以及非刻蚀段250a、非刻蚀段250d和非刻蚀段250e以及部分刻蚀段250b和部分刻蚀段250c的下表面未被模制化合物292b覆盖。因此，半导体封装231可以被附接到上方和下方具有半导体部件的其他半导体封装，以形成例如功率转换电路或共源共栅开关。
如在图2B中图示的，引线框架252包括部分刻蚀导电夹252a、无腿导电夹252b和非刻蚀段252c。部分刻蚀导电夹252a、无腿导电夹256b和非刻蚀段252c具有基本共面的上表面。如在图2B中图示的，部分刻蚀导电夹252a具有非刻蚀部分和部分刻蚀部分，其中非刻蚀部分仍然保留引线框架252的完整的厚度并且部分刻蚀部分具有作为引线框架252的完整厚度的一部分的厚度。
部分刻蚀导电夹252a被配置成为半导体裸片206提供间隙(clearance)，使得在半导体裸片206上的功率开关230不被电短路到例如将要附接到半导体封装231的任何部件。无腿导电夹252b被电耦合以及机械耦合到功率开关230的功率电极232。无腿导电夹252b与部分刻蚀导电夹252a和非刻蚀段252c物理分离并且具有基本平坦的主体，该主体具有作为引线框架256的完整厚度的基本均匀的厚度。
在本实施方式中，部分刻蚀导电夹252a、无腿导电夹252b和非刻蚀段252c由相同的材料制成并且具有基本均匀的成分。在另一实施方式中，部分刻蚀导电夹252a、无腿导电夹252b和非刻蚀段252c可以由不同的材料制成并且具有不同的成分。在本实施方式中，引线框架252的部分刻蚀导电夹252a、无腿导电夹252b和非刻蚀段252c包括铜。在另一实施方式中，部分刻蚀导电夹252a、无腿导电夹252b和非刻蚀段252c可以包括诸如铝或者钨的其他合适的导电材料。
如在图2B中图示的，引线框架250包括非刻蚀段250a、非刻蚀段250d和非刻蚀段250e以及部分刻蚀段250b和部分刻蚀段250c。非刻蚀段250a、非刻蚀段250d和非刻蚀段250e以及部分刻蚀段250b和部分刻蚀段250c是引线框架250的不同部分，其中非刻蚀段250a、非刻蚀段250d和非刻蚀段250e保留引线框架250的完整厚度，并且部分刻蚀段250b和部分刻蚀段250c被刻蚀，因此具有引线框架250的完整厚度的一部分(例如非刻蚀段250a的厚度的一半或四分之一)。非刻蚀段250a、非刻蚀段250d和非刻蚀段250e以及部分刻蚀段250b和部分刻蚀段250c彼此物理分离。在本实施方式中，非刻蚀段250a、非刻蚀段250d和非刻蚀段250e以及部分刻蚀段250b和部分刻蚀段250c由相同的材料制成并且具有基本均匀的成分。在另一实施方式中，非刻蚀段250a、非刻蚀段250d和非刻蚀段250e以及部分刻蚀段250b和部分刻蚀段250c可以由不同的材料制成并且具有不同的成分。在本实施方式中，引线框架250的非刻蚀段250a、非刻蚀段250d和非刻蚀段250e以及部分刻蚀段250b和部分刻蚀段250c可以包括诸如铜、铝或钨的金属、金属合金、三金属或其他导电材料。在本实施方式中，部分刻蚀段250b和部分刻蚀段250c具有作为引线框架250的完整厚度的一部分的基本均匀的厚度。在另一实施方式中，部分刻蚀段250b和部分刻蚀段250c可以具有不同的厚度。
如在图2B中图示的，由于半导体裸片206位于与非刻蚀段相对的引线框架250的部分刻蚀段上，所以可以降低在半导体封装231中的半导体裸片206的整体高度，使得在常规导电夹中采用的腿部分可以被省去。在本实施方式中，无腿导电夹252b具有不含腿部分的基本平坦的主体。与具有附接到非刻蚀引线段和具有腿部分的导电夹的半导体裸片的常规的功率半导体封装相比，本申请的实施方式利用引线框架250的部分刻蚀段250b和部分刻蚀段250c使半导体裸片206能够在具有降低的整体高度的情况下放置在半导体封装231中，这又降低了半导体封装231的形状因子。在一个实施方式中，半导体裸片206可以具有70μm(即70*10-6米)或更少的厚度并且半导体封装231可以具有0.4mm(即0.4*10-3米)或更少的整体高度。
此外，通过采用无腿导电夹252b和被配置用于附接到部分刻蚀段254b和部分刻蚀段254c的半导体裸片206，无腿导电夹256b的厚度可以被调整以改善高电流和高电压处理能力来符合特定实施方式的需求而不显著地影响半导体封装231的整体高度。此外，因为引线框架252在它的上表面暴露并且引线框架250在它的下表面暴露，所以半导体封装231是高度地可调整的，使得它可以在它的上表面和/或下表面直接地被附接到其他半导体封装以形成多功能的配置。
现在参考图2C，图2C图示了根据本申请的一个实施方式的功率开关级的示例性集成功率组件的横截面图。如在图2C中图示的，集成功率组件202包括直接堆叠在半导体封装231上的半导体封装221，其中半导体封装221和半导体封装231可以分别与图2A和图2B中的半导体封装221和半导体封装231相对应。在一个实施方式中，半导体封装221可以通过利用例如焊料、烧结剂(sinter)或烧结合金(未在图2C中显式地示出)被附接到半导体封装231。
如在图2C中图示的，集成功率组件202包括具有功率开关220的半导体裸片204，具有功率开关230的半导体裸片206，具有在衬底290上的非刻蚀段250a、非刻蚀段250d和非刻蚀段250e以及部分刻蚀段250b和部分刻蚀段250c的引线框架250、具有部分刻蚀导电夹252a、无腿导电夹252b和非刻蚀段252c的引线框架252，具有非刻蚀段254a和非刻蚀段254d以及部分刻蚀段254b和部分刻蚀段254c的引线框架254以及具有部分刻蚀导电夹256a和无腿导电夹256b的引线框架256。在本实施方式中，功率开关220和功率开关230可以分别与如在图1A中所示的高侧开关120和低侧开关130相对应并且可以如此连接。由于半导体封装221和半导体封装231均具有暴露的上表面和下表面，可以通过简单地将半导体封装221堆叠在半导体封装231顶上来实现将功率开关220和功率开关230以半桥的方式连接。
如在图2C中图示的，半导体裸片204包括功率开关220。在实施方式中，功率开关220可以与图1A的功率转换电路100中的高侧开关120相对应。功率开关220的控制电极226(例如栅极电极)和功率电极224(例如源极电极)被分别电耦合以及机械耦合到引线框架254的部分刻蚀段254b和部分刻蚀段254c。引线框架254的部分刻蚀段254b和部分刻蚀段254c被分别直接附接到引线框架252的部分刻蚀导电夹252a和无腿导电夹252b的暴露的上表面。因此，通过部分刻蚀段254b、部分刻蚀导电夹252a和非刻蚀段250a，功率开关220的控制电极226(例如栅极电极)被电耦合到衬底290。通过部分刻蚀段254c和无腿导电夹252b，功率开关220的功率电极224(例如源极电极)被电耦合到功率开关230的功率电极232(例如漏极电极)，功率电极232又经过非刻蚀段250d被电耦合到衬底290。通过无腿导电夹256b、非刻蚀段254d、非刻蚀段252c和非刻蚀段250e，功率开关220的功率电极222(例如漏极电极)被电耦合到衬底290。
如在图2C中图示的，半导体裸片206包括功率开关230。在实施方式中，功率开关230可以与图1A的功率转换电路100中的低侧开关130相对应。功率开关230的控制电极236(例如栅极电极)和功率电极234(例如源极电极)被分别电耦合以及机械耦合到引线框架250的部分刻蚀段250b和部分刻蚀段250c，部分刻蚀段250b和部分刻蚀段250c被电耦合以及机械耦合到衬底290。通过部分刻蚀段254c和无腿导电夹252b，功率开关230的功率电极232(例如漏极电极)被电耦合到功率开关220的功率电极224(例如源极电极)，部分刻蚀段254c和无腿导电夹252b可以与图1A中的开关节点140相对应。通过非刻蚀段250d，无腿导电夹252b又被电耦合到衬底290。
应当理解功率开关220、功率开关230、引线框架250、引线框架252、引线框架254和引线框架256中的任意项的之间的电连接和/或机械连接可以通过利用诸如无铅焊料的焊料或通过利用烧结剂或烧结合金完成。
如在图2C中图示的，在集成功率组件202中，在集成功率组件202的上表面处暴露部分刻蚀导电夹256a和无腿导电夹256b。由于部分刻蚀导电夹256a和无腿导电夹256b的大的上表面被暴露(即未被模制化合物292a覆盖)，所以部分刻蚀导电夹256a和无腿导电夹256b可以起到热沉的作用以通过例如通过直接向周围空气辐射热量而提供增强的热消散。在另一实施方式中，模制化合物292a可以覆盖半导体裸片204和引线框架256并且完全地将半导体裸片204和引线框架256嵌入。
通过将半导体封装221直接堆叠在半导体封装231顶上，集成功率组件202可以有利地避免具有长布线路径以及非对称电流路径。例如，在本实施方式中，在功率开关220和功率开关230之间的连接的长度主要由无腿导电夹252b的厚度确定。像那样，在功率开关220(例如高侧开关)和功率开关230(例如低侧开关)之间的通过部分刻蚀段254c和无腿导电夹252b的连接可以具有低寄生电阻和电感。
如在图2C中所图示的，由于半导体裸片204和半导体裸片206分别位于如与引线框架254和引线框架250的非刻蚀段相对的引线框架254和引线框架250的部分刻蚀段上，所以可以降低在集成功率组件202中的半导体裸片204和半导体裸片206中的每个半导体裸片的整体高度，使得在常规导电夹中采用的腿部分可以被省去。在本实施方式中，无腿导电夹252b和无腿导电夹256b中的每个无腿导电夹具有不含腿部分的基本平坦的主体。作为结果，可以降低集成功率组件202的整体高度，这又降低了集成功率组件202的形状因子。与具有并排布置并且通过它们相应的导电夹被耦合到衬底的单独的半导体裸片的常规的功率半导体封装相比，通过将具有半导体裸片204的半导体封装221堆叠在衬底上的具有半导体裸片206的半导体封装231之上，集成功率组件202可以有利地具有降低的占位面积(footprint)，由此降低集成功率组件202的形状因子。在一个实施方式中，半导体裸片204和半导体裸片206均可以具有70μm(即70*10-6米)或更少的厚度并且集成功率组件202可以具有0.8mm(即0.8*10-3米)或更少的整体高度。
在实施方式中，具有以半桥的方式连接的功率开关220和功率开关230的集成功率组件202可以对应于三相逆变器或更一般地多相逆变器的一个相，例如其可以用于驱动电动机。例如，在集成功率组件202中，功率开关220(例如高侧开关)和功率开关230(例如低侧开关)以半桥的方式连接，功率开关220和功率开关230可以在高侧电源总线(例如在图1A中的正输入端子VIN(+))和低侧电源总线(例如在图1A中的负输入端子VIN(-))之间耦合，其中在功率开关220和功率开关230之间的部分刻蚀段254c和无腿导电夹252b作为输出端子(例如在图1A中的开关节点140)。
现在参考图3，图3图示了根据本申请的实施方式的三相逆变器的透视图。如在图3中图示的，三相逆变器300包括形成在衬底390上并且耦合到电源总线394的集成功率组件302u、集成功率组件302v和集成功率组件302w。在一个实施方式中，集成功率组件302u、集成功率组件302v和集成功率组件302w分别可以是三相逆变器300的U相、V相和W相，例如三相逆变器300可以用于驱动电动机。在图3中的集成功率组件302u、集成功率组件302v和集成功率组件302w中的每个功率组件可以与在图2C中的集成功率组件202相对应。例如，集成功率组件302u、集成功率组件302v和集成功率组件302w中的每个可以包括在集成功率组件中(例如在图2C中的集成功率组件202)以半桥的方式连接的高侧开关(例如在图2C中的功率开关220)和低侧开关(例如在图2C中的功率开关230)。电源总线394被配置成附接到集成功率组件302u、集成功率组件302v和集成功率组件302w中的每个集成功率组件中的半桥并且向所述半桥提供高侧总线电压(例如在图2C中，通过无腿导电夹256b向功率开关220的功率电极222提供高侧总线电压)。而且，由于电源总线394在它的上表面上有大的暴露区域，所以功率总线394可以起到集成功率组件302u、集成功率组件302v和集成功率组件302w的公共热沉的作用，以例如通过直接向周围空气辐射热量来提供增强的热消散。
现在参考图4A，图4A图示了根据本申请的一个实施方式的复合开关的示例性集成功率组件的一部分的横截面图。如在图4A中图示的，半导体封装461包括具有功率开关460的半导体裸片468、具有非刻蚀段454a和非刻蚀段454c以及部分刻蚀段454b的引线框架454以及具有无腿导电夹456a和无腿导电夹456b的引线框架456。而且，半导体封装461包括基本覆盖引线框架454、半导体裸片468和引线框架456的模制化合物492a。
如在图4A中图示的，半导体裸片468包括功率开关460。在一个实施方式中，功率开关460可以与图1B的增强型复合开关142中的III-V族晶体管160相对应。例如，功率开关460可以是诸如GaNHEMT的III族氮化物HFET。在本实施方式中，功率开关460是诸如耗尽型GaN晶体管的耗尽型晶体管。功率开关460包括位于半导体裸片468的上表面上的功率电极462(例如漏极电极)和位于半导体裸片468的上表面上的控制电极466(例如栅极电极)以及位于半导体裸片的下表面上的功率电极464(例如源极电极)。功率开关460的功率电极462和功率电极464以及控制电极466均可以包括诸如钛、铜、镍或银的可焊接的前金属。
如在图4A中图示的，功率开关460的控制电极466(例如栅极电极)被电耦合以及机械耦合到引线框架456的无腿导电夹456a。功率开关460的功率电极462(例如漏极电极)被电耦合以及机械耦合到引线框架456的无腿导电夹456b。功率开关460的功率电极464(例如源极电极)被电耦合以及机械耦合到引线框架454的部分刻蚀段454b。
如在图4A中图示的，引线框架454包括非刻蚀段454a和非刻蚀段454c以及部分刻蚀段454b。通过无腿导电夹456a，位于半导体裸片468的上表面上的控制电极466被电耦合到非刻蚀段454a。通过无腿导电夹456b，位于半导体裸片468的上表面上的功率电极462被电耦合到非刻蚀段454c。位于半导体裸片468的下表面上的功率电极464被电耦合以及机械耦合到部分刻蚀段454b。
如在图4A中图示的，模制化合物492a基本覆盖具有功率开关460的半导体裸片468、具有非刻蚀段454a和非刻蚀段454c以及部分刻蚀段454b的引线框架454以及具有无腿导电夹456a和无腿导电夹456b的引线框架456。如在图4A中图示的，半导体封装461的无腿导电夹456a和无腿导电夹456b的上表面以及非刻蚀段454a和非刻蚀段454c以及部分刻蚀段454b的下表面未被模制化合物492a覆盖。因此，半导体封装461可以被附接到上方和下方具有半导体部件的其他半导体封装，以形成例如功率转换电路或共源共栅开关。
如在图4A中图示的，引线框架456包括无腿导电夹456a和无腿导电夹456b，其中无腿导电夹456a与无腿导电夹456物理分离。无腿导电夹456a和无腿导电夹456b均具有基本平坦的主体，该主体具有作为引线框架456的完整厚度的基本均匀的厚度。在本实施方式中，无腿导电夹456a和无腿导电夹456b由相同的材料制成并且具有基本均匀的成分。在另一实施方式中，无腿导电夹456a和无腿导电夹456b可以由不同的材料制成并且具有不同的成分。在本实施方式中，引线框架456的无腿导电夹456a和无腿导电夹456b包括铜。在另一实施方式中，无腿导电夹456a和无腿导电夹456b可以包括诸如铝或钨的其他合适的导电材料。
如在图4A中图示的，引线框架454包括非刻蚀段454a和非刻蚀段454c以及部分刻蚀段454b。非刻蚀段454a和非刻蚀段454c以及部分刻蚀段454b是引线框架454的不同的部分，其中非刻蚀段454a和非刻蚀段454c仍然保留引线框架454的完整厚度，并且部分刻蚀段454b被刻蚀，因此具有引线框架454的完整厚度的一部分(例如非刻蚀段454a的厚度的一半或四分之一)。非刻蚀段454a和非刻蚀段454c以及部分刻蚀段454b彼此物理分离。在本实施方式中，非刻蚀段454a和非刻蚀段454c以及部分刻蚀段454b由相同的材料制成并且具有基本均匀的成分。在本实施方式中，引线框架454的非刻蚀段454a和非刻蚀段454c以及部分刻蚀段454b可以包括诸如铜、铝或钨的金属、金属合金、三金属或其他导电材料。在另一实施方式中，非刻蚀段454a和非刻蚀段454c以及部分刻蚀段454b可以由不同的材料制成并且具有不同的成分。在本实施方式中，部分刻蚀段454b具有作为引线框架454的完整厚度的一部分的基本均匀的厚度。
如在图4A中图示的，由于半导体裸片468位于如与引线框架454的非刻蚀段相对的引线框架454的部分刻蚀段上，所以可以降低在集成功率半导体封装461中的半导体裸片468的整体高度，使得在常规导电夹中采用的腿部分可以被省去。在本实施方式中，无腿导电夹456a和无腿导电夹456b中的每个无腿导电夹具有不含腿部分的基本平坦的主体。与具有附接到非刻蚀引线段和具有腿的导电夹的半导体裸片的常规的功率半导体封装相比，本申请的实施方式利用引线框架454的部分刻蚀段454b使半导体裸片468能够在具有降低的整体高度的情况下被放置在半导体封装461中，这又降低了半导体封装461的形状因子。在一个实施方式中，半导体裸片468可以具有70μm(即70*10-6米)或更少的厚度并且半导体封装461可以具有0.4mm(即0.4*10-3米)或更少的整体高度。
此外，通过采用无腿导电夹456b和配置用于附接到部分刻蚀段454b的半导体裸片468，无腿导电夹456b的厚度可以被调整以改善高电流和高电压处理能力来符合特定实施方式的需求而不显著地影响半导体封装461的整体高度。此外，因为引线框架456在它的上表面上暴露并且引线框架254在它的下表面上暴露，所以半导体封装461是高度地可调整的，使得它可以在它的上表面和/或下表面直接地被连接到其他半导体封装以形成多功能的配置。
现在参考图4B，图4B图示了根据本申请的一个实施方式的复合开关的示例性集成功率组件的一部分的横截面图。如在图4B中图示的，半导体封装471包括具有功率开关470的半导体裸片478、具有非刻蚀段450a、非刻蚀段450d和非刻蚀段450e以及部分刻蚀段450b和部分刻蚀段450c的引线框架450以及具有非刻蚀段452a和非刻蚀段452c和无腿导电夹452b的引线框架452。而且，半导体封装471包括基本覆盖引线框架450、半导体裸片478和引线框架452的模制化合物492b。
如在图4B中图示的，半导体裸片478包括功率开关470。在实施方式中，功率开关470可以与图1B的增强型复合开关142中的IV族晶体管170相对应。例如，功率开关470可以是诸如硅功率MOSFET的硅基功率半导体器件。在本实施方式中，功率开关470是诸如增强型硅晶体管的增强型晶体管。
如在图4B中图示的，功率开关470包括位于半导体裸片478的上表面上的功率电极472(例如漏极电极)以及位于半导体裸片478的下表面上的控制电极476(例如栅极电极)和功率电极474(例如源极电极)。功率开关470的功率电极472和功率电极474以及控制电极476均可以包括诸如钛、铜、镍或银的可焊接的前金属。功率开关470的控制电极476(例如栅极电极)和功率电极474(例如源极电极)被分别电耦合以及机械耦合到引线框架450的部分刻蚀段450b和部分刻蚀段450c。功率电极472(例如漏极电极)被电耦合以及机械耦合到引线框架452的无腿导电夹452b，无腿导电夹452b被电耦合以及机械耦合到引线框架450的非刻蚀段450d。
如在图4B中图示的，模制化合物492b基本覆盖具有功率开关470的半导体裸片478、具有非刻蚀段450a、非刻蚀段450d和非刻蚀段450e以及部分刻蚀段450b和部分刻蚀段450c的引线框架450以及具有非刻蚀段452a和非刻蚀段452c以及无腿导电夹452b的引线框架452。如在图4B中图示的，半导体封装471的非刻蚀段452a和非刻蚀段452c的上表面以及非刻蚀段450a、非刻蚀段450d和非刻蚀段450e的下表面以及部分刻蚀段450b和部分刻蚀段450c的下表面未被模制化合物492a覆盖。因此，半导体封装471可以被附接到上方和下方具有半导体部件的其他半导体封装，以形成例如功率转换电路或共源共栅开关。
如在图4B中图示的，非刻蚀段450a、非刻蚀段450d和非刻蚀段450e以及部分刻蚀段450b和部分刻蚀段450c是引线框架450的不同的部分，其中非刻蚀段450a、非刻蚀段450d和非刻蚀段450e仍然保留引线框架450的完整厚度，并且部分刻蚀段450b和部分刻蚀段450c被刻蚀，因此具有引线框架450的完整厚度的一部分(例如非刻蚀段454a的厚度的一半或四分之一)。非刻蚀段450a、非刻蚀段450d和非刻蚀段450e以及部分刻蚀段450b和部分刻蚀段450c彼此物理分离。在本实施方式中，非刻蚀段450a、非刻蚀段450d和非刻蚀段450e以及部分刻蚀段450b和部分刻蚀段450c由相同的材料制成并且具有基本均匀的成分。在本实施方式中，非刻蚀段450a、非刻蚀段450d和非刻蚀段450e以及部分刻蚀段450b和部分刻蚀段450c可以包括诸如铜、铝或钨的金属、金属合金、三金属或其他导电材料。在另一实施方式中，非刻蚀段450a、非刻蚀段450d和非刻蚀段450e以及部分刻蚀段450b和部分刻蚀段450c可以由不同的材料制成并且具有不同的成分。在本实施方式中，部分刻蚀段454b和部分刻蚀段450c具有作为引线框架450的完整厚度的一部分的基本均匀的厚度。在另一实施方式中，部分刻蚀段454b和部分刻蚀段450c可以具有不同的厚度。
如在图4B中图示的，由于半导体裸片478位于如与引线框架450的非刻蚀段相对的引线框架450的部分刻蚀段上，所以可以降低在集成功率组件442中的半导体裸片478的整体高度，使得在常规导电夹中采用的腿部分可以被省去。在本实施方式中，无腿导电夹452b具有不含腿部分的基本平坦的主体。与具有附接到非刻蚀引线段和具有腿部分的导电夹的半导体裸片的常规的功率半导体封装相比，本申请的实施方式利用引线框架450的部分刻蚀段450b和部分刻蚀段450c使半导体裸片478能够在具有降低的整体高度的情况下被放置在半导体封装471中，这又降低了半导体封装471的形状因子。在一个实施方式中，半导体裸片478可以具有70μm(即70*10-6米)或更少的厚度并且半导体封装471可以具有0.4mm(即0.4*10-3米)或更少的整体高度。
此外，通过采用无腿导电夹452b和配置用于附接到部分刻蚀段450b和部分刻蚀段450c的半导体裸片478，无腿导电夹452b的厚度可以被调整以改善高电流和高电压处理能力来符合特定实施方式的需求而不显著地影响半导体封装471的整体高度。此外，因为引线框架452在它的上表面上暴露并且引线框架450在它的下表面上暴露，所以半导体封装471是高度地可调整的，使得它可以在它的上表面和/或下表面上直接地被附接到其他半导体封装以形成多功能的配置。
现在参考图4C，图4C图示了根据本申请的一个实施方式的复合开关的示例性集成功率组件的一部分的横截面图。如在图4C中图示的，集成功率组件442可以包括诸如在图1B中的增强型复合开关142的复合开关，该复合开关可以与在图1A中的高侧开关120和低侧开关130中的至少一个开关。例如，在功率转换电路100中，在一个集成功率组件442可以作为高侧开关120被利用的同时，另一集成功率组件442可以作为低侧开关130被利用。在本实施方式中，功率开关460和功率开关470可以分别与如在图1B中示出的III-V族晶体管160和IV族晶体管170相对应并且可以如此连接。在一个实施方式中，半导体封装461可以通过利用例如焊料、烧结剂或烧结合金(未在图4C中显式地示出)被附接到半导体封装471。
如在图4C中图示的，集成功率组件442包括堆叠在半导体封装471上的半导体封装461，其中半导体封装461和半导体封装471可以分别与图4A和图4B中的半导体封装461和半导体封装471相对应。集成功率组件442包括具有功率开关460的半导体裸片468、具有功率开关470的半导体裸片478、具有在衬底上的非刻蚀段450a、非刻蚀段450d和非刻蚀段450e以及部分刻蚀段450b和部分刻蚀段450c的引线框架450、具有非刻蚀段452a和非刻蚀段452c以及无腿导电夹452b的引线框架452、具有非刻蚀段454a和非刻蚀段454c以及部分刻蚀段454b的引线框架454以及具有无腿导电夹456a和无腿导电夹456b的引线框架456。
如在图4C中图示的，半导体裸片468包括功率开关460。在实施方式中，功率开关460可以与如在图1B中所示的III-V族晶体管160相对应。例如，功率开关460可以是诸如GaNHEMT的III族氮化物HFET。在本实施方式中，功率开关460是诸如耗尽型GaN晶体管的耗尽型晶体管。通过引线框架456的无腿导电夹456a、引线框架454的非刻蚀段454a、引线框架452的非刻蚀段452a和引线框架450的非刻蚀段450a，功率开关460的控制电极466(例如栅极电极)被电耦合到衬底490。通过引线框架456的无腿导电夹456b、引线框架454的非刻蚀段454c、引线框架452的非刻蚀段452c和引线框架450的非刻蚀段450e，功率开关460的功率电极462(例如漏极电极)被电耦合到衬底490。功率开关460的功率电极464(例如源极电极)被电耦合以及机械耦合到引线框架454的部分刻蚀段454b，部分刻蚀段454b直接附接到引线框架452的无腿导电夹452b的暴露的上表面。因此，通过部分刻蚀段454b和无腿导电夹452b，功率开关460的功率电极464(例如源极电极)被电耦合到功率开关470的功率电极472(例如漏极电极)，无腿导电夹452b又通过非刻蚀段450d被电耦合到衬底490。
如在图4C中图示的，半导体裸片478包括功率开关470。在实施方式中，功率开关470可以与如在图1B中所示的IV族晶体管170相对应。例如功率开关470可以是诸如硅功率MOSFET的硅基功率半导体器件。在本实施方式中，功率开关470是诸如增强型硅晶体管的增强型晶体管。
功率开关470的功率电极472(例如漏极电极)被电耦合以及机械耦合到引线框架452的无腿导电夹452b，无腿导电夹452b直接附接到引线框架454的部分刻蚀段454b。因此，通过无腿导电夹452b和部分刻蚀段454b，功率开关470的功率电极472(例如漏极电极)被电耦合到功率开关460的功率电极464(例如源极电极)。功率开关470的控制电极476(例如栅极电极)和功率电极474(例如源极电极)分别通过引线框架450的部分刻蚀段450b和部分刻蚀段450c被电耦合到衬底490。
应当理解，功率开关460、功率开关470、引线框架450、引线框架452、引线框架454和引线框架456中的任意项之间的电连接和机械连接可以通过利用诸如无铅焊料的焊料或通过利用烧结剂或烧结合金完成。
如在图4C中图示的，在集成功率组件442中，引线框架456的无腿导电夹456a和无腿导电夹456b被暴露在集成功率组件442的上表面处。由于无腿导电夹456a和无腿导电夹456b的大的上表面被暴露(即未被模制化合物492a覆盖)，所以无腿导电夹456a和无腿导电夹456b可以起到热沉的作用，以通过例如通过直接向周围空气辐射热量而提供增强的热消散。在另一实施方式中，模制化合物492a可以覆盖半导体裸片468和引线框架456并且完全地将半导体裸片468和引线框架456嵌入。
通过将半导体封装461直接堆叠在半导体封装471顶上，集成功率组件442可以有利地避免具有长布线路径以及非对称的电流路径。例如，在本实施方式中，在功率开关460和功率开关470之间的连接的长度主要由无腿导电夹452b的厚度确定。如此，功率开关460和功率开关470之间的连接可以具有低寄生电阻和电感。
如在图4C中所图示的，由于半导体裸片468和半导体裸片478分别位于如与引线框架454和引线框架450的非刻蚀段相对的引线框架454和引线框架450的部分刻蚀段上，所以可以降低在集成功率组件442中的半导体裸片468和半导体裸片478中的每个半导体裸片的整体高度，使得在常规导电夹中采用的腿部分可以被省去。在本实施方式中，无腿导电夹452b和无腿导电夹456b中的每个无腿导电夹具有不含腿部分的基本平坦的主体。作为结果，可以降低集成功率组件442的整体高度，这又降低了集成功率组件442的形状因子。与具有并排布置并且通过它们相应的导电夹被耦合到衬底的单独的半导体裸片的常规的功率半导体封装相比，通过将具有半导体裸片468的半导体封装461堆叠在衬底上的具有半导体裸片478的半导体封装471之上，集成功率组件442可以有利地具有降低的占位面积，由此降低集成功率组件442的形状因子。在一个实施方式中，半导体裸片468和半导体裸片478均可以具有70μm(即70*10-6米)或更少的厚度并且集成功率组件442可以具有0.8mm(即0.8*10-3米)或更少的整体高度。
在实施方式中，在集成功率组件442中功率开关460与功率开关470共源共栅以形成增强型复合开关。由于半导体封装461和半导体封装471均具有暴露的上表面和暴露的下表面，因此将功率开关460和功率开关470以共源共栅配置连接可以通过如在图4C中所示地通过将半导体封装461堆叠在半导体封装471顶上以及通过衬底490上的导电迹线(未在图4中显式地示出)将功率开关460的控制电极466(例如栅极电极)电耦合到功率开关470的功率电极474(例如源极电极)实现。集成功率组件442可以提供降低的形状因子和增强的热消散，同时它还可以基本避免增加的寄生电感、热阻抗以及组装成本。
因此，本申请的实施方式提供用于在保持或改善热性能、电性能和形状因子的同时在封装功率器件(例如半桥配置或共源共栅配置的功率器件)时增加功率器件的选择和多样性的有利的封装结构及其方法。根据本申请，在诸如降压(buck)转换器等的功率转换器中，以半桥配置或共源共栅配置利用的各种功率晶体管可以以高效和有效的方式被选择和封装在一起。在实施方式中，一个功率晶体管可以是仅为硅(silicon-only)的FET，而另一功率晶体管可以是与该仅为硅的FET共源共栅配置的GaNFET或GaNHEMT。在另一实施方式中，一个功率晶体管可以是仅为硅的FET，而另一晶体管可以是半桥配置的另一仅为硅的FET。在又一实施方式中，一个功率晶体管可以是仅为硅的FET，而另一功率晶体管可以是仅为硅的FET或GaNFET或GaNHEMT。如图2A、图2B、图4A和图4B所示，每个单独的半导体封装具有暴露的上表面和暴露的下表面以接受与一个或多个半导体封装的电连接和热连接。
从上文的描述表明了在不脱离本申请中描述的构思的范围的情况下，各种技术可以用于实施那些构思。而且，虽然构思已经具体参考着某些实施方式描述，但是本领域技术人员会认识到在不脱离那些构思的范围的情况下，可以在形式和细节上做出改变。如此，所描述的实施方式在各个方面应当被认为是解释性而非限制性的。还应当理解本申请并不是被限制于上文描述的特定实施方式，而是在不脱离本公开的范围的情况下可能存在许多重新布置、修改和替换。

Claims (20)

1.一种集成功率组件，包括：
第一引线框架，具有部分刻蚀段；
第一半导体裸片，被配置用于附接到所述第一引线框架的部分刻蚀段；
第二引线框架，具有耦合到所述第一半导体裸片的上表面的无腿导电夹；
第三引线框架，在所述第二引线框架之上并且具有部分刻蚀段；
第二半导体裸片，被配置用于附接到所述第三引线框架的所述部分刻蚀段；
其中所述第二半导体裸片通过所述第三引线框架的所述部分刻蚀段被耦合到所述第一半导体裸片。
2.根据权利要求1所述的集成功率组件，其中所述第三引线框架的所述部分刻蚀段位于所述第二引线框架的所述无腿导电夹上。
3.根据权利要求1所述的集成功率组件，其中所述第一半导体裸片包括低侧晶体管，并且所述第二半导体裸片包括以半桥的方式耦合到所述低侧晶体管的高侧晶体管。
4.根据权利要求3所述的集成功率组件，其中所述高侧晶体管和所述低侧晶体管中的至少一个包括硅。
5.根据权利要求1所述的集成功率组件，其中所述第一半导体裸片包括IV族晶体管，并且所述第二半导体裸片包括与所述IV族晶体管共源共栅的III-V族晶体管。
6.根据权利要求5所述的集成功率组件，其中所述IV族晶体管包括硅。
7.根据权利要求5所述的集成功率组件，其中所述III-V族晶体管包括氮化镓(GaN)。
8.根据权利要求1所述的集成功率组件，其中所述第一半导体裸片包括第一功率开关，所述第一功率开关具有在所述第一半导体裸片的下表面上的栅极电极和源极电极以及在所述第一半导体裸片的所述上表面上的漏极电极。
9.根据权利要求1所述的集成功率组件，其中所述第二半导体裸片包括第二功率开关，所述第二功率开关具有在所述第二半导体裸片的下表面上的栅极电极和源极电极以及在所述第二半导体裸片的上表面上的漏极电极。
10.根据权利要求1所述的集成功率组件，其中所述第二半导体裸片包括第二功率开关，所述第二功率开关具有在所述第二半导体裸片的下表面上的源极电极以及在所述第二半导体裸片的上表面上的栅极电极和漏极电极。
11.一种集成功率组件，包括：
第一半导体封装，具有被配置用于附接到第一引线框架的部分刻蚀段的第一功率开关和第二引线框架，所述第二引线框架具有耦合到所述第一功率开关的上表面的无腿导电夹；
第二半导体封装，在所述第一半导体封装之上并且具有被配置用于附接到第三引线框架的部分刻蚀段的第二功率开关；
其中所述第二功率开关通过所述第三引线框架的所述部分刻蚀段被耦合到所述第一功率开关。
12.根据权利要求11所述的集成功率组件，其中所述第三引线框架的所述部分刻蚀段位于所述第二引线框架的所述无腿导电夹上。
13.根据权利要求11所述的集成功率组件，其中所述第一功率开关包括低侧晶体管，并且所述第二功率开关包括以半桥的方式耦合到所述低侧晶体管的高侧晶体管。
14.根据权利要求13所述的集成功率组件，其中所述高侧晶体管和所述低侧晶体管中的至少一个包括硅。
15.根据权利要求11所述的集成功率组件，其中所述第一功率开关包括IV族晶体管，并且所述第二功率开关包括与所述IV族晶体管共源共栅的III-V族晶体管。
16.根据权利要求15所述的集成功率组件，其中所述IV族晶体管包括硅。
17.根据权利要求15所述的集成功率组件，其中所述III-V族晶体管包括氮化镓(GaN)。
18.根据权利要求11所述的集成功率组件，其中所述第一功率开关包括在第一半导体裸片的下表面上的栅极电极和源极电极以及在所述第一半导体裸片的上表面上的漏极电极。
19.根据权利要求11所述的集成功率组件，其中所述第二功率开关包括在第二半导体裸片的下表面上的栅极电极和源极电极以及在所述第二半导体裸片的上表面上的漏极电极。
20.根据权利要求11所述的集成功率组件，其中所述第二功率开关包括在第二半导体裸片的下表面上的源极电极以及在所述第二半导体裸片的上表面上的栅极电极和漏极电极。
CN201510919458.1A 2014-12-11 2015-12-10 具有堆叠的单独封装的功率器件的集成功率组件 Pending CN105702639A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462090501P 2014-12-11 2014-12-11
US62/090,501 2014-12-11
US14/938,749 US20160172284A1 (en) 2014-12-11 2015-11-11 Integrated Power Assembly with Stacked Individually Packaged Power Devices
US14/938,749 2015-11-11

Publications (1)

Publication Number Publication Date
CN105702639A true CN105702639A (zh) 2016-06-22

Family

ID=56082717

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510919458.1A Pending CN105702639A (zh) 2014-12-11 2015-12-10 具有堆叠的单独封装的功率器件的集成功率组件

Country Status (3)

Country Link
US (1) US20160172284A1 (zh)
CN (1) CN105702639A (zh)
DE (1) DE102015121529A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI818609B (zh) * 2022-06-24 2023-10-11 大陸商艾科微電子（深圳）有限公司 晶片堆疊結構

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10312184B2 (en) * 2015-11-04 2019-06-04 Texas Instruments Incorporated Semiconductor systems having premolded dual leadframes
US11336279B2 (en) * 2017-07-14 2022-05-17 Cambridge Enterprise Limited Power semiconductor device with a series connection of two devices
US11257811B2 (en) 2017-07-14 2022-02-22 Cambridge Enterprise Limited Power semiconductor device with an auxiliary gate structure
GB2564482B (en) 2017-07-14 2021-02-10 Cambridge Entpr Ltd A power semiconductor device with a double gate structure
CN111199958A (zh) * 2018-11-16 2020-05-26 苏州东微半导体有限公司 半导体功率器件
US11476232B2 (en) 2019-03-25 2022-10-18 Analog Devices International Unlimited Company Three-dimensional packaging techniques for power FET density improvement
US11955478B2 (en) * 2019-05-07 2024-04-09 Cambridge Gan Devices Limited Power semiconductor device with an auxiliary gate structure
DE112021006419T5 (de) * 2020-12-11 2023-09-28 Microchip Technology Incorporated Halbleitervorrichtungspakete mit mehreren lead-frames und zugehörige verfahren
US11638359B2 (en) 2021-05-05 2023-04-25 Toyota Motor Engineering & Manufacturing North America, Inc. Low profile power module package

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110089546A1 (en) * 2009-10-16 2011-04-21 National Semiconductor Corporation Multiple leadframe package
US20120119343A1 (en) * 2009-10-16 2012-05-17 Texas Instruments Incorporated Stacked leadframe implementation for dc/dc convertor power module incorporating a stacked controller and stacked leadframe construction methodology
CN103579154A (zh) * 2012-07-30 2014-02-12 英飞凌科技股份有限公司 包括叠层的电气器件封装以及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9842797B2 (en) * 2011-03-07 2017-12-12 Texas Instruments Incorporated Stacked die power converter
US9620475B2 (en) * 2013-12-09 2017-04-11 Infineon Technologies Americas Corp Array based fabrication of power semiconductor package with integrated heat spreader

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110089546A1 (en) * 2009-10-16 2011-04-21 National Semiconductor Corporation Multiple leadframe package
US20120119343A1 (en) * 2009-10-16 2012-05-17 Texas Instruments Incorporated Stacked leadframe implementation for dc/dc convertor power module incorporating a stacked controller and stacked leadframe construction methodology
US8450149B2 (en) * 2009-10-16 2013-05-28 Texas Instruments Incorporated Stacked leadframe implementation for DC/DC convertor power module incorporating a stacked controller and stacked leadframe construction methodology
CN103579154A (zh) * 2012-07-30 2014-02-12 英飞凌科技股份有限公司 包括叠层的电气器件封装以及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI818609B (zh) * 2022-06-24 2023-10-11 大陸商艾科微電子（深圳）有限公司 晶片堆疊結構

Also Published As

Publication number Publication date
DE102015121529A1 (de) 2016-06-16
US20160172284A1 (en) 2016-06-16

Similar Documents

Publication Publication Date Title
CN105702639A (zh) 具有堆叠的单独封装的功率器件的集成功率组件
JP6909881B2 (ja) フェライトビーズを有するスイッチング回路
US10778113B2 (en) Intelligent power module, electric vehicle, and hybrid car
US20160172279A1 (en) Integrated Power Assembly with Reduced Form Factor and Enhanced Thermal Dissipation
EP2546874B1 (en) Stacked Half-Bridge Power Module
US9653386B2 (en) Compact multi-die power semiconductor package
US8350376B2 (en) Bondwireless power module with three-dimensional current routing
US20140167822A1 (en) Cascode circuit
US9620475B2 (en) Array based fabrication of power semiconductor package with integrated heat spreader
US9780018B2 (en) Power semiconductor package having reduced form factor and increased current carrying capability
JP2012175070A (ja) 半導体パッケージ
CN107910308A (zh) 用于半导体装置封装体的导电夹
US9570379B2 (en) Power semiconductor package with integrated heat spreader and partially etched conductive carrier
WO2020203001A1 (ja) 半導体モジュール
US10128173B2 (en) Common contact leadframe for multiphase applications
US9041175B2 (en) Monolithic power converter package
US8901742B2 (en) Monolithic Power Converter Package with Through Substrate vias
JP6906583B2 (ja) 半導体パワーモジュール
Lee et al. A new package of high-voltage cascode gallium nitride device for high-frequency applications
WO2023145317A1 (ja) 半導体モジュールおよび半導体ユニット
JP7142784B2 (ja) 電気回路装置
US20220148947A1 (en) Semiconductor device package
US9704787B2 (en) Compact single-die power semiconductor package

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160622

WD01 Invention patent application deemed withdrawn after publication