CN105702571A - 控制多晶硅栅极关键尺寸均匀性的方法 - Google Patents

控制多晶硅栅极关键尺寸均匀性的方法 Download PDF

Info

Publication number
CN105702571A
CN105702571A CN201610173911.3A CN201610173911A CN105702571A CN 105702571 A CN105702571 A CN 105702571A CN 201610173911 A CN201610173911 A CN 201610173911A CN 105702571 A CN105702571 A CN 105702571A
Authority
CN
China
Prior art keywords
critical size
relation
polycrystalline silicon
grid electrode
reaction chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610173911.3A
Other languages
English (en)
Other versions
CN105702571B (zh
Inventor
许进
唐在峰
陈敏杰
任昱
吕煜坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201610173911.3A priority Critical patent/CN105702571B/zh
Publication of CN105702571A publication Critical patent/CN105702571A/zh
Application granted granted Critical
Publication of CN105702571B publication Critical patent/CN105702571B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种控制多晶硅栅极关键尺寸均匀性的方法，包括：第一步骤：建立密封的反应腔体内的托盘的表面的各个距离处，反应腔侧壁上生成的SiO2Cl4析出的氧离子浓度与反应腔侧壁使用时数之间的第一关系；第二步骤：建立氧离子浓度和关键尺寸的第二关系；第三步骤：利用化学气相沉积在反应腔侧壁上生成预定厚度的SiO2Cl4；第四步骤：将晶圆置于托盘之上；第五步骤：根据建立的所述第一关系和所述第二关系，基于期望得到的多晶硅栅极尺寸以及使用的反应腔的反应腔侧壁使用时数，设置反应腔体内的托盘的不同区域的温度；第六步骤：在设置的温度下，对晶圆进行多晶硅刻蚀。

Description

控制多晶硅栅极关键尺寸均匀性的方法
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种控制多晶硅栅极关键尺寸均匀性的方法。
背景技术
随着集成电路技术进入超大规模集成电路时代，集成电路的工艺尺寸向40/28nm以及更细的结构发展，对晶圆加工提出更高更细致的技术要求。其中，晶圆的多晶硅栅极的关键尺寸和面内均匀性日益成为多晶硅刻蚀的重要参数，所述的关键尺寸决定器件门电路的工作性能，对晶圆的良率的影响越来越敏感。
现有技术中进行多晶硅刻蚀时的装置示意如图1，包括：晶圆、晶圆托盘和反应腔体；所述晶圆置于托盘之上；反应腔体为密封的扁平状的圆柱体。
在进行多晶硅刻蚀时，利用真空腔体内的高能量等离子气体对多晶硅进行物理轰击和化学腐蚀，而腔体侧壁表面提前生产的SiO2Cl4经轰击产生的氧离子脱离侧壁，与多晶硅反应，使关键尺寸和均匀度发生变化；因氧离子是从侧壁析出，越靠近侧壁的多晶硅获得较多氧离子，越远获得较少氧离子。
同时，侧壁使用时数越长，表面越粗糙，可供析出的氧离子越多，同样影响多晶硅关键尺寸和均匀性。在集成电路工艺尺寸向超细方向发展的过程中，多晶硅的关键尺寸和均匀性的变化越来越敏感。
但是，在现有技术中，仅仅实现了对多晶硅关键尺寸平均值进行调节，无法准确控制晶圆面内的均匀性。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够精确控制多晶硅栅极关键尺寸均匀性的方法。
为了实现上述技术目的，根据本发明，提供了一种控制多晶硅栅极关键尺寸均匀性的方法，包括：第一步骤：建立密封的反应腔体内的托盘的表面的各个距离处，反应腔侧壁上生成的SiO2Cl4析出的氧离子浓度与反应腔侧壁使用时数之间的第一关系；第二步骤：建立氧离子浓度和关键尺寸的第二关系；第三步骤：利用化学气相沉积在反应腔侧壁上生成预定厚度的SiO2Cl4；第四步骤：将晶圆置于托盘之上；第五步骤：根据建立的所述第一关系和所述第二关系，基于期望得到的多晶硅栅极尺寸以及使用的反应腔的反应腔侧壁使用时数，设置反应腔体内的托盘的不同区域的温度；第六步骤：在设置的温度下，对晶圆进行多晶硅刻蚀。
优选地，在第一步骤中，通过数据采集建立所述关系。
优选地，所述关系反映了不同反应腔侧壁使用时数下，多晶硅栅极的关键尺寸在托盘表面内的分布。
优选地，所述关系建立了反应腔侧壁使用时数和多晶硅栅极尺寸及均匀性的关系。
优选地，反应腔体为密封的扁平状的圆柱体。
优选地，在第五步骤中，在设置反应腔体内的托盘的不同区域的温度之前，可以在反应腔中安装具有预定使用时数的腔体侧壁。
优选地，在第六步骤中，使得反应腔侧壁表面生成的SiO2Cl4经轰击产生的氧离子脱离侧壁而与多晶硅反应；
优选地，在第六步骤中，利用真空腔体内的高能量等离子气体对多晶硅进行物理轰击和化学腐蚀。
本发明公开了一种精确控制多晶硅薄膜关键尺寸和均匀性的方法，其中将晶圆置于反应腔中进行多晶硅薄膜刻蚀时，根据腔体侧壁的使用时数，对晶圆托盘不同区域的温度进行不同调节，从而精确控制多晶硅栅极关键尺寸均匀性，且该方法实现简单成本低廉。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了现有技术中进行多晶硅刻蚀时的装置。
图2示意性地示出了根据本发明优选实施例的控制多晶硅栅极关键尺寸均匀性的方法的流程图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
发明人发现，反应腔侧壁表面生成的SiO2Cl4，会在距晶圆中心不同距离处析出与距离成固定比例关系的不同浓度的氧离子。而且，在距晶圆中心的同一距离处，反应腔侧壁上生成的SiO2Cl4，氧离子析出浓度与反应腔侧壁的使用时数成固定比例关系。而且，晶圆所处的托盘的问题会影响多晶硅栅极的关键线宽。同时，托盘的各个位置决定了距晶圆中心的距离。
由此，本发明提供了一种结合不同使用时数的侧壁对晶圆面内不同距离的关键尺寸不同影响，通过晶圆托盘不同区域的温度进行不同调节，精确控制多晶硅栅极关键尺寸均匀性的方法。
图2示意性地示出了根据本发明优选实施例的控制多晶硅栅极关键尺寸均匀性的方法的流程图。
如图2所示，根据本发明优选实施例的控制多晶硅栅极关键尺寸均匀性的方法包括：
第一步骤S1：建立密封的反应腔体内的托盘的表面的各个距离处，反应腔侧壁上生成的SiO2Cl4析出的氧离子浓度与反应腔侧壁使用时数之间的第一关系；
在第一步骤S1中，可以通过数据采集建立所述第一关系。
实际上，所述关系反映了不同反应腔侧壁使用时数下，多晶硅栅极的关键尺寸在托盘表面内的分布。由此实际上，所述关系建立了反应腔侧壁使用时数和多晶硅栅极尺寸及均匀性的关系。
例如，反应腔体为密封的扁平状的圆柱体。
第二步骤S2：建立氧离子浓度和关键尺寸的第二关系；
第三步骤S3：利用化学气相沉积在反应腔侧壁上生成预定厚度的SiO2Cl4；
第四步骤S4：将晶圆置于托盘之上；
第五步骤S5：根据建立的所述第一关系和所述第二关系，基于期望得到的多晶硅栅极尺寸以及使用的反应腔的反应腔侧壁使用时数，设置反应腔体内的托盘的不同区域的温度；
具体地，例如，在第五步骤S5中，在设置反应腔体内的托盘的不同区域的温度之前，可以在反应腔中安装具有预定使用时数的腔体侧壁。
第六步骤S6：在设置的温度下，对晶圆进行多晶硅刻蚀。
具体地，在第第六步骤S6中，使得反应腔侧壁表面生成的SiO2Cl4经轰击产生的氧离子脱离侧壁而与多晶硅反应；
其中，例如，在第六步骤S6中，利用真空腔体内的高能量等离子气体对多晶硅进行物理轰击和化学腐蚀。
本发明利用化学气相沉积的方法在反应腔侧壁上生成SiO2Cl4。本发明实施的这种精确控制多晶硅关键尺寸及均匀性的方法，每次在对晶圆加工前预先在反应腔的侧壁上沉积一层物质，利用该物质与刻蚀气体反应释放的氧离子与晶圆上的硅进行反应生成氧化物，降低了刻蚀气体对多晶硅侧壁的刻蚀，从而能够有效提高薄膜的线宽；该线宽在晶圆面内的分布，与侧壁的距离和使用时数成固定关系，进一步通过对托盘不同区域温度调节，从而得到精确控制关键线宽和均匀性的方法。
可以看出，本发明提供了一种结合不同使用时数的侧壁对晶圆面内不同距离的关键尺寸不同影响，通过晶圆托盘不同区域的温度进行不同调节，精确控制多晶硅栅极关键尺寸均匀性的方法。
由此，本发明解决了传统意义只对多晶硅关键尺寸平均值进行调节，无法准确控制晶圆面内的均匀性的问题；提供了一种从宏观到微观精确控制多晶硅关键尺寸的方法。
改进前不同使用时数的侧壁，面内线宽差不同，传统的多晶硅只改变关键线宽均值，不能改变均匀性，从而导致不同使用时数的侧壁，面内均匀性不同。实验证明，经过本发明改进后，通过晶圆托盘不同区域的温度补偿，可以得到不同使用时数侧壁下，面内均匀性相同。
需要说明的是，本发明以利用温度调节关键尺寸为例，实际应用中包含腔体功率、气体、压力等对关键尺寸有影响的工艺参数。本发明的保护范围包含但不限于温度这一工艺参数的调节。
需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (8)

1.一种控制多晶硅栅极关键尺寸均匀性的方法，其特征在于包括：
第一步骤：建立密封的反应腔体内的托盘的表面的各个距离处，反应腔侧壁上生成的SiO2Cl4析出的氧离子浓度与反应腔侧壁使用时数之间的第一关系；
第二步骤：建立氧离子浓度和关键尺寸的第二关系；
第三步骤：利用化学气相沉积在反应腔侧壁上生成预定厚度的SiO2Cl4；
第四步骤：将晶圆置于托盘之上；
第五步骤：根据建立的所述第一关系和所述第二关系，基于期望得到的多晶硅栅极尺寸以及使用的反应腔的反应腔侧壁使用时数，设置反应腔体内的托盘的不同区域的温度；
第六步骤：在设置的温度下，对晶圆进行多晶硅刻蚀。
2.根据权利要求1所述的控制多晶硅栅极关键尺寸均匀性的方法，其特征在于，在第一步骤中，通过数据采集建立所述关系。
3.根据权利要求1或2所述的控制多晶硅栅极关键尺寸均匀性的方法，其特征在于，所述关系反映了不同反应腔侧壁使用时数下，多晶硅栅极的关键尺寸在托盘表面内的分布。
4.根据权利要求1或2所述的控制多晶硅栅极关键尺寸均匀性的方法，其特征在于，所述第一关系建立了反应腔侧壁使用时数和多晶硅栅极尺寸及均匀性的关系。
5.根据权利要求1或2所述的控制多晶硅栅极关键尺寸均匀性的方法，其特征在于，反应腔体为密封的扁平状的圆柱体。
6.根据权利要求1或2所述的控制多晶硅栅极关键尺寸均匀性的方法，其特征在于，在第五步骤中，在设置反应腔体内的托盘的不同区域的温度之前，可以在反应腔中安装具有预定使用时数的腔体侧壁。
7.根据权利要求1或2所述的控制多晶硅栅极关键尺寸均匀性的方法，其特征在于，在第六步骤中，使得反应腔侧壁表面生成的SiO2Cl4经轰击产生的氧离子脱离侧壁而与多晶硅反应。
8.根据权利要求1或2所述的控制多晶硅栅极关键尺寸均匀性的方法，其特征在于，在第六步骤中，利用真空腔体内的高能量等离子气体对多晶硅进行物理轰击和化学腐蚀。
CN201610173911.3A 2016-03-24 2016-03-24 控制多晶硅栅极关键尺寸均匀性的方法 Active CN105702571B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610173911.3A CN105702571B (zh) 2016-03-24 2016-03-24 控制多晶硅栅极关键尺寸均匀性的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610173911.3A CN105702571B (zh) 2016-03-24 2016-03-24 控制多晶硅栅极关键尺寸均匀性的方法

Publications (2)

Publication Number Publication Date
CN105702571A true CN105702571A (zh) 2016-06-22
CN105702571B CN105702571B (zh) 2018-08-14

Family

ID=56232631

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610173911.3A Active CN105702571B (zh) 2016-03-24 2016-03-24 控制多晶硅栅极关键尺寸均匀性的方法

Country Status (1)

Country Link
CN (1) CN105702571B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113035710A (zh) * 2021-03-15 2021-06-25 上海华力微电子有限公司 优化cis传感器多晶硅刻蚀缺陷的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040209480A1 (en) * 2003-04-17 2004-10-21 Yih-Chen Su Method to reduce photoresist mask line dimensions
US20060281325A1 (en) * 2005-06-13 2006-12-14 Pei-Yu Chou Method of defining polysilicon patterns
CN101548390A (zh) * 2006-12-05 2009-09-30 国际商业机器公司 完全和均匀地硅化的栅极结构及其形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040209480A1 (en) * 2003-04-17 2004-10-21 Yih-Chen Su Method to reduce photoresist mask line dimensions
US20060281325A1 (en) * 2005-06-13 2006-12-14 Pei-Yu Chou Method of defining polysilicon patterns
CN101548390A (zh) * 2006-12-05 2009-09-30 国际商业机器公司 完全和均匀地硅化的栅极结构及其形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113035710A (zh) * 2021-03-15 2021-06-25 上海华力微电子有限公司 优化cis传感器多晶硅刻蚀缺陷的方法

Also Published As

Publication number Publication date
CN105702571B (zh) 2018-08-14

Similar Documents

Publication Publication Date Title
EP3007205B1 (en) Workpiece processing method
CN109477212A (zh) 用于填充间隙的方法和设备
TWI559385B (zh) 用來控制半導體製造時之電漿成分通量及沉積的方法與實施此方法用之設備
KR101196576B1 (ko) 폴리실리콘막 형성 방법
JP5237833B2 (ja) 半導体装置の製造方法及び半導体製造装置
SG175185A1 (en) Method for boron doping silicon wafers
US20210242030A1 (en) Plasma processing method and etching apparatus
JPWO2009084160A1 (ja) プラズマドーピング装置及び方法並びに半導体装置の製造方法
CN104716033A (zh) 改善刻蚀腔体养护后多晶硅栅极关键尺寸稳定性的方法
CN110211870B (zh) 晶圆减薄方法
US20190362983A1 (en) Systems and methods for etching oxide nitride stacks
CN105702571A (zh) 控制多晶硅栅极关键尺寸均匀性的方法
JP2023541658A (ja) 多段階回転調節クロスフローを含むプラズマチャンバ
CN109101756B (zh) 一种冗余图形添加方法
CN103943486B (zh) 多晶硅膜层形貌的形成方法
US8716137B2 (en) Method for etching polycrystalline silicon, method for manufacturing semiconductor device, and etching program
US20190035697A1 (en) Method for calibrating temperature in chemical vapor deposition
CN106887381B (zh) 一种刻蚀腔体环境稳定性的优化方法
KR20160053418A (ko) 증착 속도 예측 방법
CN103681287B (zh) 控制多晶硅栅极关键尺寸的方法
CN101533772A (zh) 一种刻蚀钨栅的工艺方法
US20210040607A1 (en) Modified stacks for 3d nand
JPS629673B2 (zh)
CN104347390B (zh) 一种等离子体刻蚀基片的方法
Lu Simulation of semiconductor manufacturing equipment and processes

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant