CN105679377A - CPU cache存储器的自适应测试方法及装置 - Google Patents
CPU cache存储器的自适应测试方法及装置 Download PDFInfo
- Publication number
- CN105679377A CN105679377A CN201610015005.0A CN201610015005A CN105679377A CN 105679377 A CN105679377 A CN 105679377A CN 201610015005 A CN201610015005 A CN 201610015005A CN 105679377 A CN105679377 A CN 105679377A
- Authority
- CN
- China
- Prior art keywords
- ema
- test
- storer
- write
- configuration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C29/56008—Error analysis, representation of errors
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明提供一种CPU？cache存储器的自适应测试方法及装置，测试前先设置好测试目标频率对应的频率配置；开始测试后，通过jtag接口灌入bist启动命令；将jtag命令进行协议解析后变为直接控制信号；通过所述直接控制信号进行带EMA扫描的bist测试流程，如果在bist测试流程中找到了最佳的EMA,则判断为测试通过,同时内部的EEPROM会存储好该频率下最佳的EMA配置值以供芯片进入正常工作模式时使用；否则判断为测试失败，将芯片归类为不符合要求的芯片。通过测试获得芯片的最佳的EMA值，以供芯片正常工作时配置使用，使芯片能工作在自己特定最佳的EMA值下,得到最佳的存储器性能和稳定性的平衡点。
Description
技术领域
本发明涉及一种CPUcache存储器的自适应测试方法及装置。
背景技术
芯片的CPU最高频率直接决定了芯片的性能，而CPU中构成cache(高速缓冲存储器)的SRAM(StaticRAM，静态随机存储器)通常又是极限频率的瓶颈。芯片中的SRAM存储单元是对制造工艺非常敏感的电路，由于芯片制造过程中，每一批次和每个晶圆上不同位置的芯片都可能由于制造工艺的偏差会有不同的性能。而目前的测试技术都是对所有制造工艺的偏差中最差的工艺作为测试的设置,以保证尽可能多的芯片可以通过测试。
近期SRAM的设计中，增加了一种EMA(ExtraMarginAdjustment)端口配置，这个端口有3个bit，可以从设计上调整SRAM的性能和出错概率的平衡.而目前的设计方法通常是根据晶圆制造厂的历史制造数据得到一个中间的配置，然后在电路中将EMA端口接为改数据，以求得良率和性能的平衡。缺点是:
1、根据晶圆制造厂的历史制造数据得到一个中间的配置实际上是忽略了芯片之间的差异性,使本来可以通过EMA配置获得更高性能的芯片只能获得相对低的性能,同时部分可以通过EMA配置降低性能来通过测试的芯片被判定为废片；
2、没法自动对不同芯片进行EMA调整,并进行自动分类。
发明内容
本发明要解决的技术问题，在于提供一种CPUcache存储器的自适应测试方法和装置，通过测试获得芯片的最佳的EMA值，以供芯片正常工作时配置使用，以使芯片能工作在自己特定最佳的EMA值下,得到最佳的存储器性能和稳定性的平衡点。
本发明测试方法是这样实现的：一种CPUcache存储器的自适应测试方法，测试前先设置好测试目标频率对应的频率配置；开始测试后，通过jtag接口灌入bist启动命令；将jtag命令进行协议解析后变为直接控制信号；通过所述直接控制信号进行带EMA扫描的bist测试流程，如果在bist测试流程中找到了最佳的EMA,则判断为测试通过,同时内部的EEPROM会存储好该频率下最佳的EMA配置值以供芯片进入正常工作模式时使用；否则判断为测试失败，将芯片归类为不符合要求的芯片。
进一步的，所述bist测试流程包括依次进行的写操作扫描测试、读操作扫描测试及读写混合扫描测试；其中
所述写操作扫描测试具体为：
11)将EMA配置为111，将EMAW配置为11，将EMAS配置为1；
12)对待测存储器进行专项检测写动作的激励灌入,输出待测存储器的响应结果；
13)将待测存储器的响应结果和期望结果进行对比，然后将待测存储器是否在专项检测写动作的激励下得到的响应和预期一致,如果对比一致则输出检测通过的结果,否则输出测试错误并且写操作错误的结果；
14)如果测试错误,表明之前一次的写相关配置已经是最高配置,则将EMAW值加1写入EEPROM中作为此芯片的最佳EMAW值供芯片正常用工作时使用,然后开始转到读操作扫描测试；如果测试通过,则将EMAW值降低1，回到步骤12),直到测试错误,再将测试错误的EMAW值加1写入EEPROM中作为此芯片的最佳EMAW值；或者EMAW已经配置到0仍然通过,则将EMAW值0写入EEPROM中作为此芯片的最佳EMAW值；然后转入读操作扫描测试；
所述读操作扫描测试具体为：
21)将bist算法改为选择检测读动作的算法，EMAW值不再变化,先将EMAS配置为0进行一轮测试；
22)对待测存储器进行专项检测读动作的激励灌入,输出待测存储器的响应结果；
23)将待测存储器的响应结果和期望结果进行对比,然后将待测存储器是否在专项检测读动作的激励下得到的响应和预期一致,如果一致则输出检测通过的结果,否则输出测试错误并且读操作错误的结果；
24)如果测试错误,表明之前一次的读相关配置已经是最高配置,则将EMAS值1写入EEPROM中作为此芯片的最佳EMAS值,如果测试通过则将EMAS值0写入EEPROM中作为此芯片的最佳EMAS值；然后开始读写混合扫描测试；
所述读写混合扫描测试具体为：
31)将bist算法改为选择检测读写混合动作的算法,EMAW和EMAS值不再变化,将EMA配置减1开始测试；
32)对待测存储器进行检测读写动作的激励灌入,然后输出待测存储器的响应结果；
33)将待测存储器的响应结果和期望结果进行对比,然后将待测存储器是否在检测读写动作的激励下得到的响应和预期一致,如果一致则输出检测通过的结果,否则输出测试错误结果；
34)如果测试错误,表明之前一次的读相关配置已经是最高配置,则将测试错误的EMA值加1写入EEPROM中作为此芯片的最佳EMA值；或者EMA已经配置到0仍然通过,则将EMA值0写入EEPROM中作为此芯片的最佳EMA值；就此EMA最佳配置测试结束；
其中，被写入EEPROM的所述最佳EMAW值、最佳EMAS值以及最佳EMA值作为最佳的EMA配置值以供芯片进入正常工作模式时使用。
进一步的，所述步骤14)中如果第一次写操作测试就测试错误,则表明最低条件下芯片的mem都无法正常工作,则直接作为坏片筛除。
本发明测试装置是这样实现的：一种CPUcache存储器的自适应测试装置，其特征在于：包括频率配置单元、时钟产生单元、协议解析单元、算法选择单元、BIST算法存储单元、BIST控制器、缺陷诊断单元、结果判断单元、EMA配置扫描单元、EEPROM以及通路选择单元；所述频率配置单元通过所述时钟产生单元连接待测存储器；jtag接口通过所述协议解析单元分别连接所述算法选择单元和EMA配置扫描单元，且所述算法选择单元还连接所述BIST算法存储单元；所述算法选择单元通过所述BIST控制器连接到待测存储器；所述BIST控制器还通过所述缺陷诊断单元连接所述结果判断单元和所述EMA配置扫描单元，所述结果判断单元还通过所述EMA配置扫描单元连接所述通路选择单元；所述EMA配置扫描单元还通过EEPROM连接所述通路选择单元；所述通路选择单元还连接待测存储器；测试前，将所述频率配置设置好测试目标频率对应的频率配置，同时所述时钟产生单元产生测试时使用的时钟；开始测试后，所述协议解析单元将从jtag接口灌入的bist启动命令解析为直接控制信号送往算法选择单元和EMA配置扫描单元，所述算法选择单元和EMA配置扫描单元接收到解析后的bist启动信号后,开始进行带EMA扫描的bist测试流程；如果在bist测试流程找到了最佳的EMA,则结果判断单元将输出的测试结果信号置为测试通过状态,同时内部的EEPROM会存储好该频率下最佳的EMA配置值以供芯片进入正常工作模式时使用；如果测试失败,则结果判断单元将输出的测试结果信号置为测试失败状态,然后将芯片归类为不符合要求的芯片。
进一步的，所述EMA配置扫描单元进一步包括EMA配置控制单元、EMAW配置值存储单元、EMAS配置值存储单元以及EMA配置值存储单元，所述EMA配置控制单元分别连接所述EMAW配置值存储单元、所述EMAS配置值存储单元、所述EMA配置值存储单元以及所述EEPROM；所述EMAW配置值存储单元、所述EMAS配置值存储单元以及所述EMA配置值存储单元均通过所述通路选择单元连接待测存储器；
所述EMA配置控制单元负责根据所述缺陷诊断单元输出的是否存储单元出错和读错还是写错的结果来控制所述EMAW配置值存储单元、所述EMAS配置值存储单元以及所述EMA配置值存储单元，完成EMA配置扫描行为并将最佳EMA配置值送往EEPROM单元进行存储。
进一步的，所述bist测试流程包括依次进行的写操作扫描测试、读操作扫描测试及读写混合扫描测试；
所述写操作扫描测试具体为：
11)所述EMA配置控制单元对所述EMAW配置值存储单元、EMAS配置值存储单元以及EMA配置值存储单元进行配置，将EMA配置为111，将EMAW配置为11，将EMAS配置为1；
12)所述BIST控制器对待测存储器进行专项检测写动作的激励灌入,输出待测存储器的响应结果至所述缺陷诊断单元；
13)所述缺陷诊断单元将待测存储器的响应结果和期望结果进行对比，然后将待测存储器是否在专项检测写动作的激励下得到的响应和预期一致,如果对比一致则输出检测通过的结果到EMA所述配置扫描单元,否则输出测试错误并且写操作错误的结果到所述EMA配置扫描单元；
14)所述EMA配置扫描单元在接到缺陷诊断单元的测试诊断结果后，如果测试诊断结果为测试错误,表明之前一次的写相关配置已经是最高配置,则将EMAW值加1写入EEPROM中作为此芯片的最佳EMAW值供芯片正常用工作时使用,然后开始转到读操作扫描测试；如果测试诊断结果为测试通过,则将EMAW值降低1，回到步骤12),直到测试错误，再将测试错误的EMAW值加1写入EEPROM中作为此芯片的最佳EMAW值；或者EMAW已经配置到0仍然通过,则将EMAW值0写入EEPROM中作为此芯片的最佳EMAW值；然后转入读操作扫描测试；
所述读操作扫描测试具体为：
21)将bist算法改为选择检测读动作的算法，EMAW值不再变化,先将EMAS配置为0进行一轮测试；
22)所述BIST控制器对待测存储器进行专项检测读动作的激励灌入,输出待测存储器的响应结果至所述缺陷诊断单元；
23)所述缺陷诊断单元将待测存储器的响应结果和期望结果进行对比,然后将待测存储器是否在专项检测读动作的激励下得到的响应和预期一致,如果一致则输出检测通过的结果到所述EMA配置扫描单元,否则输出测试错误并且读操作错误的结果到所述EMA配置扫描单元；
24)所述EMA配置扫描单元在接到缺陷诊断单元的测试诊断结果后，如果测试诊断结果为测试错误,表明之前一次的读相关配置已经是最高配置,则将EMAS值1写入EEPROM中作为此芯片的最佳EMAS值,如果测试诊断结果为测试通过则将EMAS值0写入EEPROM中作为此芯片的最佳EMAS值；然后开始读写混合扫描测试；
所述读写混合扫描测试具体为：
31)将bist算法改为选择检测读写混合动作的算法,EMAW和EMAS值不再变化,将EMA配置减1开始测试；
32)所述BIST控制器对待测存储器进行检测读写动作的激励灌入,然后输出待测存储器的响应结果至所述缺陷诊断单元；
33)所述缺陷诊断单元将待测存储器的响应结果和期望结果进行对比,然后将待测存储器是否在检测读写动作的激励下得到的响应和预期一致,如果一致则输出检测通过的结果到所述EMA配置扫描单元,否则输出测试错误结果到EMA配置扫描单元；
34)所述EMA配置扫描单元在接到缺陷诊断单元的测试诊断结果后，如果测试诊断结果为测试错误,表明之前一次的读相关配置已经是最高配置,则将测试错误的EMA值加1写入EEPROM中作为此芯片的最佳EMA值；或者EMA已经配置到0仍然通过,则将EMA值0写入EEPROM中作为此芯片的最佳EMA值；就此EMA最佳配置测试结束；
当芯片从测试模式切换回正常工作模式后,所述通路选择单元的选通路径改为EEPROM的三项EMA配置,使芯片能工作在自己特定最佳的EMA值下,得到最佳的存储器性能和稳定性的平衡点。
本发明具有如下优点：
1.根据每个芯片的SRAM测试结果自动调整EMA配置值并进行记录，在通过测试的基础上将每个芯片的SRAM性能最大化；
2.测试算法可选择配置；
3.从标准频率和最差性能EMA配置开始扫描,如果测试失败则调高一级EMA性能再测试,如果所有EMA配置都测试失败则之前一档频率为最高频率,最高频率测试档位中通过的EMA配置为该芯片的最佳EMA配置，而如果通过则将频率档位调高一档同时将EMA配置会回最差性能配置重新开始新一档频率测试,直到某一频率档测试失败得到前一档为最高频率档.然后根据芯片可以运行的频率进行筛选分级。
附图说明
下面参照附图结合实施例对本发明作进一步的说明。
图1为本发明测试装置的结构框图。
图2为本发明测试装置中EMA配置扫描单元的具体结构框图。
图3为本发明中的写操作扫描测试流程示意图。
图4为本发明中的读操作扫描测试流程示意图。
图5为本发明中的读写混合扫描测试流程示意图。
具体实施方式
本发明的CPUcache存储器的自适应测试方法，是在测试前先设置好测试目标频率对应的频率配置，通常设置的频率就是该存储单元在实际应用中可能运行到的最高频率；开始测试后，通过jtag接口灌入bist启动命令；将jtag命令进行协议解析后变为直接控制信号；通过所述直接控制信号进行带EMA扫描的bist测试流程，如果在bist测试流程中找到了最佳的EMA,则判断为测试通过,同时内部的EEPROM会存储好该频率下最佳的EMA配置值以供芯片进入正常工作模式时使用；否则判断为测试失败，将芯片归类为不符合要求的芯片。
本发明的CPUcache存储器的自适应测试方法在具体实现时，可通过本发明测试装置来实现。
如图1和图2所示，本发明的CPUcache存储器的自适应测试装置100，包括频率配置单元101、时钟产生单元102、协议解析单元103、算法选择单元104、BIST算法存储单元105、BIST控制器106、缺陷诊断单元107、结果判断单元108、EMA配置扫描单元109、EEPROM以及通路选择单元110；
所述频率配置单元101通过所述时钟产生单元连接待测存储器200；jtag接口300通过所述协议解析单元103分别连接所述算法选择单元104和EMA配置扫描单元109，且所述算法选择单元104还连接所述BIST算法存储单元105，所述BIST算法存储单元105用于存储bist测试流程中需用到的写操作扫描测试算法、读操作扫描测试算法及读写混合扫描测试算法供算法选择单元104调用；所述算法选择单元104通过所述BIST控制器106连接到待测存储器200；所述BIST控制器106还通过所述缺陷诊断单元107连接所述结果判断单元108和所述EMA配置扫描单元109，所述结果判断单元108还通过所述EMA配置扫描单元109连接所述通路选择单元110；所述EMA配置扫描单元109还通过EEPROM连接所述通路选择单元110；所述通路选择单元110还连接待测存储器200；
测试前，将所述频率配置单元101设置好测试目标频率对应的频率配置，同时所述时钟产生单元102产生测试时使用的时钟；
开始测试后，所述协议解析单元103将从jtag接口300灌入的bist启动命令解析为直接控制信号送往算法选择单元104和EMA配置扫描单元109；
所述算法选择单元104和EMA配置扫描单元109接收到解析后的bist启动信号后,开始进行带EMA扫描的bist测试流程；
如果在bist测试流程找到了最佳的EMA,则结果判断单元108将输出的测试结果信号置为测试通过状态,同时内部的EEPROM会存储好该频率下最佳的EMA配置值以供芯片进入正常工作模式时使用；如果测试失败,则结果判断单元108将输出的测试结果信号置为测试失败状态,然后将芯片归类为不符合要求的芯片。
主要如图2所示，所述EMA配置扫描单元109进一步包括EMA配置控制单元1091、EMAW配置值存储单元1092、EMAS配置值存储单元1093以及EMA配置值存储单元1094，所述EMA配置控制单元1091分别连接所述EMAW配置值存储单元1092、所述EMAS配置值存储单元1093、所述EMA配置值存储单元1094以及所述EEPROM；所述EMAW配置值存储单元1092、所述EMAS配置值存储单元1093以及所述EMA配置值存储单元1094均通过所述通路选择单元110连接待测存储器；
所述EMA配置控制单元1091负责根据所述缺陷诊断单元107输出的是否存储单元出错和读错还是写错的结果来控制所述EMAW配置值存储单元1092、所述EMAS配置值存储单元1093以及所述EMA配置值存储单元1094，完成EMA配置扫描行为并将最佳EMA配置值送往EEPROM单元进行存储。
其中，所述bist测试流程包括依次进行的写操作扫描测试、读操作扫描测试及读写混合扫描测试；
如图3所示，所述写操作扫描测试具体为：
11)所述EMA配置控制单元1091对所述EMAW配置值存储单元
1092、EMAS配置值存储单元1093以及EMA配置值存储单元1094进行配置，将EMA配置为111，将EMAW配置为11，将EMAS配置为1；其中：
EMA可以控制增加存储器的额外读写时间，配置值越大时间越长，访问越慢，设置000最快，器件可正常的风险最高，设置111访问最慢，器件可正常的风险最低；
EMAW单独控制写操作周期的延迟,配置值越大时间越长，写访问越慢(配置为11最慢)，器件可正常的风险越低；
EMAS控制可以控制延长存储器内部enable信号的长度,0是正常enable时间长度,1是延长enable时间长度.延长enable后访问速度变慢但是器件可靠性增强；
所述算法选择单元104将bist算法选择检测写操作的算法；
12)所述BIST控制器106对待测存储器200进行专项检测写动作的激励灌入,输出待测存储器200的响应结果至所述缺陷诊断单元107；
13)所述缺陷诊断单元107将待测存储器200的响应结果和期望结果进行对比，然后将待测存储器200是否在专项检测写动作的激励下得到的响应和预期一致,如果对比一致则输出检测通过的结果到EMA所述配置扫描单元109,否则输出测试错误并且写操作错误的结果到所述EMA配置扫描单元109；
14)所述EMA配置扫描单元109在接到缺陷诊断单元107的测试诊断结果后，如果测试诊断结果为测试错误,表明之前一次的写相关配置已经是最高配置,则将所述EMAW配置值存储单元1092中的EMAW值加1写入EEPROM中作为此芯片的最佳EMAW值供芯片正常用工作时使用,然后开始转到读操作扫描测试(如果第一次写操作测试就测试错误,则表明最低条件下芯片的mem都无法正常工作,则直接作为坏片筛除)；
如果测试诊断结果为测试通过,则将所述EMAW配置值存储单元1092中的EMAW值降低1，回到步骤12),直到测试错误，再将测试错误的EMAW值加1写入EEPROM中作为此芯片的最佳EMAW值；或者EMAW已经配置到0仍然通过,则将EMAW值0写入EEPROM中作为此芯片的最佳EMAW值；然后转入读操作扫描测试；
如图4所示，所述读操作扫描测试具体为：
21)所述算法选择单元104将bist算法改为选择检测读动作的算法，EMAW值不再变化,先将EMAS配置为0进行一轮测试；
22)所述BIST控制器106对待测存储器200进行专项检测读动作的激励灌入,输出待测存储器200的响应结果至所述缺陷诊断单元107；
23)所述缺陷诊断单元107将待测存储器200的响应结果和期望结果进行对比,然后将待测存储器200是否在专项检测读动作的激励下得到的响应和预期一致,如果一致则输出检测通过的结果到所述EMA配置扫描单元109,否则输出测试错误并且读操作错误的结果到所述EMA配置扫描单元109；
24)所述EMA配置扫描单元109在接到缺陷诊断单元107的测试诊断结果后，如果测试诊断结果为测试错误,表明之前一次的读相关配置已经是最高配置,则将所述EMAW配置值存储单元1092中的EMAS值1写入EEPROM中作为此芯片的最佳EMAS值,如果测试诊断结果为测试通过则将EMAS配置值存储单元1093中的EMAS值0写入EEPROM中作为此芯片的最佳EMAS值；然后开始读写混合扫描测试；
如图5所示，所述读写混合扫描测试具体为：
31)所述算法选择单元104将bist算法改为选择检测读写混合动作的算法,EMAW和EMAS值不再变化,将EMA配置减1开始测试；
32)所述BIST控制器106对待测存储器200进行检测读写动作的激励灌入,然后输出待测存储器200的响应结果至所述缺陷诊断单元107；
33)所述缺陷诊断单元107将待测存储器200的响应结果和期望结果进行对比,然后将待测存储器200是否在检测读写动作的激励下得到的响应和预期一致,如果一致则输出检测通过的结果到所述EMA配置扫描单元109,否则输出测试错误结果到EMA配置扫描单元109；
34)所述EMA配置扫描单元109在接到缺陷诊断单元107的测试诊断结果后，如果测试诊断结果为测试错误,表明之前一次的读相关配置已经是最高配置,则将EMA配置值存储单元1094中的测试错误的EMA值加1写入EEPROM中作为此芯片的最佳EMA值；或者EMA已经配置到0仍然通过,则将EMA值0写入EEPROM中作为此芯片的最佳EMA值；就此EMA最佳配置测试结束；
最后，当芯片从测试模式切换回正常工作模式后,所述通路选择单元110的选通路径改为EEPROM的三项EMA配置,使芯片能工作在自己特定最佳的EMA值下,得到最佳的存储器性能和稳定性的平衡点。
虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。
Claims (6)
1.一种CPUcache存储器的自适应测试方法，其特征在于：
测试前先设置好测试目标频率对应的频率配置；
开始测试后，通过jtag接口灌入bist启动命令；
将jtag命令进行协议解析后变为直接控制信号；
通过所述直接控制信号进行带EMA扫描的bist测试流程，如果在bist测试流程中找到了最佳的EMA,则判断为测试通过,同时内部的EEPROM会存储好该频率下最佳的EMA配置值以供芯片进入正常工作模式时使用；否则判断为测试失败，将芯片归类为不符合要求的芯片。
2.根据权利要求1所述的CPUcache存储器的自适应测试方法，其特征在于：所述bist测试流程包括依次进行的写操作扫描测试、读操作扫描测试及读写混合扫描测试；
所述写操作扫描测试具体为：
11)将EMA配置为111，将EMAW配置为11，将EMAS配置为1，将bist算法选择检测写操作的算法；
12)对待测存储器进行专项检测写动作的激励灌入,输出待测存储器的响应结果；
13)将待测存储器的响应结果和期望结果进行对比，然后将待测存储器是否在专项检测写动作的激励下得到的响应和预期一致,如果对比一致则输出检测通过的结果,否则输出测试错误并且写操作错误的结果；
14)如果测试错误,表明之前一次的写相关配置已经是最高配置,则将EMAW值加1写入EEPROM中作为此芯片的最佳EMAW值供芯片正常工作时使用,然后开始转到读操作扫描测试；
如果测试通过,EMAW已经配置到0仍然通过,则将EMAW值0写入EEPROM中作为此芯片的最佳EMAW值，然后转入读操作扫描测试；否则将EMAW值降低1，回到步骤12)；
所述读操作扫描测试具体为：
21)将bist算法改为选择检测读动作的算法，EMAW值不再变化,先将EMAS配置为0进行一轮测试；
22)对待测存储器进行专项检测读动作的激励灌入,输出待测存储器的响应结果；
23)将待测存储器的响应结果和期望结果进行对比,然后将待测存储器是否在专项检测读动作的激励下得到的响应和预期一致,如果一致则输出检测通过的结果,否则输出测试错误并且读操作错误的结果；
24)如果测试错误,表明之前一次的读相关配置已经是最高配置,则将EMAS值1写入EEPROM中作为此芯片的最佳EMAS值,如果测试通过则将EMAS值0写入EEPROM中作为此芯片的最佳EMAS值；然后开始读写混合扫描测试；
所述读写混合扫描测试具体为：
31)将bist算法改为选择检测读写混合动作的算法,EMAW和EMAS值不再变化,将EMA配置减1开始测试；
32)对待测存储器进行检测读写动作的激励灌入,然后输出待测存储器的响应结果；
33)将待测存储器的响应结果和期望结果进行对比,然后将待测存储器是否在检测读写动作的激励下得到的响应和预期一致,如果一致则输出检测通过的结果,否则输出测试错误结果；
34)如果测试错误,表明之前一次的读相关配置已经是最高配置,则将测试错误的EMA值加1写入EEPROM中作为此芯片的最佳EMA值；或者EMA已经配置到0仍然通过,则将EMA值0写入EEPROM中作为此芯片的最佳EMA值；就此EMA最佳配置测试结束。
3.根据权利要求2所述的CPUcache存储器的自适应测试方法，其特征在于：所述步骤14)中如果第一次写操作测试就测试错误,则表明最低条件下芯片的mem都无法正常工作,直接在EEPROM中标注为不合格有缺陷芯片,并将第一次的EMA配置值写到EEPROM的EMA最佳配置中。
4.一种CPUcache存储器的自适应测试装置，其特征在于：包括频率配置单元、时钟产生单元、协议解析单元、算法选择单元、BIST算法存储单元、BIST控制器、缺陷诊断单元、结果判断单元、EMA配置扫描单元、EEPROM以及通路选择单元；
所述频率配置单元通过所述时钟产生单元连接待测存储器；jtag接口通过所述协议解析单元分别连接所述算法选择单元和EMA配置扫描单元，且所述算法选择单元还连接所述BIST算法存储单元；所述算法选择单元通过所述BIST控制器连接到待测存储器；所述BIST控制器还通过所述缺陷诊断单元连接所述结果判断单元和所述EMA配置扫描单元，所述结果判断单元还通过所述EMA配置扫描单元连接所述通路选择单元；所述EMA配置扫描单元还通过EEPROM连接所述通路选择单元；所述通路选择单元还连接待测存储器；
测试前，将所述频率配置设置好测试目标频率对应的频率配置，同时所述时钟产生单元产生测试时使用的时钟；开始测试后，所述协议解析单元将从jtag接口灌入的bist启动命令解析为直接控制信号送往算法选择单元和EMA配置扫描单元，所述算法选择单元和EMA配置扫描单元接收到解析后的bist启动信号后,开始进行带EMA扫描的bist测试流程；如果在bist测试流程找到了最佳的EMA,则结果判断单元将输出的测试结果信号置为测试通过状态,同时内部的EEPROM会存储好该频率下最佳的EMA配置值以供芯片进入正常工作模式时使用；如果测试失败,则结果判断单元将输出的测试结果信号置为测试失败状态,然后将芯片归类为不符合要求的芯片。
5.根据权利要求4所述的CPUcache存储器的自适应测试装置，其特征在于：所述EMA配置扫描单元进一步包括EMA配置控制单元、EMAW配置值存储单元、EMAS配置值存储单元以及EMA配置值存储单元，所述EMA配置控制单元分别连接所述EMAW配置值存储单元、所述EMAS配置值存储单元、所述EMA配置值存储单元以及所述EEPROM；所述EMAW配置值存储单元、所述EMAS配置值存储单元以及所述EMA配置值存储单元均通过所述通路选择单元连接待测存储器；
所述EMA配置控制单元负责根据所述缺陷诊断单元输出的是否存储单元出错和读错还是写错的结果来控制所述EMAW配置值存储单元、所述EMAS配置值存储单元以及所述EMA配置值存储单元，完成EMA配置扫描行为并将最佳EMA配置值送往EEPROM单元进行存储。
6.根据权利要求5所述的CPUcache存储器的自适应测试装置，其特征在于：所述bist测试流程包括依次进行的写操作扫描测试、读操作扫描测试及读写混合扫描测试；
所述写操作扫描测试具体为：
11)所述EMA配置控制单元对所述EMAW配置值存储单元、EMAS配置值存储单元以及EMA配置值存储单元进行配置，将EMA配置为111，将EMAW配置为11，将EMAS配置为1；
12)所述BIST控制器对待测存储器进行专项检测写动作的激励灌入,输出待测存储器的响应结果至所述缺陷诊断单元；
13)所述缺陷诊断单元将待测存储器的响应结果和期望结果进行对比，然后将待测存储器是否在专项检测写动作的激励下得到的响应和预期一致,如果对比一致则输出检测通过的结果到EMA所述配置扫描单元,否则输出测试错误并且写操作错误的结果到所述EMA配置扫描单元；
14)所述EMA配置扫描单元在接到缺陷诊断单元的测试诊断结果后，如果测试诊断结果为测试错误,表明之前一次的写相关配置已经是最高配置,则将EMAW值加1写入EEPROM中作为此芯片的最佳EMAW值,然后开始转到读操作扫描测试；
如果测试通过,EMAW已经配置到0仍然通过,则将EMAW值0写入EEPROM中作为此芯片的最佳EMAW值，然后转入读操作扫描测试；否则将EMAW值降低1，回到步骤12)；
所述读操作扫描测试具体为：
21)所述算法选择单元将bist算法改为选择检测读动作的算法，EMAW值不再变化,先将EMAS配置为0进行一轮测试；
22)所述BIST控制器对待测存储器进行专项检测读动作的激励灌入,输出待测存储器的响应结果至所述缺陷诊断单元；
23)所述缺陷诊断单元将待测存储器的响应结果和期望结果进行对比,然后将待测存储器是否在专项检测读动作的激励下得到的响应和预期一致,如果一致则输出检测通过的结果到所述EMA配置扫描单元,否则输出测试错误并且读操作错误的结果到所述EMA配置扫描单元；
24)所述EMA配置扫描单元在接到缺陷诊断单元的测试诊断结果后，如果测试诊断结果为测试错误,表明之前一次的读相关配置已经是最高配置,则将EMAS值1写入EEPROM中作为此芯片的最佳EMAS值,如果测试诊断结果为测试通过则将EMAS值0写入EEPROM中作为此芯片的最佳EMAS值；然后开始读写混合扫描测试；
所述读写混合扫描测试具体为：
31)所述算法选择单元将bist算法改为选择检测读写混合动作的算法,EMAW和EMAS值不再变化,将EMA配置减1开始测试；
32)所述BIST控制器对待测存储器进行检测读写动作的激励灌入,然后输出待测存储器的响应结果至所述缺陷诊断单元；
33)所述缺陷诊断单元将待测存储器的响应结果和期望结果进行对比,然后将待测存储器是否在检测读写动作的激励下得到的响应和预期一致,如果一致则输出检测通过的结果到所述EMA配置扫描单元,否则输出测试错误结果到EMA配置扫描单元；
34)所述EMA配置扫描单元在接到缺陷诊断单元的测试诊断结果后，如果测试诊断结果为测试错误,表明之前一次的读相关配置已经是最高配置,则将测试错误的EMA值加1写入EEPROM中作为此芯片的最佳EMA值；或者EMA已经配置到0仍然通过,则将EMA值0写入EEPROM中作为此芯片的最佳EMA值；就此EMA最佳配置测试结束。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610015005.0A CN105679377B (zh) | 2016-01-11 | 2016-01-11 | CPU cache存储器的自适应测试方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610015005.0A CN105679377B (zh) | 2016-01-11 | 2016-01-11 | CPU cache存储器的自适应测试方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105679377A true CN105679377A (zh) | 2016-06-15 |
| CN105679377B CN105679377B (zh) | 2018-07-03 |
Family
ID=56299814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610015005.0A Active CN105679377B (zh) | 2016-01-11 | 2016-01-11 | CPU cache存储器的自适应测试方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105679377B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109065094A (zh) * | 2018-08-09 | 2018-12-21 | 晶晨半导体（深圳）有限公司 | 获取双倍速率同步动态随机存储器量产频率的方法及系统 |
| WO2020134572A1 (zh) * | 2018-12-29 | 2020-07-02 | 华为技术有限公司 | 一种存储器内建自测试电路和对存储器的测试方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200614624A (en) * | 2004-04-27 | 2006-05-01 | Artisan Components Inc | Dynamically adaptable memory |
| CN101223508A (zh) * | 2005-07-12 | 2008-07-16 | 国际商业机器公司 | 用于在具有休眠资源的数据处理系统中重新配置功能性能力的方法和系统 |
| TW201515007A (zh) * | 2013-08-15 | 2015-04-16 | Advanced Risc Mach Ltd | 記憶體裝置以及在此記憶體裝置中執行存取操作的方法 |
-
2016
- 2016-01-11 CN CN201610015005.0A patent/CN105679377B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200614624A (en) * | 2004-04-27 | 2006-05-01 | Artisan Components Inc | Dynamically adaptable memory |
| CN101223508A (zh) * | 2005-07-12 | 2008-07-16 | 国际商业机器公司 | 用于在具有休眠资源的数据处理系统中重新配置功能性能力的方法和系统 |
| TW201515007A (zh) * | 2013-08-15 | 2015-04-16 | Advanced Risc Mach Ltd | 記憶體裝置以及在此記憶體裝置中執行存取操作的方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109065094A (zh) * | 2018-08-09 | 2018-12-21 | 晶晨半导体（深圳）有限公司 | 获取双倍速率同步动态随机存储器量产频率的方法及系统 |
| WO2020134572A1 (zh) * | 2018-12-29 | 2020-07-02 | 华为技术有限公司 | 一种存储器内建自测试电路和对存储器的测试方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105679377B (zh) | 2018-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3925839B2 (ja) | 半導体記憶装置およびその試験方法 | |
| US8423841B1 (en) | Method and systems for memory testing and test data reporting during memory testing | |
| US7353442B2 (en) | On-chip and at-speed tester for testing and characterization of different types of memories | |
| US20080229163A1 (en) | Test apparatus, test method and machine readable medium storing a program therefor | |
| US20030120985A1 (en) | Method and apparatus for memory self testing | |
| CN104361909B (zh) | 一种片上ram内建自测试方法及电路 | |
| US20080109594A1 (en) | Non-volatile memory device controlled by a micro-controller | |
| JP2002538464A (ja) | 既知の良品デバイスを使用して期待する応答を生成するための集積回路デバイスの効率的な同時テスト | |
| US11693802B2 (en) | NAND switch | |
| CN108511029B (zh) | 一种fpga中双端口sram阵列的内建自测和修复系统及其方法 | |
| WO2021179601A1 (zh) | 控制芯片的测试方法及相关设备 | |
| WO2021179559A1 (zh) | 存储器的测试方法及相关设备 | |
| JP2004520673A (ja) | 埋設不揮発性メモリの自己診断装置を備える集積回路及び関連する診断方法 | |
| EP1632952A2 (en) | A non-volatile memory device controlled by a micro-controller | |
| US20050262401A1 (en) | Central processing unit and micro computer | |
| CN105679377A (zh) | CPU cache存储器的自适应测试方法及装置 | |
| CN107978337A (zh) | 适用于随机存储器自动测试的高速电路结构及其测试方法 | |
| CN116386711B (zh) | 一种存储器件数据传输的测试装置及测试方法 | |
| CN110956998B (zh) | 一种存储器测试装置与系统 | |
| CN105513648A (zh) | 自适应产生芯片最佳性能配置的方法及装置 | |
| CN114627958A (zh) | 一种存储设备的测试方法、装置、电子设备及可读介质 | |
| JP4704131B2 (ja) | 試験装置、及び試験方法 | |
| CN113160875A (zh) | 芯片测试系统和测试方法 | |
| US7340313B2 (en) | Monitoring device for monitoring internal signals during initialization of an electronic circuit | |
| JP2001243121A (ja) | メモリを搭載したボードにおける回路の不良発見方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 350000 building, No. 89, software Avenue, Gulou District, Fujian, Fuzhou 18, China Patentee after: Ruixin Microelectronics Co., Ltd Address before: 350000 building, No. 89, software Avenue, Gulou District, Fujian, Fuzhou 18, China Patentee before: Fuzhou Rockchips Electronics Co.,Ltd. |