CN105677968B - 可编程逻辑器件电路图绘制方法及装置 - Google Patents

Abstract

本发明公开了一种可编程逻辑器件电路图绘制方法及装置，绘制如FPGA等可编程逻辑器件的电路图时，利用这类器件内部资源的重复性和规律性，先构建可编程逻辑器件的线网模型库，线网模型库中每一线网模型包含可编程逻辑器件中的多个资源以及各资源之间的连接关系；再构建走线模型库，走线模型库包含与各线网模型对应的走线模型，每一走线模型包含其对应的线网模型中各资源的具体走线信息；然后在绘制可编程逻辑器件的电路图时，直接从线网模型库中调用当前待绘制电路图涉及的目标线网模型并从走线模型库中调用的目标走线模型进行绘制即可得到可编程逻辑器件的电路图，绘制过程比现有绘制过程简单，内存需求比现有更少，且绘制效率和性能得到较大提升。

Description

可编程逻辑器件电路图绘制方法及装置

技术领域

本发明涉及可编程逻辑器件(programmable logic device，PLD)设计领域，具体涉及一种可编程逻辑器件电路图绘制方法及装置。

背景技术

可编程逻辑器件作为专用集成电路(Application Specific IntegratedCircuit；以下简称：ASIC)领域中的一种半定制电路，采用PLD的关键优点是在设计阶段中客户可根据需要修改电路，直到对设计工作感到满意为止。一旦设计完成，客户可立即投入生产，只需要利用最终软件设计文件简单地编程所需要数量的PLD就可以了。

EDA(Electronic Design Automation，电路设计软件)技术是以计算机为工具，设计者在EDA软件平台上用硬件描述语言或原理图完成设计输入，然后由EDA软件自动完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配、编译、逻辑映射和编程下载等工作。通过EDA软件进行设计极大地提高了电路设计的效率和可靠性以及可操作性，减轻了设计者的劳动强度，降低了电路设计的难度。

EDA软件功能丰富，设计复杂，为了给电路设计者提供一个直观的设计结果，需要在EDA软件中显示电路原理图，但是芯片内部资源丰富，结构复杂，尤其是内部电路网表(Netlist)连接关系繁杂，在绘制时需要大量的数据和复杂的算法来支持，因此复制过程复杂，需占用大量内存，效率低。

发明内容

本发明要解决的主要技术问题是，提供一种可编程逻辑器件电路图绘制方法及装置，解决现有可编程逻辑器件电路图复制过程复杂，效率低的问题。

为解决上述技术问题，本发明提供一种可编程逻辑器件电路图绘制方法，包括：

构建可编程逻辑器件电路网表的线网模型库，所述线网模型库包含的线网模型各不相同，每一线网模型包含所述可编程逻辑器件中的多个资源以及各资源之间的连接关系；

构建所述可编程逻辑器件软件视图的走线模型库，所述走线模型库包含与所述各线网模型对应的走线模型，每一走线模型包含其对应的线网模型中各资源的具体走线信息；

绘制所述可编程逻辑器件的电路图时，从所述线网模型库中调用当前待绘制电路图涉及的目标线网模型，从所述走线模型库中调用与所述目标线网模型对应的目标走线模型；

根据调用的目标线网模型和调用的目标走形模型绘制得到所述可编程逻辑器件的电路图。

在本发明的一种实施例中，构建可编程逻辑器件的线网模型库包括：

获取所述可编程逻辑器件的所有资源以及各资源之间的连接关系；

按资源相同、资源上的接口相同且资源间的连接关系相同对所述所有资源连接关系进行归类得到不同的线网模型。

在本发明的一种实施例中，每一线网模型的多个资源中，其中一个资源上的一接口为起点接口，其他资源上对应的接口为终点接口，所述连接关系为所述起点接口直接与所述各终点接口连接。

在本发明的一种实施例中，构建所述可编程逻辑器件的走线模型库包括：

分析所述各线网模型中起点资源上的各接口到各终点资源上各接口的互联信息；

以所述线网模型中的起点接口为坐标原点得到并记录该线网模型中起点接口到各终点接口间互联涉及的各折点位置信息得到所述起点接口到各终点接口的具体走线信息。

在本发明的一种实施例中，当分析得到多个线网模型的走线模型相同时，将所述多个线网模型的走线模型归并为一个走线模型。

在本发明的一种实施例中，当从所述线网模型库中调用的目标线网模型有至少两个时，对其中的至少两个目标线网模型进行并行绘制。

在本发明的一种实施例中，对所述至少两个目标线网模型并行绘制包括：

并行构建由所述至少两个目标线网模型中的各资源组成的至少两个线网；

并行的根据所述至少两个目标线网模型各自对应的目标走线模型中的具体走线信息对各线网中的各资源的具体走线进行绘制。

为了解决上述问题，本发明还提供了一种可编程逻辑器件电路图绘制装置，包括：

线网模型构建模块，用于构建可编程逻辑器件电路网表的线网模型库，所述线网模型库的线网模型包含各不相同，每一线网模型包含所述可编程逻辑器件中的多个资源以及各资源之间的连接关系；

走线模型构建模块，用于构建所述可编程逻辑器件软件视图的走线模型库，所述走线模型库包含与所述各线网模型对应的走线模型，每一走线模型包含其对应的线网模型中各资源的具体走线信息；

调用模块，用于绘制所述可编程逻辑器件的电路图时，从所述线网模型库中调用当前待绘制电路图涉及的目标线网模型，从所述走线模型库中调用与所述目标线网模型对应的目标走线模型；

绘制执行模块，用于根据调用的目标线网模型和调用的目标走形模型绘制得到所述可编程逻辑器件的电路图。

在本发明的一种实施例中，所述线网模型构建模块包括：

信息获取子模块，用于获取所述可编程逻辑器件的所有资源以及各资源之间的连接关系；

归类子模块，用于按资源相同、资源上的接口相同且资源间的连接关系相同对所述所有资源连接关系进行归类得到不同的线网模型。

在本发明的一种实施例中，每一线网模型的多个资源中，其中一个资源上的一接口为起点接口，其他资源上对应的接口为终点接口，所述连接关系为所述起点接口直接与所述各终点接口连接；所述走线模型构建模块包括：

分析子模块，用于分析所述各线网模型中起点资源上的各接口到各终点资源上各接口的互联信息；

归纳子模块，以所述线网模型中的起点接口为坐标原点得到并记录该线网模型中起点接口到各终点接口间互联涉及的各折点位置信息得到所述起点接口到各终点接口的具体走线信息。

在本发明的一种实施例中，所述绘制执行模块包括控制子模块和至少两个绘制执行子模块，

所述控制子模块用于在所述调用模块从所述线网模型库中调用的目标线网模型有至少两个时，控制至少两个绘制执行子模块对其中的至少两个目标线网模型进行并行绘制。

本发明的有益效果是：

本发明提供的可编程逻辑器件电路图绘制方法及装置，绘制如FPGA等可编程逻辑器件的电路图时，利用这类器件内部资源的重复性和规律性，先构建可编程逻辑器件的线网模型库，线网模型库中每一线网模型包含可编程逻辑器件中的多个资源以及各资源之间的连接关系；再构建走线模型库，走线模型库包含与各线网模型对应的走线模型，每一走线模型包含其对应的线网模型中各资源的具体走线信息；然后在绘制可编程逻辑器件的电路图时，直接从线网模型库中调用当前待绘制电路图涉及的目标线网模型并从走线模型库中调用的目标走线模型进行绘制即可得到可编程逻辑器件的电路图，绘制过程比现有绘制过程简单，内存需求比现有更少，且绘制效率和性能得到较大提升。

另外，本发明在绘制可编程逻辑器件的电路图时，从线网模型库中调用当的目标线网模型有多个时(此处的多个包括多个不同的目标线网模型和对同一个目标线网模型进行多次调用)，还可进一步采用并行的方式同时根据多个目标线网模型进行绘制，因此可进一步提升绘制效率。

附图说明

图1为本发明实施例一提供的可编程逻辑器件电路图绘制方法流程示意图；

图2为本发明实施例一提供的构建可编程逻辑器件的线网模型库流程示意图；

图3为本发明实施例一提供的可编程逻辑器件内部的资源示意图；

图4为本发明实施例一提供的构建可编程逻辑器件的走线模型库流程示意图；

图5为本发明实施例一提供的走线模型示意图；

图6为本发明实施例二提供的可编程逻辑器件电路图绘制装置结构示意图；

图7为图6中的线网模型构建模块结构示意图；

图8为图6中的走线模型构建模块结构示意图；

图9为图6中的绘制执行模块结构示意图；

图10为本发明实施例三提供的EDA软件中的软件流程示意图；

图11为本发明实施例三提供的线网模型示意图；

图12为本发明实施例三提供的走线模型示意图。

具体实施方式

本发明利用可编程逻辑器件芯片内部资源的重复性和规律性，抽象构造出内部网表连线的线网模型和网表连线的走线模型。绘制电路图时可直接调用得到的线网模型和走线模型，并可进一步采用并行的方式进行绘制，因此能减少内存占用量的同时，提升绘制效率和性能。下面通过具体实施方式结合附图对本发明作进一步详细说明。

实施例一：

本实施例提供的可编程逻辑器件电路图绘制方法适用于不同类型、不同型号的各种可编程逻辑器件，针对每一型号的可编程逻辑器件，其电路图绘制过程请参见图1所示，包括：

步骤101：构建可编程逻辑器件电路网表的线网模型库；

该步骤中构建的线网模型库包含的线网模型各不相同，每一线网模型包含可编程逻辑器件中的多个资源以及各资源之间的连接关系；本实施例中的资源包括但不限于各种可编程的逻辑单元；

步骤102：构建可编程逻辑器件软件视图的走线模型库；

该步骤中构建的走线模型库包含与各线网模型对应的走线模型，每一走线模型包含其对应的线网模型中各资源的具体走线信息；本实施例中一个走线模型可能仅对应一个线网模型，也可能对应多个线网模型；

步骤103：绘制可编程逻辑器件的电路图时，从线网模型库中调用当前待绘制电路图涉及的目标线网模型，从走线模型库中调用与目标线网模型对应的目标走线模型；

该步骤的调用过程，可以先将线网模型库和走线模型库加载到内存中，然后根据当前待绘制电路图的需求遍历线网模型库找到需要的目标线网模型构造线网(Net),并从走线模型库中找到对应的走线模型获取到线网中各资源的具体走线方式；

步骤104：根据调用的目标线网模型和调用的目标走形模型绘制得到可编程逻辑器件的电路图。

具体的，请参见图2所示，上述步骤101中构建可编程逻辑器件的线网模型库包括：

步骤201：获取可编程逻辑器件的所有资源以及各资源之间的连接关系；

步骤202：按资源相同、资源上的接口(pin脚)相同且资源间的连接关系相同对所有资源连接关系进行归类得到不同的线网模型。本实施例中，每一线网模型的多个资源中，其中一个资源上的一接口为起点接口，其他资源上对应的接口为终点接口，连接关系为起点接口直接与各终点接口连接。

例如，假设某一可编程逻辑器件内部的资源及各资源之间的连接关系如图3所示，则按照图2所示的构建方式，最终会得到两个线网模型，其中一个线网模型包括资源A、资源B、和资源D，资源A上的一个接口为起点接口，资源B和资源D上的各存在一个接口为终点接口；另一个线网模型包括资源B、和资源C，资源B上的一个接口为起点接口，资源C上的一个接口终点接口。通过这种方式可以映射出所有具有此特征的物理线网(Device Net)。本实施例中，可将每一线网模型中的各资源的连接关系标注在起点接口上，要构造对应线网时只需要从对应线网模型的起点接口上获取即可。

上述步骤102中，构建可编程逻辑器件的走线模型库的过程请参见图4所示，包括：

步骤401：枚举可编程逻辑器件的所有资源；

步骤402：分析各线网模型中起点接口到各终点接口的互联信息；

步骤403：以线网模型中的起点接口为坐标原点得到并记录该线网模型中起点接口到各终点接口间互联涉及的各折点位置信息得，到起点接口到各终点接口的具体走线信息。本实施例中可以将每个接口的具体走线标注在各接口上。

例如，针对上述示例的包括资源A、资源B、和资源D的线网模型，请参见图5所示，假设资源A上的起点接口到资源B和资源D上的终点接口的具体走线为图5所示，则资源A到资源B之间具有折点A1、A2、A3，资源A到资源D之间的具体走线具有折点A1、A2、A4、A5，以资源A为原点记录折点A1、A2、A3、A4、A5的坐标即可得到资源A分别到资源B和资源D的具体走线信息，且可将这些具体走线信息分别标注在资源A、B、D上相应的接口上。

本实施例中，当通过上述过程当得到多个线网模型的走线模型相同时，将这多个线网模型的走线模型归并为一个走线模型，因此本实施例中的一个走线模型可能对应一个或多个线网模型。

本实施例中，在绘制可编程逻辑器件电路图的过程中，当从线网模型库中调用的目标线网模型有至少两个时，可采用并行的方式对其中的至少两个目标线网模型进行并行绘制。具体对多少个目标线网模型进行并行绘制，可根据当前内存资源、核心个数等情况具体选定。对至少两个目标线网模型并行绘制包括：

并行构建由至少两个目标线网模型中的各资源组成的至少两个线网；

并行的根据至少两个目标线网模型各自对应的目标走线模型中的具体走线信息对各线网中的各资源的具体走线进行绘制。在进行绘制时，走线模型中各折点在线网模型中的绝对位置可转换为电脑屏幕坐标系下的位置。具体转换过程此处不赘述。

应当理解的是，本实施例中进行并行绘制时，可以利用现有的各种能实现并行绘制的工具。例如OpenMp，其是由OpenMP Architecture Review Board牵头提出的，并已被广泛接受的，用于共享内存并行系统的多处理器程序设计的一套指导性的编译处理方案(Compiler Directive)。OpenMp提供了对并行算法的高层的抽象描述，程序员通过在源代码中加入专用的pragma来指明自己的意图，由此编译器可以自动将程序进行并行化，并在必要之处加入同步互斥以及通信，本实施例即可采用OpenMp来并行绘制网表(Netlist)资源。

实施例二：

本实施例提供一种可编程逻辑器件电路图绘制装置，请参见图6所示，包括：

线网模型构建模块，用于构建可编程逻辑器件电路网表的线网模型库，构建的线网模型库包含各不相同的线网模型，每一线网模型包含所述可编程逻辑器件中的多个资源以及各资源之间的连接关系；本实施例中的资源包括但不限于各种可编程的逻辑单元；

走线模型构建模块，用于构建可编程逻辑器件软件视图的走线模型库，构建的走线模型库包含与各线网模型对应的走线模型，每一走线模型包含其对应的线网模型中各资源的具体走线信息；本实施例中一个走线模型可能仅对应一个线网模型，也可能对应多个线网模型；

调用模块，用于绘制可编程逻辑器件的电路图时，从线网模型库中调用当前待绘制电路图涉及的目标线网模型，并从走线模型库中调用与目标线网模型对应的目标走线模型；调用模块具体可以先将线网模型库和走线模型库加载到内存中，然后根据当前待绘制电路图的需求遍历线网模型库找到需要的目标线网模型构造线网(Net),并从走线模型库中找到对应的走线模型获取到线网中各资源的具体走线方式；

绘制执行模块，用于根据调用的目标线网模型和调用的目标走形模型绘制得到可编程逻辑器件的电路图。

请参见图7所示，本实施例中的线网模型构建模块包括：

信息获取子模块，用于获取可编程逻辑器件的所有资源以及各资源之间的连接关系；

归类子模块，用于按资源相同、资源上的接口相同且资源间的连接关系相同对所述所有资源连接关系进行归类得到不同的线网模型。本实施例中，每一线网模型的多个资源中，其中一个资源上的一接口为起点接口，其他资源上对应的接口为终点接口，连接关系为起点接口直接与各终点接口连接。

请参见图8所示，本实施例中的走线模型构建模块包括：

分析子模块，用于分析各线网模型中起点接口到各终点接口上各接口的互联信息；

归纳子模块，以线网模型中的起点接口为坐标原点得到并记录该线网模型中起点接口到各终点接口间互联涉及的各折点位置信息得到起点接口到各终点接口的具体走线信息。本实施例中可以将每个接口的具体走线标注在各接口上。

请参见图9所示，本实施例中的绘制执行模块包括控制子模块和至少两个绘制执行子模块，控制子模块用于在调用模块从线网模型库中调用的目标线网模型有至少两个时，控制至少两个绘制执行子模块对其中的至少两个目标线网模型进行并行绘制。本实施例中绘制执行子模块的个数具体可以根据当前内存资源、核心个数等情况具体选定。各绘制执行子模块并行构建各目标线网模型中的各资源组成的线网，并并行的根据各目标线网模型各自对应的目标走线模型中的具体走线信息对各线网中的各资源的具体走线进行绘制。

实施例三：

为了更好的理解本发明，下面以将本发明提供的方案应用于EDA软件，采用OpenMp的进行并行绘制，以FPGA这一具体可编程逻辑器件为例，对本发明做进一步示例说明。

请参见图10所示，该图所示为本发明提供的方案应用于EDA软件中的软件流程图，包括：

步骤1001：加载线网模型库到内存中；

步骤1002：加载软件视图走线模型库到内存中；

步骤1003：根据当前待绘制的电路遍历FPGA资源网表，从线网模型库中查找到需用的目标线网模型构造线网；

步骤1004：从软件视图走线模型库中找到对应的走线模型获取线网的走线方式；

步骤1005：将走线模型中的模型坐标转换为屏幕坐标；

步骤1006：绘制网表(Netlist)。

以下对本实施例提供的基于可编程逻辑器件的EDA软件中电路连线并行绘制方法分三个部分来进行介绍：

1、FPGA芯片内部网表连线(Device Net)的线网模型构造。

FPGA芯片内部由可编程的逻辑单元、I/O块和互连资源三部分组成，FPGA中的逻辑单元使用互连资源进行连接，在用FPGA设计电路时，经过布局布线之后有时会需要查看布局布线结果或者修改布局布线结果，这时就需要在EDA软件中以图形的方式绘制出来供用户参考使用。由于FPGA中互连结构复杂并且芯片资源丰富，在EDA软件中表示这些连线需要大量的数据。为此，本实施例中采用了以下方法来对FPGA芯片内部互连资源进行建模。

1)获取FPGA芯片内部的所有资源(包括但不限于可编程的逻辑单元)及各资源之间额连接关系进行信息归纳、提取，将资源相同、资源上的接口(pin脚)相同且资源间的连接关系相同的提取为一类，因此一个线网模型可能对应一个一个或多个资源组；

2)对1)中提取出来的各类网表连接(Net)信息进行整理，对每类进行建模得到线网模型，称之为Rnc View(Re-locatable Net Connector view)；

3)对2)的建模结果进行压缩存储模型存档文件；

4)在EDA软件加载FPGA芯片器件型模型的时候将3)中的存档文件加载到内存中；

5)在EDA软件构建FPGA模型并映射网表的过程中用4)中的内容来表示电路网表的物理连线如图11所示的线网模型图。利用FPGA芯片内部资源的重复性和规律性，每一个线网模型对应一组具有相同资源以及相同连接关系的线网(Net)。它们具有此特征如下所述：芯片资源类型相同，资源上的接口相同，接口之间的相互连接关系相同。一个线网模型对应多个资源组，不同资源组在芯片内部分布的位置不同。一个线网模型有一个起点接口，称之为driver，和一个或多个终点接口，称之为load。这个线网模型就是描述这个driver和这些load之间的连接关系。一个线网模型可以映射出所有具有此特征的物理线网

(Device Net)。在线网模型中记录了driver和load之间的关系，同时被标注在driver上，要构造这个Net的时候只需从driver上获取此线网模型，利用线网模型就可以完整的构造出这个线网Net。

2、EDA软件中绘制网表连线的走线模型。

在EDA软件中显示FPGA芯片内部互连资源和绕线结果时需要以图形的方式绘制电路网表，线网模型中描述的网表连线(Net)结构模型只是针对互连资源进行建模以便于在EDA软件中对电路结构进行处理和描述，而在绘制互连资源的时候为了能清晰的将电路结构表示出来还需要描述具体走线的信息，因此实施例提供了一种在EDA软件中描述绘制电路走线的方法，用以在EDA软件中将具体的网线(Net)绘制出来，具体方法如下。

1)枚举FPGA芯片的所有资源；

2)归纳各线网模型中每个资源上的所有接口(pin脚)的互连信息；

3)参照每个资源在线网模型(软件视图)中的坐标，选取参考点，根据相连的每个接口(Pin脚)所在的资源的坐标信息和接口(Pin脚)坐标信息规划走线，具有相同走线的连线为同一种走线模型，称为wire pattern；

4)将1)、2)、3)的内容进行整理压缩并存档

5)在进入设计资源编辑器(Design Editor)前先加载4)的存档文件，加载过程中将每个接口(Pin脚)的走线模式(wrie pattern)标注到该Pin脚上。

针对上述描述的线网模型，走线模型则是具体到显示层面，指导如何绘制该线网Net。线网模型只描述线网(Net)中各个资源(Instance)上的接口(pin脚)的连接关系，走线模型则描述了线网模型中从driver出发到load结束的走线方式。如图12所示，走线模型记录了以起点接口为参考点到各个终点接口为目标的各个折点(称之为anchor)的坐标。起点接口为原点(0,0)，折点(anchor)和终点接口都是相对于原点的。如上分析，对于FPGA中所有的线网(Net)的走线模型都有与之对应的走线模型。本实施例中走线模型标注在各接口(pin脚)上。软件绘制线网的时候通过起点接口(pin脚)获取到标注在接口(pin脚)上的走线模型，然后根据走线模型所记录的各个折点进行搜索，直到遍历完整个线性模型中的所有资源的接口(pin脚)，这个线网模型所描述的线网(Net)就被完整的构造出来了。在进行绘制的时候，根据这个线网模型和接口(pin脚)所在资源的绝对位置再加以转换就可以将此唯一的线网(Net)绘制出来。

3、并行绘制线网的方式。

在绘制FPGA芯片中的内部资源和用户设计的电路网表时候需要大量的计算，基于FPGA内部资源的重复性和规律性，这些计算是可以并行进行的，因此本实施例以采用并行方式充分利用计算机的多核计算能力提高绘制效率。下面以使用OpenMp并行绘制。

使用OpenMp并行绘制电路图(也即用户设计的电路网表，Netlist)其根本是绘制直线段，用直线段表示电路连接关系，具体如下：

根据用户设计的电路网表，遍历视图中所有可见的资源(instance)，然后根据芯片内部的连接关系，利用线网模型构造出所有的线网(Net)。对于不同的线网(Net)都有一个所属的线网模型。构造过程并行执行，利用OpenMp的并行执行，将这个过程分配到CPU的多个核心上执行。

上述构造出来的结果中记录的电路网表(Netlist)是相对于FPGA芯片内部的坐标系，绘制电路网表则是在电脑的屏幕坐标系下，所以要把电路网表(Netlist)中的所有内容，转换到屏幕坐标系，这个过程也用Openmp进行并行处理。

将转换坐标后的结果转换为带有屏幕绝对坐标的点和线，然后绘制到临时存储图像的位图上，此过程也可以用OpenMp进行并行处理。

将绘制出来的位图结果显示到屏幕上。

显然，本领域的技术人员应该明白，上述本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储介质(ROM/RAM、磁碟、光盘)中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。所以，本发明不限制于任何特定的硬件和软件结合。

以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种可编程逻辑器件电路图绘制方法，其特征在于，包括：

构建可编程逻辑器件电路网表的线网模型库，所述构建可编程逻辑器件电路网表的线网模型库包括：获取所述可编程逻辑器件的所有资源以及各资源之间的连接关系；按资源相同、资源上的接口相同且资源间的连接关系相同对所述所有资源连接关系进行归类得到不同的线网模型；所述线网模型库包含的线网模型各不相同，每一线网模型包含所述可编程逻辑器件中的多个资源以及各资源之间的连接关系；

构建所述可编程逻辑器件软件视图的走线模型库，所述走线模型库包含与所述各线网模型对应的走线模型，每一走线模型包含其对应的线网模型中各资源的具体走线信息；

绘制所述可编程逻辑器件的电路图时，从所述线网模型库中调用当前待绘制电路图涉及的目标线网模型，从所述走线模型库中调用与所述目标线网模型对应的目标走线模型；

根据调用的目标线网模型和调用的目标走线模型绘制得到所述可编程逻辑器件的电路图。

2.如权利要求1所述的可编程逻辑器件电路图绘制方法，其特征在于，每一线网模型的多个资源中，其中一个资源上的一个接口为起点接口，其他资源上对应的接口为终点接口，所述连接关系为所述起点接口直接与所述各终点接口连接。

3.如权利要求2所述的可编程逻辑器件电路图绘制方法，其特征在于，构建所述可编程逻辑器件的走线模型库包括：

分析所述各线网模型中起点资源上的各接口到各终点资源上各接口的互联信息；

以所述线网模型中的起点接口为坐标原点得到并记录该线网模型中起点接口到各终点接口间互联涉及的各折点位置信息，得到所述起点接口到各终点接口的具体走线信息。

4.如权利要求3所述的可编程逻辑器件电路图绘制方法，其特征在于，当分析得到多个线网模型的走线模型相同时，将所述多个线网模型的走线模型归并为一个走线模型。

5.如权利要求1-4任一项所述的可编程逻辑器件电路图绘制方法，其特征在于，当从所述线网模型库中调用的目标线网模型有至少两个时，对其中的至少两个目标线网模型进行并行绘制。

6.如权利要求5所述的可编程逻辑器件电路图绘制方法，其特征在于，对所述至少两个目标线网模型并行绘制包括：

并行构建由所述至少两个目标线网模型中的各资源组成的至少两个线网；

并行的根据所述至少两个目标线网模型各自对应的目标走线模型中的具体走线信息对各线网中的各资源的具体走线进行绘制。

7.一种可编程逻辑器件电路图绘制装置，其特征在于，包括：

线网模型构建模块，用于构建可编程逻辑器件电路网表的线网模型库，所述构建可编程逻辑器件电路网表的线网模型库包括：获取所述可编程逻辑器件的所有资源以及各资源之间的连接关系；按资源相同、资源上的接口相同且资源间的连接关系相同对所述所有资源连接关系进行归类得到不同的线网模型；所述线网模型库的线网模型包含各不相同，每一线网模型包含所述可编程逻辑器件中的多个资源以及各资源之间的连接关系；

走线模型构建模块，用于构建所述可编程逻辑器件软件视图的走线模型库，所述走线模型库包含与所述各线网模型对应的走线模型，每一走线模型包含其对应的线网模型中各资源的具体走线信息；

调用模块，用于绘制所述可编程逻辑器件的电路图时，从所述线网模型库中调用当前待绘制电路图涉及的目标线网模型，从所述走线模型库中调用与所述目标线网模型对应的目标走线模型；

绘制执行模块，用于根据调用的目标线网模型和调用的目标走线模型绘制得到所述可编程逻辑器件的电路图。

8.如权利要求7所述的可编程逻辑器件电路图绘制装置，其特征在于，所述线网模型构建模块包括：

信息获取子模块，用于获取所述可编程逻辑器件的所有资源以及各资源之间的连接关系；

归类子模块，用于按资源相同、资源上的接口相同且资源间的连接关系相同对所述所有资源连接关系进行归类得到不同的线网模型。

9.如权利要求8所述的可编程逻辑器件电路图绘制装置，其特征在于，每一线网模型的多个资源中，其中一个资源上的一接口为起点接口，其他资源上对应的接口为终点接口，所述连接关系为所述起点接口直接与所述各终点接口连接；所述走线模型构建模块包括：

分析子模块，用于分析所述各线网模型中起点资源上的各接口到各终点资源上各接口的互联信息；

归纳子模块，以所述线网模型中的起点接口为坐标原点得到并记录该线网模型中起点接口到各终点接口间互联涉及的各折点位置信息，得到所述起点接口到各终点接口的具体走线信息。

10.如权利要求8-9任一项所述的可编程逻辑器件电路图绘制装置，其特征在于，所述绘制执行模块包括控制子模块和至少两个绘制执行子模块，

所述控制子模块用于在所述调用模块从所述线网模型库中调用的目标线网模型有至少两个时，控制至少两个绘制执行子模块对其中的至少两个目标线网模型进行并行绘制。