CN105655233A - 一种亚微米双台阶图形的制备方法 - Google Patents

一种亚微米双台阶图形的制备方法 Download PDF

Info

Publication number
CN105655233A
CN105655233A CN201410720462.0A CN201410720462A CN105655233A CN 105655233 A CN105655233 A CN 105655233A CN 201410720462 A CN201410720462 A CN 201410720462A CN 105655233 A CN105655233 A CN 105655233A
Authority
CN
China
Prior art keywords
preparation
submicron
sample
double step
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410720462.0A
Other languages
English (en)
Inventor
时文华
付思齐
刘彬
缪小虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Original Assignee
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Institute of Nano Tech and Nano Bionics of CAS filed Critical Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority to CN201410720462.0A priority Critical patent/CN105655233A/zh
Publication of CN105655233A publication Critical patent/CN105655233A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Micromachines (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种亚微米双台阶图形的制备方法，包括以下步骤：提供掩膜版，所述掩膜版上设置有若干个图形，提供样品，所述样品放置于所述掩膜版的下方；在所述掩膜版与样品之间设置光刻胶，采用光刻方法对所述样品上的掩膜版进行曝光，形成光刻胶形貌；采用刻蚀方法，将所述光刻胶形貌转移至所述样品上；去除所述光刻胶。本发明提供的一种亚微米双台阶图形的制备方法，通过一次光刻和刻蚀工艺，实现了亚微米图形的制备，同时，利用周期性图形的光学衍射效应，实现了亚微米图形的双台阶制备，具有工艺简单、易于操作、可控性强的特点，降低了制备成本，极大地满足了工艺复杂器件的制备需求。

Description

一种亚微米双台阶图形的制备方法
技术领域
本发明涉及半导体微纳米加工领域，尤其涉及一种亚微米双台阶图形的制备方法。
背景技术
随着微电子技术的快速发展，电子元器件被制作得越来越小。在微纳米器件的加工技术中，通常采用高精度投影式光刻、电子束光刻等方法，然而应用此类方法的设备均非常昂贵，尤其是对于双台阶图形的制备，一般需要采用两次光刻和刻蚀工艺，增加了双台阶图形的制备成本，导致制备亚微米双台阶图形存在投入高、工艺复杂等问题，而且，随着近年来器件结构越来越复杂，复杂的工艺步骤和昂贵的制备成本较难满足时代的需求，需要简化工艺流程，降低制备成本，适应微纳米器件的快速发展。
发明内容
本发明所要解决的技术问题是一种亚微米双台阶图形的制备方法，利用周期性图形的光学衍射效应，通过一次光刻和刻蚀工艺，实现亚微米双台阶图形的制备。
为了达到上述发明目的，本发明采用了如下的技术方案：
一种亚微米双台阶图形的制备方法，包括以下步骤：
(1)提供掩膜版，所述掩膜版上设置有若干个图形，提供样品，所述样品放置于所述掩膜版的下方；
(2)在所述掩膜版与样品之间设置光刻胶，采用光刻方法对所述样品上的掩膜版进行曝光，形成光刻胶形貌；
(3)采用刻蚀方法，将所述光刻胶形貌转移至所述样品上；
(4)去除所述光刻胶。
进一步地，所述图形为二维周期性图形，若干个所述图形呈阵列形状排列分布在所述掩膜版上。
优选地，所述图形呈方形，边长为2～4微米，所述阵列形状为矩形阵列，阵列周期为2.5～6微米。
优选地，所述图形呈圆形，直径为2～10微米，所述阵列形状为环形阵列，阵列周期为2～6微米。
进一步地，步骤(2)中所述光刻方法为接触式光刻或者接近式曝光中的一种。
进一步地，所述接近式曝光的曝光时间为4～8秒。
进一步地，步骤(2)中所述光刻胶的厚度为1～3微米。
进一步地，步骤(3)中所述刻蚀方法为离子束刻蚀或者感应耦合离子体刻蚀。
进一步地，所述感应耦合离子体刻蚀的时间为2～5分钟。
进一步地，所述感应耦合离子体刻蚀的温度小于50摄氏度。
本发明的有益效果：
本发明提供的一种亚微米双台阶图形的制备方法，通过一次光刻和刻蚀工艺，实现了亚微米图形的制备，同时，利用周期性图形的光学衍射效应，实现了亚微米图形的双台阶制备，具有工艺简单、易于操作、可控性强的特点，降低了制备成本，极大地满足了工艺复杂器件的制备需求。
附图说明
图1是本发明实施例亚微米双台阶图形的制备方法的流程图。
图2是本发明实施例1亚微米双台阶图形的掩膜版示意图。
图3是本发明实施例1亚微米双台阶图形的光刻胶形貌局部放大图。
图4是本发明实施例1亚微米双台阶图形的双台阶图形局部放大图。
图5是本发明实施例2亚微米双台阶图形的掩膜版局部示意图。
具体实施方式
为了更好地阐述本发明的技术特点和结构，以下结合本发明的优选实施例及其附图进行详细描述。
参阅图1，一种亚微米双台阶图形的制备方法，包括以下步骤：
(1)提供掩膜版，该掩膜版上设置有若干个图形，提供样品，该样品放置于掩膜版的下方；
(2)在掩膜版与样品之间设置光刻胶，采用光刻方法对样品上的掩膜版进行曝光，形成光刻胶形貌；
(3)采用刻蚀方法，将光刻胶形貌转移至样品上；
(4)去除光刻胶。
实施例1
参阅图2至图4，步骤(1)中图形11为二维周期性图形，若干个该图形11呈阵列形状排列分布在掩膜版10上，该图形11呈方形，边长为2～4微米，该阵列为矩形阵列，阵列周期为2.5～6微米。本实施例选取图形11为正方形，边长为2微米，若干个正方形呈矩形阵列分布，阵列周期为2.8微米，该正方形图形区域均不透光，掩膜版10与样品相互对应，样品的材料为硅。
步骤(2)中光刻胶的厚度为1～3微米，光刻方法为接触式光刻或者接近式曝光，其中接近式曝光的曝光时间为4～8秒。本实施例选取光刻胶的型号为AZ5214型光刻胶，该光刻胶的厚度1.8微米；采用接近式曝光方法，选用SUSSMA6型号光刻机，对样品上的掩膜版10进行5.5秒曝光，形成如图3所示的光刻胶形貌20。
步骤(3)中刻蚀方法为离子束刻蚀或者感应耦合离子体刻蚀，其中，刻蚀的时间为2～5分钟。本实施采用感应耦合离子体刻蚀方法，刻蚀气体为SF6(六氟化硫)和C4F8(八氟-2-丁烯)，刻蚀温度为小于50摄氏度，刻蚀时间为5分钟。在曝光过程中，由于样品受光学衍射效应影响，掩膜版10上的图形转移至样品上时光刻胶形貌20产生了再分布的现象，同时，光刻胶的厚度也重新分布，使光刻胶的厚度均匀、平整，解决了传统曝光方式中图形转移时光刻胶厚度分布不均的问题。然而，相较于掩膜版10，转移后的光刻胶形貌20使图形发生变化，圆形区域残留有较薄的光刻胶，刻蚀深度小于其他区域，使图形的横向尺寸在亚微米范围内，形成双台阶22图形，从而实现了亚微米双台阶的制备。
步骤(4)中去除光刻胶，清洗样品上残余的光刻胶。如图4所示，通过一次光刻与刻蚀工艺，形成了亚微米的圆柱21，该亚微米圆柱21的壁宽为0.5微米，亚微米圆柱21中心高度比圆柱外围高0.5微米。
实施例2
参阅图5，步骤(1)中图形11为圆形，直径为2～10微米，该阵列形状为环形阵列，阵列周期为2～6微米。本实施例选取图形11为二维周期性的圆形，直径为8微米，若干个圆形呈环形阵列分布，阵列周期为4微米，该圆形图形区域均不透光，掩膜版10与样品相互对应，样品的材料为硅。
综上所述，本发明提供的一种亚微米双台阶图形的制备方法，通过一次光刻和刻蚀工艺，实现了亚微米图形的制备，同时，利用周期性图形的光学衍射效应，实现了亚微米图形的双台阶制备，具有工艺简单、易于操作、可控性强的特点，降低了制备成本，极大地满足了工艺复杂器件的制备需求。
本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其他不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明权利要求的保护范围之内。

Claims (10)

1.一种亚微米双台阶图形的制备方法，其特征在于，包括以下步骤：
(1)提供掩膜版(10)，所述掩膜版(10)上设置有若干个图形(11)，提供样品，所述样品放置于所述掩膜版(10)的下方；
(2)在所述掩膜版(10)与样品之间设置光刻胶，采用光刻方法对所述样品上的掩膜版(10)进行曝光，形成光刻胶形貌(20)；
(3)采用刻蚀方法，将所述光刻胶形貌(20)转移至所述样品上；
(4)去除所述光刻胶。
2.根据权利要求1所述的亚微米双台阶图形的制备方法，其特征在于，所述图形(11)为二维周期性图形，若干个所述图形(11)呈阵列形状排列分布在所述掩膜版(10)上。
3.根据权利要求2所述的亚微米双台阶图形的制备方法，其特征在于，所述图形(11)呈方形，边长为2～4微米，所述阵列形状为矩形阵列，阵列周期为2.5～6微米。
4.根据权利要求2所述的亚微米双台阶图形的制备方法，其特征在于，所述图形(11)呈圆形，直径为2～10微米，所述阵列形状为环形阵列，阵列周期为2～6微米。
5.根据权利要求1所述的亚微米双台阶图形的制备方法，其特征在于，步骤(2)中所述光刻方法为接触式光刻或者接近式曝光中的一种。
6.根据权利要求5所述的亚微米双台阶图形的制备方法，其特征在于，所述接近式曝光的曝光时间为4～8秒。
7.根据权利要求1所述的亚微米双台阶图形的制备方法，其特征在于，步骤(2)中所述光刻胶的厚度为1～3微米。
8.根据权利要求1所述的亚微米双台阶图形的制备方法，其特征在于，步骤(3)中所述刻蚀方法为离子束刻蚀或者感应耦合离子体刻蚀。
9.根据权利要求8所述的亚微米双台阶图形的制备方法，其特征在于，所述感应耦合离子体刻蚀的时间为2～5分钟。
10.根据权利要求8所述的亚微米双台阶图形的制备方法，其特征在于，所述感应耦合离子体刻蚀的温度小于50摄氏度。
CN201410720462.0A 2014-12-02 2014-12-02 一种亚微米双台阶图形的制备方法 Pending CN105655233A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410720462.0A CN105655233A (zh) 2014-12-02 2014-12-02 一种亚微米双台阶图形的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410720462.0A CN105655233A (zh) 2014-12-02 2014-12-02 一种亚微米双台阶图形的制备方法

Publications (1)

Publication Number Publication Date
CN105655233A true CN105655233A (zh) 2016-06-08

Family

ID=56481187

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410720462.0A Pending CN105655233A (zh) 2014-12-02 2014-12-02 一种亚微米双台阶图形的制备方法

Country Status (1)

Country Link
CN (1) CN105655233A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2703773C1 (ru) * 2019-04-02 2019-10-22 Российская Федерация, от имени которой выступает ФОНД ПЕРСПЕКТИВНЫХ ИССЛЕДОВАНИЙ Способ изготовления массивов регулярных субмикронных отверстий в тонких металлических пленках на подложках

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1754128A (zh) * 2003-02-26 2006-03-29 德国捷德有限公司 用于制备抗蚀剂基底的方法
CN101446753A (zh) * 2007-11-30 2009-06-03 Hoya株式会社 光掩模及其检查装置、方法、以及制造方法、图案转写方法
CN102694094A (zh) * 2012-06-11 2012-09-26 杭州士兰明芯科技有限公司 一种图形化衬底、掩膜版及图形化衬底的制造方法
CN102707575A (zh) * 2012-05-18 2012-10-03 北京京东方光电科技有限公司 掩模板及制造阵列基板的方法
CN102981359A (zh) * 2012-11-28 2013-03-20 中国科学院苏州纳米技术与纳米仿生研究所 光刻方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1754128A (zh) * 2003-02-26 2006-03-29 德国捷德有限公司 用于制备抗蚀剂基底的方法
CN101446753A (zh) * 2007-11-30 2009-06-03 Hoya株式会社 光掩模及其检查装置、方法、以及制造方法、图案转写方法
CN102707575A (zh) * 2012-05-18 2012-10-03 北京京东方光电科技有限公司 掩模板及制造阵列基板的方法
CN102694094A (zh) * 2012-06-11 2012-09-26 杭州士兰明芯科技有限公司 一种图形化衬底、掩膜版及图形化衬底的制造方法
CN102981359A (zh) * 2012-11-28 2013-03-20 中国科学院苏州纳米技术与纳米仿生研究所 光刻方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王阳元等: "《集成电路工艺基础》", 31 May 1991 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2703773C1 (ru) * 2019-04-02 2019-10-22 Российская Федерация, от имени которой выступает ФОНД ПЕРСПЕКТИВНЫХ ИССЛЕДОВАНИЙ Способ изготовления массивов регулярных субмикронных отверстий в тонких металлических пленках на подложках

Similar Documents

Publication Publication Date Title
CN104102094B (zh) 掩模挡板及其制造方法
CN103843114A (zh) 利用多个关键尺寸的侧壁图像转移
CN104698747B (zh) 一种提高二维图形解析度的工艺方法
US8856695B1 (en) Method for generating post-OPC layout in consideration of top loss of etch mask layer
CN102540284A (zh) 基于负性光刻胶和掩膜移动曝光工艺的微透镜阵列制备方法
KR20110093654A (ko) 패턴 형성 방법
CN101908470A (zh) 在半导体装置中形成图案的方法及系统、以及半导体装置
KR101015613B1 (ko) 투명기판상 금속박막 패턴 형성방법
TWI552383B (zh) 用於在發光半導體組件中形成結構的光微影方法
US20130034962A1 (en) Method for Reducing a Minimum Line Width in a Spacer-Defined Double Patterning Process
Ito et al. Silica imprint templates with concave patterns from single-digit nanometers fabricated by electron beam lithography involving argon ion beam milling
CN105655233A (zh) 一种亚微米双台阶图形的制备方法
CN107275193B (zh) 形成半导体图形的方法
CN103091982B (zh) 一种微米管制造工艺
Quan et al. Dielectric metalens by multilayer nanoimprint lithography and solution phase epitaxy
CN105448839B (zh) 半导体器件的光刻方法、闪存器件的制作方法及闪存器件
US20120214103A1 (en) Method for fabricating semiconductor devices with fine patterns
JP2010278140A (ja) パターン形成方法
CN104157556A (zh) 金属硬掩模开口刻蚀方法
Nakayama et al. Improved defectivity and particle control for nanoimprint lithography high-volume semiconductor manufacturing
JP2015032815A (ja) パターン形成方法
CN102915950B (zh) 在半导体器件上同时制作通孔和沟槽的方法
Liu et al. Etching-assisted femtosecond laser microfabrication
Youn et al. Chip-scale pattern modification method for equalizing residual layer thickness in nanoimprint lithography
US20140213054A1 (en) Exposing method and method of forming a pattern using the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160608