JP2015032815A - パターン形成方法 - Google Patents

パターン形成方法 Download PDF

Info

Publication number
JP2015032815A
JP2015032815A JP2013164026A JP2013164026A JP2015032815A JP 2015032815 A JP2015032815 A JP 2015032815A JP 2013164026 A JP2013164026 A JP 2013164026A JP 2013164026 A JP2013164026 A JP 2013164026A JP 2015032815 A JP2015032815 A JP 2015032815A
Authority
JP
Japan
Prior art keywords
layer
opening
openings
guide
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013164026A
Other languages
English (en)
Inventor
健太郎 松永
Kentaro Matsunaga
健太郎 松永
良広 箭内
Yoshihiro Yanai
良広 箭内
寛和 加藤
Hirokazu Kato
寛和 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013164026A priority Critical patent/JP2015032815A/ja
Priority to US14/178,723 priority patent/US9034766B2/en
Publication of JP2015032815A publication Critical patent/JP2015032815A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】製造コストの増大を抑制する。【解決手段】実施形態のパターン形成方法は、下地層の表面を表出させる複数の開口を有し、前記複数の開口のそれぞれが第1方向に配列された第1ガイド層を、前記下地層の上に形成する工程と、前記第1方向に延びる第2ガイド層であり、前記複数の開口のそれぞれを第1開口部と第2開口部とに分けつつ前記第1開口部と前記第2開口部とによって挟まれた前記第2ガイド層を、前記下地層の上および前記第1ガイド層の上に形成する工程と、前記第1開口部と前記第2開口部のそれぞれに、ブロック共重合体層を形成する工程と、前記ブロック共重合体層を相分離することにより、前記第1開口部と前記第2開口部のそれぞれに、第1層と前記第1層によって囲まれた第2層とを形成する工程と、前記第2層を除去する工程と、を備える。【選択図】図1

Description

本発明の実施形態は、パターン形成方法に関する。
フォトリソグラフィ工程では、解像限界以下の開口を縦横に(二次元状に)マスク層に配列する場合がある。このような場合、露光で使用されるラインアンドスペースパターンを2回に分けて形成し、それぞれの回ごとでフォトリソグラフィを行う所謂クロスポイント法が採択されている。ここで、1回目の露光で使用されるラインアンドスペースパターンと、2回目の露光で使用されるラインアンドスペースパターンとを交差させる。
この手法は、縦横方向において、開口位置の周期の位相が揃った所謂、碁盤目状の開口パターンを形成することには最適である。しかし、縦横方向における位相がずれた千鳥状の開口パターンを形成するには3回以上のラインアンドスペースパターン形成工程が必要になり、プロセスが煩雑になってしまう。このため、製造コストが増大してしまう。
特開2012−108369号公報
本発明が解決しようとする課題は、製造コストの増大を抑制することが可能なパターン形成方法を提供することである。
実施形態のパターン形成方法は、下地層の表面を表出させる複数の開口を有し、前記複数の開口のそれぞれが第1方向に配列された第1ガイド層を、前記下地層の上に形成する工程と、前記第1方向に延びる第2ガイド層であり、前記複数の開口のそれぞれを第1開口部と第2開口部とに分けつつ前記第1開口部と前記第2開口部とによって挟まれた前記第2ガイド層を、前記下地層の上および前記第1ガイド層の上に形成する工程と、前記第1開口部と前記第2開口部のそれぞれに、ブロック共重合体層を形成する工程と、前記ブロック共重合体層を相分離することにより、前記第1開口部と前記第2開口部のそれぞれに、第1層と前記第1層によって囲まれた第2層とを形成する工程と、前記第2層を除去する工程と、を備える。
図1は、第1実施形態に係るパターン形成方法を表すフロー図である。 図2(a)は、第1実施形態に係るパターン形成方法を表す模式的平面図であり、図2(b)は、第1実施形態に係るパターン形成方法を表す模式的断面図である。 図3(a)は、第1実施形態に係るパターン形成方法を表す模式的平面図であり、図3(b)は、第1実施形態に係るパターン形成方法を表す模式的断面図である。 図4(a)は、第1実施形態に係るパターン形成方法を表す模式的平面図であり、図4(b)は、第1実施形態に係るパターン形成方法を表す模式的断面図である。 図5(a)は、第1実施形態に係るパターン形成方法を表す模式的平面図であり、図5(b)は、第1実施形態に係るパターン形成方法を表す模式的断面図である。 図6(a)は、第1実施形態に係るパターン形成方法を表す模式的平面図であり、図6(b)は、第1実施形態に係るパターン形成方法を表す模式的断面図である。 図7(a)は、第1実施形態に係るパターン形成方法を表す模式的平面図であり、図7(b)は、第1実施形態に係るパターン形成方法を表す模式的断面図である。 図8(a)〜図8(f)は、参考例に係るパターン形成方法を表す模式的平面図である。 図9(a)は、第2実施形態に係るパターン形成方法を表す模式的平面図であり、図9(b)は、第2実施形態に係るパターン形成方法を表す模式的断面図である。 図10(a)は、第2実施形態に係るパターン形成方法を表す模式的平面図であり、図10(b)は、第2実施形態に係るパターン形成方法を表す模式的断面図である。 図11(a)は、第2実施形態に係るパターン形成方法を表す模式的平面図であり、図11(b)は、第2実施形態に係るパターン形成方法を表す模式的断面図である。 図12(a)および図12(b)は、第3実施形態に係るパターン形成方法を表す模式的平面図である。
以下、図面を参照しつつ、実施形態について説明する。以下の説明では、同一の部材には同一の符号を付し、一度説明した部材については適宜その説明を省略する。
(第1実施形態)
図1は、第1実施形態に係るパターン形成方法を表すフロー図である。
図2(a)〜図7(b)は、第1実施形態に係るパターン形成方法を表す模式的平面図または模式的断面図である。
図2(a)〜図7(b)は、図1に表すフローを具体的に図示したものである。図2(a)〜図7(b)の中で、各図(a)は、模式的平面図であり、各図(b)は模式的断面図である。また、各図(b)には、各図(a)のA−B線における断面が表されている。
まず、図2(a)および図2(b)に表すように、下地層10Aの上にガイド層20(第1ガイド層)を、フォトリソグラフィおよびドライエッチングにより形成する(ステップS10(図1))。
ガイド層20は、下地層10Aの表面10sを表出させる複数の開口21を有している。複数の開口21のそれぞれは、Y方向(第1方向)に配列されている。X−Y平面において、開口21は、例えば、長円状である。複数の開口21のそれぞれにおいて、Y方向の幅d1は、Y方向に交差するX方向(第2方向)の幅d2よりも短くなっている。
複数の開口21のそれぞれは、Y方向に並ぶ第1群1Gと、Y方向に並ぶ第2群2Gと、を有している。Y方向において、第1群1Gの複数の開口21のそれぞれの位置の周期と、第2群2Gの複数の開口21のそれぞれの位置の周期とについては、それぞれの位相がずれている。第1群1Gと第2群2Gとは、X方向に交互に配列されている。
なお、開口21の数は、例示された数に限らない。開口21は、X方向およびY方向において、図示された数よりも多く配列されてもよい。また、Y方向において、第1群1Gの複数の開口21のピッチと、第2群2Gの複数の開口21のピッチとについては、必ずしも一致させる必要はなく、それぞれのピッチが異なってもよい。
下地層10Aは、基板11と、基板11の上に設けられた第1ハードマスク層12と、第1ハードマスク層12の上に設けられた第2ハードマスク層13と、第2ハードマスク層13の上に設けられた反射防止膜14と、を有している。
例えば、ガイド層20は、ポジ型レジスト層もしくはネガ型レジスト層を有している。ガイド層20の厚さは、例えば、120nm(ナノメートル)である。ガイド層20をパターニングする際には、ArF光(例えば、ArFエキシマレーザ光)を用いている。また、ガイド層20をパターニングする際には、液浸露光技術を用いている。露光後の現像では、TMAH(TetraMethyl Ammonium Hydroxide)等のアルカリ溶液を用いる。また、必要に応じてガイド層20には、その硬化のためアニール処理(例えば、250℃、120秒)を施している。
基板11は、例えば、シリコン等の半導体基板である。基板11は、層間絶縁膜等の絶縁層、あるいは導電層であってもよい。第1ハードマスク層12は、例えば、カーボン膜を有している。第1ハードマスク層12の厚さは、例えば、250nmである。第2ハードマスク層13は、例えば、シリコン酸化膜を有している。第2ハードマスク層13の厚さは、例えば、50nmである。第1ハードマスク層12および第2ハードマスク層13は、例えば、CVD(Chemical Vapor Deposition)により形成される。
反射防止膜14は、シリコン酸化膜、カーボン膜、シリコン酸化膜/カーボン膜の積層膜、有機膜、および金属膜のいずれかを有している。反射防止膜14の厚さは、例えば、35nmである。反射防止膜14は、例えば、塗布法もしくはCVDにより形成される。反射防止膜14については、必要に応じて除去してもよい。
なお、上述した下地層10Aの積層構造は、一例であり、他の積層構造であってもよい。
次に、図3(a)および図3(b)に表すように、ガイド層30(第2ガイド層)を、下地層10Aの上およびガイド層20の上に形成する(ステップS20(図1))。ガイド層30は、フォトリソグラフィおよびドライエッチングにより形成される。この段階でのフォトリソグラフィおよびドライエッチングは、図2(a)〜図7(b)に表されたフローの中で、2回目のフォトリソグラフィおよびドライエッチングに相当している。
また、ガイド層30は、例えば、ポジ型レジスト層を有している。ガイド層30の材料は、例えば、ガイド層20の材料と同じである。第1実施形態では、一例としてガイド層20、30がともにポジ型レジスト層である場合を例示する。
ガイド層30は、Y方向に延びている。ガイド層30によって、複数の開口21のそれぞれが開口部21a(第1開口部)と開口部21b(第2開口部)とに分けられている。ガイド層30は、開口部21aと開口部21bとによって挟まれている。
この段階において、開口21よりもさらに微細な開口部21aおよび開口部21bが形成される。開口部21aおよび開口部21bのそれぞれは、X−Y平面において、ガイド層20とガイド層30とによって囲まれている(図3(a))。開口部21aおよび開口部21bのそれぞれからは下地層10Aが表出している。複数の開口部のそれぞれは、Y方向に並ぶ第1群1gと、第1群1gとはその位置の位相がずれた第2群2gと、を有している。例えば、Y方向において、第1群1gの複数の開口部21aのそれぞれの位置の周期と、第2群2gの複数の開口部21bのそれぞれの位置の周期とについてはそれぞれの位相がずれている。
次に、図4(a)および図4(b)に表すように、開口部21aと開口部21bのそれぞれに、ブロック共重合体層40を形成する(ステップS30(図1))。
ブロック共重合体層40は、例えば、ポリスチレン誘導体と、ポリメチルメタクリレート(アクリル)と、これらの高分子材を溶解することが可能な有機溶媒と、を含んでいる。ブロック共重合体層40は、例えば、スピンコート法によって開口部21aと開口部21bとに形成される。ブロック共重合体層40の高さは、ガイド層20の高さと同じ高さに調整する。
次に、図5(a)および図5(b)に表すように、ブロック共重合体層40を加熱することによりミクロ相分離させる。加熱処理は、例えば、250℃、60秒である。これにより、開口部21aと開口部21bのそれぞれに、第1層41と、第1層41によって囲まれた第2層42とが形成される(ステップS40(図1))。すなわち、開口部21aおよび開口部21bのそれぞれに、第1層41と第2層42とを有する自己組織化層43が形成される。なお、ブロック共重合体層40に含まれていた有機溶媒は、加熱により蒸発する。
ここで、第1層41は、ポリスチレン誘導体を含む層であり、第2層42は、ポリメチルメタクリレートを含む層である。
自己組織化層43は、ブロック共重合体を加熱によってミクロ相分離させて形成した層である。例えば、ブロック共重合体が2種のポリマーA、Bを含む場合を想定する。ポリマーAのガイド層20、30に対する親和性がポリマーBのガイド層20、30に対する親和性よりも強い場合、ミクロ相分離後においてはポリマーAがポリマーBよりもガイド層20、30の側壁に集まり易くなる。続いて、ポリマーAの側壁にはポリマーBが集まる。これにより、X−Y平面において、ABが自己配列し、ガイド層20、30の側壁からABの順にポリマーが規則正しく配列する。つまり、シリンダ構造の第1層41と、第1層41に囲まれた第2層42が形成される。
例えば、ブロック共重合体がポリスチレン(PS)−ポリメチルメタクリレート(PMMA)を含む場合、ポリスチレン誘導体のガイド層20、30に対する親和性は、ポリメチルメタクリレートのガイド層20、30に対する親和性よりも強い。従って、上記のポリマーA、Bでは、ポリマーAがポリスチレン(PS)に対応し、ポリマーBがポリメチルメタクリレート(PMMA)に対応している。
次に、図6(a)および図6(b)に表すように、第2層42を除去する(ステップS50(図1))。例えば、第1層41よりも、ドライエッチング耐性が弱い第2層42をドライエッチングにより除去する。ドライエッチング後、ガイド層20、30に接する第1層41が残存する。
続いて、ガイド層20、30および第1層41をマスク層50として、マスク層50から表出された反射防止膜14と、この反射防止膜14の直下の第2ハードマスク層13と、この第2ハードマスク層13の直下の第1ハードマスク層12とにドライエッチング加工を施す。つまり、マスク層50のパターンを、反射防止膜14、第2ハードマスク層13、および第1ハードマスク層12に転写する。この状態を、図7(a)および図7(b)に表す。
図7(a)および図7(b)に表すように、基板11の上には、マスク層50のパターンが転写された第1ハードマスク層12および第2ハードマスク層13が形成されている。第1ハードマスク層12および第2ハードマスク層13を含むハードマスク層15は、複数の開口16を有している。複数の開口16は、X−Y平面において千鳥状に配列されている。
ここで、千鳥状に配列された開口とは、X−Y平面において、例えば、X方向に並ぶ2列の開口の群を任意に選択した場合、この2列の群における開口の位置の周期の位相が互いにずれている状態の開口をいう。なお、2列の群における開口の位置の周期の位相がX方向において互いに一致している場合は、格子状(もしくは、碁盤目状)に配列された開口と呼ぶ。
複数の開口16のそれぞれにおいて、Y方向の幅d3は、開口21のY方向の幅d1よりも狭い。また、複数の開口16のそれぞれにおいて、X方向の幅d4は、開口21のX方向の幅d2よりも狭い。これは、ミクロ相分離によって形成した第1層41と第2層42の中、第1層41を残存させて第1ハードマスク層12および第2ハードマスク層13をドライエッチング加工したためである。すなわち、第1実施形態によれば、より微細な開口パターンを形成することができる。
この後は、複数の開口16を有するハードマスク層15を用いて、基板11のドライエッチング加工を行うことができる。つまり、ハードマスク層15のパターンを基板11に転写することができる。
なお、ガイド層20、30をネガ型レジスト層で形成する例も実施形態に含まれる。このような選択をしても、実施形態の効果は変わらない。また、ガイド層20、30をネガ型レジスト層で形成する場合は、現像液として、酢酸ブチル溶液を用いる。
ブロック共重合体層40を用いることなく、千鳥状に配列された開口を有するマスク層を形成する過程を以下に説明する。
図8(a)〜図8(f)は、参考例に係るパターン形成方法を表す模式的平面図である。
図8(a)〜図8(f)には、千鳥状の開口パターンを形成する参考例が表されている。
まず、図8(a)に表すように、下地層10Aの上に、1回目のフォトリソグラフィおよびドライエッチングにより、複数のマスク層100を形成する。複数のマスク層100のそれぞれは、X方向に延び、Y方向に配列されている。
次に、図8(b)に表すように、下地層10Aの上に、2回目のフォトリソグラフィおよびドライエッチングにより、複数のマスク層101を形成する。複数のマスク層100のそれぞれは、Y方向に延び、X方向に配列されている。つまり、マスク層101をマスク層100に交差させる。
次に、図8(c)に表すように、マスク層100、101から表出された下地層10Aにドライエッチング加工を施す。この後、マスク層100、101を除去する。これにより、X方向およびY方向に開口16が配列されたハードマスク層15が形成される。この段階では、開口16は、格子状に配列されている。
次に、図8(d)に表すように、ハードマスク層15の上に、3回目のフォトリソグラフィおよびドライエッチングにより、複数のマスク層102を形成する。複数のマスク層102のそれぞれは、X方向に延び、Y方向に配列されている。また、複数のマスク層102のそれぞれは、開口16を塞いでいる。
次に、図8(e)に表すように、ハードマスク層15の上に、4回目のフォトリソグラフィおよびドライエッチングにより、複数のマスク層103を形成する。複数のマスク層103のそれぞれは、Y方向に延び、X方向に配列されている。また、複数のマスク層103のそれぞれは、開口16を塞いでいる。また、マスク層103をマスク層102に交差させる。つまり、マスク層102、103によって、開口16が形成されていないハードマスク層15の表面が露出される。
次に、図8(f)に表すように、マスク層102、103から表出されたハードマスク層15にドライエッチング加工を施す。この後、マスク層102、103を除去する。これにより、新たな開口16がX方向およびY方向に配列されたハードマスク層15が形成される。
ここで、図8(f)には、図8(c)に表す開口パターンと、図8(f)のドライエッチング加工で形成された開口パターンと、を足し合わせた状態が表されていることが分かる。参考例に係るパターン形成方法においても、千鳥状に配列された開口パターンが形成される。
しかし、参考例に係るパターン形成方法では、マスク層を形成する際のフォトリソグラフィ工程およびドライエッチング工程が計4回に及んでいる(図8(a)、図8(b)、図8(d)、および図8(e))。従って、参考例では、第1実施形態よりも製造工程数が増加し、製造コストが上昇してしまう。
これに対して、第1実施形態では、マスク層を形成する際のフォトリソグラフィ工程およびドライエッチング工程がガイド層20を形成する際のフォトリソグラフィおよびドライエッチング、ガイド層30を形成する際のフォトリソグラフィおよびドライエッチングの計2回で済んでいる(図2および図3)。従って、参考例に比べて製造工程数が減少し、製造コストを下げることができる。
また、第1実施形態では、ブロック共重合体をミクロ相分離させる技術を用いて開口を形成している。従って、マスク層に微細な開口を形成することができる。
また、第1実施形態では、ガイド層20を形成する段階で、Y方向における第1群1Gの複数の開口21のピッチとY方向における第2群2Gの複数の開口21のピッチとが異なった開口パターンを準備することができる。このような開口パターンを予め準備すれば、さらに微細に加工した開口部21a、21bについても、Y方向における第1群1gの複数の開口部21aのピッチと、第2群2gの複数の開口部21bのピッチとを変えることができる。
(第2実施形態)
ガイド層はレジスト含有層である必要はなく、シリコン含有層であってもよい。
図9(a)〜図11(b)は、第2実施形態に係るパターン形成方法を表す模式的平面図または模式的断面図である。
図9(a)〜図11(b)の中で、各図(a)は、模式的平面図であり、各図(b)は模式的断面図である。また、各図(b)には、各図(a)のA−B線における断面が表されている。
まず、図9(a)および図9(b)に表すように、下地層10Bの上にカーボン含有層17を形成し、カーボン含有層17の上にシリコン含有層18を形成する。カーボン含有層17は、例えば、SOC(Spin On Carbon)層である。シリコン含有層18は、例えば、SOG(Spin On Glass)層である。続いて、シリコン含有層18の上にマスク層60を、フォトリソグラフィおよびドライエッチングにより形成する。
カーボン含有層17の厚さは、例えば、120nmである。シリコン含有層18の厚さは、30nmである。カーボン含有層17とのシリコン含有層18の積層膜は、ArF光に対しての反射防止膜となるように、それぞれの膜の光学定数、膜厚が調整されている。
マスク層60は、シリコン含有層18の表面18sを表出させる複数の開口61を有している。マスク層60は、ポジ型レジスト層を有している。マスク層60の厚さは、80nmである。複数の開口61のそれぞれは、Y方向に配列されている。X−Y平面において、開口61の形状は、開口21と同じである。
複数の開口61のそれぞれは、Y方向に並ぶ第1群1Gと、Y方向に並ぶ第2群2Gと、を有している。Y方向において、第1群1Gの複数の開口61のそれぞれの位置の周期と、第2群2Gの複数の開口61のそれぞれの位置の周期とについては、それぞれの位相がずれている。第1群1Gと第2群2Gとは、X方向に交互に配列されている。
なお、開口61の数は、例示された数に限らない。また、Y方向において、第1群1Gの複数の開口61のピッチと、第2群2Gの複数の開口61のピッチとについては、必ずしも一致させる必要はなく、それぞれのピッチが異なってもよい。
下地層10Bは、基板11と、基板11の上に設けられた第1ハードマスク層12と、第1ハードマスク層12の上に設けられた第2ハードマスク層13と、を有している。第1ハードマスク層12の厚さは、例えば、400nmである。第2ハードマスク層13の厚さは、例えば、100nmである。
第1ハードマスク層12と第2ハードマスク層13との積層膜は、ArF光に対しての反射防止膜となるように、それぞれの膜の光学定数、膜厚が調整されている。
続いて、マスク層60から表出されたシリコン含有層18と、このシリコン含有層18の直下のカーボン含有層17にドライエッチング加工を施す。この後、マスク層60を除去する。この状態を、図10(a)および図10(b)に表す。
図10(a)および図10(b)に表すように、カーボン含有層17は、下地層10Bの表面10sを表出させる複数の開口19を有している。複数の開口19のそれぞれは、Y方向に配列されている。X−Y平面において、開口19の形状は、開口61と同じである。
複数の開口19のそれぞれは、Y方向に並ぶ第1群1Gと、Y方向に並ぶ第2群2Gと、を有している。Y方向において、第1群1Gの複数の開口19のそれぞれの位置の周期と、第2群2Gの複数の開口19のそれぞれの位置の周期とについては、それぞれの位相がずれている。第1群1Gと第2群2Gとは、X方向に交互に配列されている。この後、シリコン含有層18を除去する。
次に、図11(a)および図11(b)に表すように、ガイド層30を、下地層10Bの上およびカーボン含有層17の上に形成する。ガイド層30は、フォトリソグラフィおよびドライエッチングにより形成される。また、ガイド層30は、例えば、ポジ型レジスト層を有している。
ガイド層30は、Y方向に延びている。ガイド層30によって、複数の開口19のそれぞれが開口部19aと開口部19bとに分けられている。ガイド層30は、開口部19aと開口部19bとによって挟まれている。
この段階において、開口19よりもさらに開口が小さい開口部19aおよび開口部19bが形成される。第2実施形態では、カーボン含有層17がガイド層として機能する。つまり、開口部19aおよび開口部19bのそれぞれは、X−Y平面において、ガイド層であるカーボン含有層17と、ガイド層30とによって囲まれている(図11(a))。開口部19aおよび開口部19bのそれぞれからは下地層10Bが表出している。複数の開口部のそれぞれは、Y方向に並ぶ第1群1gと、第1群1gとはその位置の位相がずれた第2群2gと、を有している。例えば、Y方向において、第1群1gの複数の開口部19aのそれぞれの位置の周期と、第2群2gの複数の開口部19bのそれぞれの位置の周期と、についてはそれぞれの位相がずれている。
この後は、第1実施形態と同様に、開口部19a、19bのそれぞれにブロック共重合体層40を形成する。そして、ブロック共重合体層40をミクロ相分離させる。さらに、この後は、第1実施形態と同様に、開口部19a、19bのパターンを第1ハードマスク層12および第2ハードマスク層13に転写する。第2実施形態においても第1実施形態と同様の効果が得られる。
(第3実施形態)
ガイド層20に開口21を形成する際には、開口21のパターンに対応したパターンを有するレチクルを用いて1ショットで開口21のパターンをガイド層20に転写してもよい。さらに、以下のプロセスでガイド層20に開口21を形成してもよい。
図12(a)および図12(b)は、第3実施形態に係るパターン形成方法を表す模式的平面図である。
図12(a)に表すように、複数の開口21Lをフォトリソグラフィおよびドライエッチングによってガイド層20に形成する。複数の開口21Lのそれぞれは、溝状の開口である。複数の開口21Lのそれぞれは、X方向に延び、Y方向に並んでいる。
但し、X方向に延びる開口21Lは、X方向において直線状に延びるのでなく、X−Y平面において波状になっている。例えば、開口21Lは、開口21Lのα部分と、α部分よりも−Y方向にずれた開口21Lのβ部分とによって1波長となる波を構成している。
次に、図12(b)に表すように、Y方向に延びるガイド層31を下地層10Aの上およびガイド層20の上に形成する。このガイド層31によって、開口21Lのα部分と開口21Lのβ部分とが分離される。
すなわち、開口21Lのα部分と開口21Lのβ部分とを分離したことにより、ガイド層20は、下地層10Aを表出させる複数の開口21を有する。複数の開口21のそれぞれは、Y方向に配列されている。複数の開口21のそれぞれにおいて、Y方向の幅d1は、X方向の幅d2よりも短くなっている。
また、複数の開口21のそれぞれは、Y方向に並ぶ第1群1Gと、Y方向に並ぶ第2群2Gと、を有している。Y方向において、第1群1Gの複数の開口21のそれぞれの位置の周期と、第2群2Gの複数の開口21のそれぞれの位置の周期とについては、それぞれの位相がずれている。第1群1Gと第2群2Gとは、X方向に交互に配列されている。このようなプロセスによっても複数の開口21をガイド層20に形成することができる。
上記の実施形態では、「部位Aは部位Bの上に設けられている」と表現された場合の「の上に」とは、部位Aが部位Bに接触して、部位Aが部位Bの上に設けられている場合の他に、部位Aが部位Bに接触せず、部位Aが部位Bの上方に設けられている場合との意味で用いられる場合がある。また、「部位Aは部位Bの上に設けられている」は、部位Aと部位Bとを反転させて部位Aが部位Bの下に位置した場合や、部位Aと部位Bとが横に並んだ場合にも適用される場合がある。これは、実施形態に係る半導体装置を回転しても、回転前後において半導体装置の構造は変わらないからである。
以上、具体例を参照しつつ実施形態について説明した。しかし、実施形態はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、実施形態の特徴を備えている限り、実施形態の範囲に包含される。前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。
また、前述した各実施形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも実施形態の特徴を含む限り実施形態の範囲に包含される。その他、実施形態の思想の範疇において、当業者であれば、各種の変更例および修正例に想到し得るものであり、それら変更例および修正例についても実施形態の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1G、1g 第1群、 2G、2g 第2群、 10A、10B 下地層、 10s 表面、 11 基板、 12 第1ハードマスク層、 13 第2ハードマスク層、 14 反射防止膜、 15 ハードマスク層、 16、19、21、21L、61 開口、 17 カーボン含有層、 18 シリコン含有層、 18s 表面、 19a、19b、61a、61b 開口部、 20 ガイド層(第1ガイド層)、 21a 開口部(第1開口部)、 21b 開口部(第2開口部)、 30 ガイド層(第2ガイド層)、 31 ガイド層、 40 ブロック共重合体層、 41 第1層、 42 第2層、 43 自己組織化層、 50、60、100、101、102、103 マスク層、 d1、d2、d3、d4 幅

Claims (5)

  1. 下地層の表面を表出させる複数の開口を有し、前記複数の開口のそれぞれが第1方向に配列され、前記複数の開口のそれぞれの前記第1方向の幅が前記第1方向に交差する第2方向の幅よりも短い第1ガイド層を、前記下地層の上に形成する工程と、
    前記第1方向に延びる第2ガイド層であり、前記複数の開口のそれぞれを第1開口部と第2開口部とに分けつつ前記第1開口部と前記第2開口部とによって挟まれた前記第2ガイド層を、前記下地層の上および前記第1ガイド層の上に形成する工程と、
    前記第1開口部と前記第2開口部のそれぞれに、ブロック共重合体層を形成する工程と、
    前記ブロック共重合体層を相分離することにより、前記第1開口部と前記第2開口部のそれぞれに、第1層と前記第1層によって囲まれた第2層とを形成する工程と、
    前記第2層を除去する工程と、
    を備えたパターン形成方法。
  2. 下地層の表面を表出させる複数の開口を有し、前記複数の開口のそれぞれが第1方向に配列された第1ガイド層を、前記下地層の上に形成する工程と、
    前記第1方向に延びる第2ガイド層であり、前記複数の開口のそれぞれを第1開口部と第2開口部とに分けつつ前記第1開口部と前記第2開口部とによって挟まれた前記第2ガイド層を、前記下地層の上および前記第1ガイド層の上に形成する工程と、
    前記第1開口部と前記第2開口部のそれぞれに、ブロック共重合体層を形成する工程と、
    前記ブロック共重合体層を相分離することにより、前記第1開口部と前記第2開口部のそれぞれに、第1層と前記第1層によって囲まれた第2層とを形成する工程と、
    前記第2層を除去する工程と、
    を備えたパターン形成方法。
  3. 前記複数の開口のそれぞれは、前記第1方向に並ぶ第1群と、前記第1方向に並ぶ第2群と、を有し、
    前記第1群の前記複数の開口のそれぞれの位置の周期と、前記第2群の前記複数の開口のそれぞれの位置の周期と、はそれぞれの位相が互いにずれ、
    前記第1群と前記第2群とは、前記第1方向に交差する前記第2方向に交互に配列されている請求項1または2に記載のパターン形成方法。
  4. 前記第1ガイド層として、レジスト含有層およびカーボン含有層のいずれかを用いる請求項1〜3のいずれか1つに記載のパターン形成方法。
  5. 前記第2ガイド層として、レジスト含有層を用いる請求項1〜4のいずれか1つに記載のパターン形成方法。
JP2013164026A 2013-08-07 2013-08-07 パターン形成方法 Pending JP2015032815A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013164026A JP2015032815A (ja) 2013-08-07 2013-08-07 パターン形成方法
US14/178,723 US9034766B2 (en) 2013-08-07 2014-02-12 Pattern formation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013164026A JP2015032815A (ja) 2013-08-07 2013-08-07 パターン形成方法

Publications (1)

Publication Number Publication Date
JP2015032815A true JP2015032815A (ja) 2015-02-16

Family

ID=52449011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013164026A Pending JP2015032815A (ja) 2013-08-07 2013-08-07 パターン形成方法

Country Status (2)

Country Link
US (1) US9034766B2 (ja)
JP (1) JP2015032815A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150151329A1 (en) * 2013-12-02 2015-06-04 Kabushiki Kaisha Toshiba Pattern Forming Method
KR102335109B1 (ko) * 2014-12-15 2021-12-03 삼성전자 주식회사 미세 패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법
KR102402958B1 (ko) * 2015-11-11 2022-05-27 삼성전자주식회사 반도체 장치의 패턴 형성 방법 및 반도체 장치의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005129648A (ja) * 2003-10-22 2005-05-19 Toshiba Corp コンタクトホールの形成方法
JP2010269304A (ja) * 2009-05-22 2010-12-02 Internatl Business Mach Corp <Ibm> ポリマの指向性自己組織化を利用するサブリソグラフィ構造の形成方法
JP2011142258A (ja) * 2010-01-08 2011-07-21 Elpida Memory Inc 微細ホールパターン形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101355167B1 (ko) 2007-12-14 2014-01-28 삼성전자주식회사 적어도 세 개의 고분자 블록을 구비하는 블록 공중합체를이용한 미세 패턴 형성 방법
JP5112500B2 (ja) 2010-11-18 2013-01-09 株式会社東芝 パターン形成方法
JP5694109B2 (ja) 2011-09-26 2015-04-01 株式会社東芝 パターン形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005129648A (ja) * 2003-10-22 2005-05-19 Toshiba Corp コンタクトホールの形成方法
JP2010269304A (ja) * 2009-05-22 2010-12-02 Internatl Business Mach Corp <Ibm> ポリマの指向性自己組織化を利用するサブリソグラフィ構造の形成方法
JP2011142258A (ja) * 2010-01-08 2011-07-21 Elpida Memory Inc 微細ホールパターン形成方法

Also Published As

Publication number Publication date
US9034766B2 (en) 2015-05-19
US20150044874A1 (en) 2015-02-12

Similar Documents

Publication Publication Date Title
US9177818B2 (en) Pattern formation method and block copolymer
US8974682B2 (en) Self-assembled pattern forming method
US20150118850A1 (en) Lithography using Multilayer Spacer for Reduced Spacer Footing
US9087875B2 (en) Pattern formation method for manufacturing semiconductor device using phase-separating self-assembling material
JP2013183014A (ja) パターン形成方法
KR102010702B1 (ko) 다중 유도된 자기 조립 패터닝 프로세스
JP6470079B2 (ja) パターン形成方法
KR20170086509A (ko) 반도체 디바이스의 층 내 기둥 또는 구멍 구조들을 제조하는 방법, 그리고 연관된 반도체 구조
JP2014135435A (ja) 半導体装置の製造方法
JP6002056B2 (ja) ガイドパターンデータ補正方法、プログラム、及びパターン形成方法
JP2013165151A (ja) パターン形成方法
JP2015032815A (ja) パターン形成方法
KR101096270B1 (ko) 스페이서 패터닝을 이용한 반도체소자의 미세패턴 형성방법
TWI714665B (zh) 將涉及定向自組裝製程的基板圖案化的方法
TWI603378B (zh) 形成圖案的方法
JP6483577B2 (ja) パターン形成方法
JP2009016789A (ja) 半導体素子の微細パターン形成方法
US9613807B2 (en) Methods for fabricating integrated circuits using directed self-assembly chemoepitaxy
US9841674B2 (en) Patterning method, and template for nanoimprint and producing method thereof
JP6063825B2 (ja) パターン形成方法
JP2016054214A (ja) パターン形成方法
JP6059608B2 (ja) パターン形成方法
US9829795B2 (en) Methods of fabricating semiconductor devices with flattened hardmask layers
US20140045124A1 (en) Method of manufacturing semiconductor device
JP2017157590A (ja) パターン形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160524

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160525

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161116