CN105652186B - 一种芯片高速测试电路及测试方法 - Google Patents

一种芯片高速测试电路及测试方法 Download PDF

Info

Publication number
CN105652186B
CN105652186B CN201610137846.9A CN201610137846A CN105652186B CN 105652186 B CN105652186 B CN 105652186B CN 201610137846 A CN201610137846 A CN 201610137846A CN 105652186 B CN105652186 B CN 105652186B
Authority
CN
China
Prior art keywords
clock
unit
test
circuit
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610137846.9A
Other languages
English (en)
Other versions
CN105652186A (zh
Inventor
廖裕民
陈幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rockchip Electronics Co Ltd
Original Assignee
Fuzhou Rockchip Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuzhou Rockchip Electronics Co Ltd filed Critical Fuzhou Rockchip Electronics Co Ltd
Priority to CN201610137846.9A priority Critical patent/CN105652186B/zh
Publication of CN105652186A publication Critical patent/CN105652186A/zh
Application granted granted Critical
Publication of CN105652186B publication Critical patent/CN105652186B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明提供一种芯片高速测试电路，包括PLL电路单元、CPU时钟OCC电路单元、功能分频电路单元、CPU电路单元、门控时钟单元、测试模式判断单元、测试分频电路单元、总线时钟OCC电路单元、通路选择单元以及总线电路单元；所述PLL电路单元分别连接CPU时钟OCC电路单元和门控时钟单元；所述测试模式判断单元、门控时钟单元、测试分频电路单元、总线时钟OCC电路单元、通路选择单元依次连接；且所述测试模式判断单元还连接测试模式信号；所述CPU时钟OCC电路单元分别连接所述功能分频电路单元和CPU电路单元；所述功能分频电路单元还通过通路选择单元连接所述总线电路单元。以实现有分频关系的串联时钟都能做at_speed测试,从而大幅提高高速测试覆盖率。

Description

一种芯片高速测试电路及测试方法
技术领域
本发明涉及一种芯片高速测试电路及方法。
背景技术
随着芯片技术的快速发展和用户对电子设备性能需求越来越强烈,at speed高速测试可以完成芯片功能测试的同时还能筛选芯片的最高工作频率,因此在大型SOC芯片中使用越来越多，OCC电路是实现at_speed测试的关键单元，被插入芯片原有的时钟电路网中用于产生at_speed测试需要的时钟时序。
由于芯片设计和EDA工具的需求，OCC单元需要被摆放在同一层次，这就带来了一个问题，即在当前技术中无法实现有分频关系串联时钟都做at_speed测试，通常只能牺牲一个时钟不做高速测试而只做低速测试，这样会牺牲高速测试的覆盖率，或者将两路时钟完全分开设计，然则分开设计又会增加电路消耗，也大幅减少了时钟路径的common_path(公共路径)从而增加了时序收敛的难度。
发明内容
本发明要解决的技术问题，在于提供一种芯片高速测试电路及测试方法，将OCC电路插入时钟电路网，以实现有分频关系的串联时钟都能做at_speed测试,从而大幅提高高速测试覆盖率。
本发明的芯片高速测试电路是这样实现的：一种芯片高速测试电路，包括PLL电路单元、CPU时钟OCC电路单元、功能分频电路单元、CPU电路单元、门控时钟单元、测试模式判断单元、测试分频电路单元、总线时钟OCC电路单元、通路选择单元以及总线电路单元；
所述PLL电路单元分别连接CPU时钟OCC电路单元和门控时钟单元；
所述测试模式判断单元、门控时钟单元、测试分频电路单元、总线时钟OCC电路单元、通路选择单元依次连接；且所述测试模式判断单元还连接测试模式信号；
所述CPU时钟OCC电路单元分别连接所述功能分频电路单元和CPU电路单元；所述功能分频电路单元还通过通路选择单元连接所述总线电路单元。
进一步的，所述PLL电路单元负责在功能模式和at_speed测试模式下都产生高频CPU时钟，并把高频CPU时钟送往所述CPU时钟OCC电路单元和门控时钟单元；
所述门控时钟单元负责接收测试模式判断单元的判断结果进行时钟关断操作,并把输出时钟送往测试分频电路单元；
所述测试模式判断单元负责根据当前的测试模式状态输出判断结果到功能分频电路单元和门控时钟单元，只有当芯片处于测试模式并且测试模式为at_speed测试模式时打开门控时钟单元，其他状态下都关闭门控时钟单元；
所述测试分频电路单元负责在at_speed测试模式下对cpu时钟进行分频操作,并把分频后的时钟送往总线时钟OCC电路单元；
所述功能分频电路单元负责在功能模式下对高频CPU时钟进行分频操作，并把分频后的时钟送往通路选择单元；
所述CPU时钟OCC电路单元在at_speed测试模式下用于产生高速的测试激励给CPU电路单元,在功能模式下将输入时钟直通到输出端；
所述总线时钟OCC电路单元在at_speed测试模式下用于产生高速的测试激励给通路选择单元,在功能模式下将输入时钟直通到输出端；
所述通路选择单元在功能模式下选择功能分频电路单元的时钟作为总线电路单元的工作时钟,在at_speed测试模式下选择总线时钟OCC电路单元的输出测试激励作为总线电路单元的测试时钟。
本发明的芯片高速测试方法是这样实现的：一种芯片高速测试方法，需提供本发明所述的测试电路，所述芯片高速测试方法为at_speed测试模式的测试过程，具体包括下述步骤：
当前at_speed测试模式信号被设置为有效；所述测试模式判断单元判断为at_speed测试模式，并输出判断结果到所述功能分频电路单元进行电路关闭操作和门控时钟单元进行时钟打开操作；
所述PLL电路单元产生高频CPU时钟，并把时钟送往所述CPU时钟OCC电路单元和所述门控时钟单元；
所述CPU时钟OCC电路单元产生高速的测试激励给CPU电路单元；同时，
所述门控时钟单元接收到测试模式判断单元的判断结果后将高频CPU时钟导通并输出至所述测试分频电路单元；所述测试分频电路单元对cpu时钟进行分频操作，并把分频后的时钟送往总线时钟OCC电路单元；所述通路选择单元选择总线OCC电路单元的输出测试激励作为总线电路单元的测试时钟。
进一步的，本发明方法还包括功能模式流程，具体包括下述步骤：
当前at_speed测试模式信号值被设置为无效；所述测试模式判断单元判断当前不是at_speed模式,则输出判断结果到所述功能分频电路单元进行打开电路操作和门控时钟单元进行时钟关闭操作；
所述PLL电路单元产生高频CPU时钟，并把时钟送往所述CPU时钟OCC电路单元和所述门控时钟单元；
所述门控时钟单元接收到测试模式判断单元的判断结果后将高频CPU时钟进行关断操作；同时，
所述功能分频电路单元将高频CPU时钟进行分频处理并将分频后的总线时钟送往通路选择单元；所述通路选择单元选择功能分频电路单元的时钟作为总线电路单元的工作时钟。
本发明具有如下优点：
1.有分频关系的串联时钟都可以做at_speed测试,从而大幅提高高速测试覆盖率；
2、通过复制一个分频器(测试分频电路单元)，只在测试模式下工作,在功能模式下自动关闭节省功耗，并且由于功能模式下，通过门控时钟单元控制下测试分频电路单元所在的一路断开，所以功能模式时序收敛时不需要考虑,因而不会增加任何额外的收敛难度。
附图说明
下面参照附图结合实施例对本发明作进一步的说明。
图1为本发明方法执行流程图。
具体实施方式
如图1所示，本发明的芯片高速测试电路包括PLL电路单元101、CPU时钟OCC电路单元102、功能分频电路单元103、CPU电路单元104、门控时钟单元105、测试模式判断单元106、测试分频电路单元107、总线时钟OCC电路单元108、通路选择单元109以及总线电路单元111；
所述PLL电路单元101分别连接CPU时钟OCC电路单元102和门控时钟单元105；
所述测试模式判断单元106、门控时钟单元105、测试分频电路单元107、总线时钟OCC电路单元108、通路选择单元109依次连接；且所述测试模式判断单元106还连接测试模式信号；
所述CPU时钟OCC电路单元102分别连接所述功能分频电路单元103和CPU电路单元104；所述功能分频电路单元107还通过通路选择单元109连接所述总线电路单元111。
所述PLL电路单元101负责在功能模式和at_speed测试模式下都产生高频CPU时钟，并把高频CPU时钟送往所述CPU时钟OCC电路单元102和门控时钟单元105；
所述门控时钟单元105负责接收测试模式判断单元106的判断结果进行时钟关断操作,并把输出时钟送往测试分频电路单元107；
所述测试模式判断单元106负责根据当前的测试模式状态输出判断结果到功能分频电路单元103和门控时钟单元105，只有当芯片处于测试模式并且测试模式为at_speed测试模式时打开门控时钟单元105，其他状态下都关闭门控时钟单元105；
所述测试分频电路单元107负责在at_speed测试模式下对cpu时钟进行分频操作,并把分频后的时钟送往总线时钟OCC电路单元108；
所述功能分频电路单元103负责在功能模式下对高频CPU时钟进行分频操作，并把分频后的时钟送往通路选择单元109；
所述CPU时钟OCC电路单元102在at_speed测试模式下用于产生高速的测试激励给CPU电路单元104,在功能模式下将输入时钟直通到输出端；
所述总线时钟OCC电路单元108在at_speed测试模式下用于产生高速的测试激励给通路选择单元109,在功能模式下将输入时钟直通到输出端；
所述通路选择单元109在功能模式下选择功能分频电路单元的时钟作为总线电路单元110的工作时钟,在at_speed测试模式下选择总线时钟OCC电路单元108的输出测试激励作为总线电路单元的测试时钟。
基于上述测试电路，本发明的芯片高速测试方法的工作流程，可分为at_speed测试模式的测试过程和功能模式流程。
所述at_speed测试模式的测试过程具体包括下述步骤：
当前at_speed测试模式信号被设置为有效，可以是将at_speed测试模式信号值为有效的高电平时为有效，低电平时为无效；所述测试模式判断单元106判断为at_speed测试模式，并输出判断结果到所述功能分频电路单元103进行电路关闭操作和门控时钟单元105进行时钟打开操作；
所述PLL电路单元101产生高频CPU时钟，并把时钟送往所述CPU时钟OCC电路单元102和所述门控时钟单元105；
所述CPU时钟OCC电路单元102产生高速的测试激励给CPU电路单元104；同时，
所述门控时钟单元105接收到测试模式判断单元106的判断结果后将高频CPU时钟导通并输出至所述测试分频电路单元108；所述测试分频电路单元108对cpu时钟进行分频操作，并把分频后的时钟送往总线时钟OCC电路单元108；所述通路选择单元109选择总线OCC电路单元108的输出测试激励作为总线电路单元110的测试时钟。
所述功能模式流程具体包括下述步骤：
当前at_speed测试模式信号值被设置为无效，即低电平；所述测试模式判断单元106判断当前不是at_speed模式,则输出判断结果到所述功能分频电路单元103进行打开电路操作和门控时钟单元105进行时钟关闭操作；
所述PLL电路单元101产生高频CPU时钟，并把时钟送往所述CPU时钟OCC电路单元102和所述门控时钟单元105；
所述门控时钟单元105接收到测试模式判断单元106的判断结果后将高频CPU时钟进行关断操作，使输出时钟保持低电平,使得后续的测试相关电路(包括测试模式判断单元106、测试分频电路单元107、总线时钟OCC电路单元108)都没有时钟驱动也相应的没有动态功耗，从而使功能模式下所有测试相关电路都处于关闭状态节省了大量功耗；同时，
所述功能分频电路单元103在功能模式下由于接收到测试模式判断单元的判断结果而处于打开状态，将高频CPU时钟进行分频处理并将分频后的总线时钟送往通路选择单元109；所述通路选择单元109选择功能分频电路的时钟作为总线电路单元110的工作时钟。
虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。

Claims (3)

1.一种芯片高速测试电路，其特征在于：包括PLL电路单元、CPU时钟OCC电路单元、功能分频电路单元、CPU电路单元、门控时钟单元、测试模式判断单元、测试分频电路单元、总线时钟OCC电路单元、通路选择单元以及总线电路单元；
所述PLL电路单元分别连接CPU时钟OCC电路单元和门控时钟单元；
所述测试模式判断单元、门控时钟单元、测试分频电路单元、总线时钟OCC电路单元、通路选择单元依次连接；且所述测试模式判断单元还连接测试模式信号；
所述CPU时钟OCC电路单元分别连接所述功能分频电路单元和CPU电路单元；所述功能分频电路单元还通过通路选择单元连接所述总线电路单元；
所述PLL电路单元负责在功能模式和at_speed测试模式下都产生高频CPU时钟，并把高频CPU时钟送往所述CPU时钟OCC电路单元和门控时钟单元；
所述门控时钟单元负责接收测试模式判断单元的判断结果进行时钟关断操作,并把输出时钟送往测试分频电路单元；
所述测试模式判断单元负责根据当前的测试模式状态输出判断结果到功能分频电路单元和门控时钟单元，只有当芯片处于测试模式并且测试模式为at_speed测试模式时打开门控时钟单元，其他状态下都关闭门控时钟单元；
所述测试分频电路单元负责在at_speed测试模式下对cpu时钟进行分频操作,并把分频后的时钟送往总线时钟OCC电路单元；
所述功能分频电路单元负责在功能模式下对高频CPU时钟进行分频操作，并把分频后的时钟送往通路选择单元；
所述CPU时钟OCC电路单元在at_speed测试模式下用于产生高速的测试激励给CPU电路单元,在功能模式下将输入时钟直通到输出端；
所述总线时钟OCC电路单元在at_speed测试模式下用于产生高速的测试激励给通路选择单元,在功能模式下将输入时钟直通到输出端；
所述通路选择单元在功能模式下选择功能分频电路的时钟作为总线电路单元的工作时钟,在at_speed测试模式下选择总线时钟OCC电路单元的输出测试激励作为总线电路单元的测试时钟。
2.一种芯片高速测试方法，其特征在于：提供如权利要求1所述的测试电路，所述芯片高速测试方法为at_speed测试模式的测试过程，具体包括下述步骤：
当前at_speed测试模式信号被设置为有效；所述测试模式判断单元判断为at_speed测试模式，并输出判断结果到所述功能分频电路单元进行电路关闭操作和门控时钟单元进行时钟打开操作；
所述PLL电路单元产生高频CPU时钟，并把时钟送往所述CPU时钟OCC电路单元和所述门控时钟单元；
所述CPU时钟OCC电路单元产生高速的测试激励给CPU电路单元；同时，
所述门控时钟单元接收到测试模式判断单元的判断结果后将高频CPU时钟导通并输出至所述测试分频电路单元；所述测试分频电路单元对cpu时钟进行分频操作，并把分频后的时钟送往总线时钟OCC电路单元；所述通路选择单元选择总线OCC电路单元的输出测试激励作为总线电路单元的测试时钟。
3.根据权利要求2所述的一种芯片高速测试方法，其特征在于：还包括功能模式流程，具体包括下述步骤：
当前at_speed测试模式信号值被设置为无效；所述测试模式判断单元判断当前不是at_speed模式,则输出判断结果到所述功能分频电路单元进行打开电路操作和门控时钟单元进行时钟关闭操作；
所述PLL电路单元产生高频CPU时钟，并把时钟送往所述CPU时钟OCC电路单元和所述门控时钟单元；
所述门控时钟单元接收到测试模式判断单元的判断结果后将高频CPU时钟进行关断操作；同时，
所述功能分频电路单元将高频CPU时钟进行分频处理并将分频后的总线时钟送往通路选择单元；所述通路选择单元选择功能分频电路单元的时钟作为总线电路单元的工作时钟。
CN201610137846.9A 2016-03-11 2016-03-11 一种芯片高速测试电路及测试方法 Active CN105652186B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610137846.9A CN105652186B (zh) 2016-03-11 2016-03-11 一种芯片高速测试电路及测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610137846.9A CN105652186B (zh) 2016-03-11 2016-03-11 一种芯片高速测试电路及测试方法

Publications (2)

Publication Number Publication Date
CN105652186A CN105652186A (zh) 2016-06-08
CN105652186B true CN105652186B (zh) 2018-07-03

Family

ID=56492330

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610137846.9A Active CN105652186B (zh) 2016-03-11 2016-03-11 一种芯片高速测试电路及测试方法

Country Status (1)

Country Link
CN (1) CN105652186B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108647774B (zh) * 2018-04-23 2020-11-20 瑞芯微电子股份有限公司 一种优化稀疏性矩阵运算的神经网络方法和电路
CN109375092B (zh) * 2018-11-23 2021-03-09 中国科学技术大学 基于iic协议的双检测方式传感器控制接口电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6321320B1 (en) * 1998-10-30 2001-11-20 Hewlett-Packard Company Flexible and programmable BIST engine for on-chip memory array testing and characterization
CN101013477A (zh) * 2007-02-05 2007-08-08 凤凰微电子（中国）有限公司 一种实现高速大容量智能卡时钟管理的单元及方法
CN102497206A (zh) * 2011-11-29 2012-06-13 中国科学院微电子研究所 时钟控制装置及包含时钟控制装置的片上系统
CN102928766A (zh) * 2012-10-26 2013-02-13 福州瑞芯微电子有限公司 一种在芯片高速测试中配置参数的装置及其方法
US9128154B2 (en) * 2010-12-29 2015-09-08 Stmicroelectronics S.R.L. Apparatus for at-speed testing, in inter-domain mode, of a multi-clock-domain digital integrated circuit according to BIST or SCAN techniques
CN104950251A (zh) * 2015-07-02 2015-09-30 大唐微电子技术有限公司 一种片上系统soc芯片的时钟网络系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1585139A1 (en) * 2004-04-08 2005-10-12 STMicroelectronics Pvt. Ltd An on-chip and at-speed tester for testing and characterization of different types of memories

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6321320B1 (en) * 1998-10-30 2001-11-20 Hewlett-Packard Company Flexible and programmable BIST engine for on-chip memory array testing and characterization
CN101013477A (zh) * 2007-02-05 2007-08-08 凤凰微电子（中国）有限公司 一种实现高速大容量智能卡时钟管理的单元及方法
US9128154B2 (en) * 2010-12-29 2015-09-08 Stmicroelectronics S.R.L. Apparatus for at-speed testing, in inter-domain mode, of a multi-clock-domain digital integrated circuit according to BIST or SCAN techniques
CN102497206A (zh) * 2011-11-29 2012-06-13 中国科学院微电子研究所 时钟控制装置及包含时钟控制装置的片上系统
CN102928766A (zh) * 2012-10-26 2013-02-13 福州瑞芯微电子有限公司 一种在芯片高速测试中配置参数的装置及其方法
CN104950251A (zh) * 2015-07-02 2015-09-30 大唐微电子技术有限公司 一种片上系统soc芯片的时钟网络系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
基于片上PLL时钟的at-speed测试设计;孙大成;《中国集成电路》;20091031(第10期);34-37,47 *
如何用OCC电路实现at-speed测试;李冬等;《微处理机》;20090831(第4期);18-20 *

Also Published As

Publication number Publication date
CN105652186A (zh) 2016-06-08

Similar Documents

Publication Publication Date Title
CN102487272B (zh) 集成电路、时钟门控电路和方法
CN103576082B (zh) 低功率扫描触发器单元
CN104769841B (zh) 用于降低动态功率的时钟门控电路
CN102369508B (zh) 电子系统中的暂时辅助资源共享
CN107544018A (zh) 一种多site信号量检测及失效判定系统及方法
CN108169665A (zh) 一种芯片低功耗测试电路和方法
CN105980959A (zh) 低等待时间切换下的动态时钟和电压缩放
CN105652186B (zh) 一种芯片高速测试电路及测试方法
Yang et al. A clock-gating based capture power droop reduction methodology for at-speed scan testing
CN106816178B (zh) 一种单芯片上多块嵌入式存储器的内建自测试设计方法
US7962811B2 (en) Scan chain disable function for power saving
US10845412B2 (en) IC receiving TDI addresses in R/TI after update-IR while TDI in second logic state
US9009552B2 (en) Scan-based reset
CN109920369A (zh) 一种led显示屏黑屏节能芯片及方法
CN108038328A (zh) 芯片自动仿真验证系统
CN105556844B (zh) 用于集成电路中的泄漏电流减少的设备及方法
CN107305526A (zh) 一种用于微控制器的调试器
CN104123117A (zh) 一种用于改善汽车电子控制系统电磁兼容特性的微控制器
KR20090022209A (ko) Ｉｅｅｅ 1500 래퍼를 갖는 시스템 온 칩 및 그것의 내부지연 테스트 방법
Czutro et al. Multi-conditional SAT-ATPG for power-droop testing
US20070022312A1 (en) Clock generation circuit
Macko et al. Early-stage verification of power-management specification in low-power systems design
CN209729468U (zh) Led显示屏黑屏节能芯片
CN107733402A (zh) 面向近阈值低电压的时序监测单元及监测系统
CN208335188U (zh) 时钟网络电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 350000 building, No. 89, software Avenue, Gulou District, Fujian, Fuzhou 18, China

Patentee after: Ruixin Microelectronics Co., Ltd

Address before: 350000 building, No. 89, software Avenue, Gulou District, Fujian, Fuzhou 18, China

Patentee before: Fuzhou Rockchips Electronics Co.,Ltd.