CN105637666B - 进行蚀刻期间在磁阻型器件中的磁性层的隔离 - Google Patents

进行蚀刻期间在磁阻型器件中的磁性层的隔离 Download PDF

Info

Publication number
CN105637666B
CN105637666B CN201480056269.XA CN201480056269A CN105637666B CN 105637666 B CN105637666 B CN 105637666B CN 201480056269 A CN201480056269 A CN 201480056269A CN 105637666 B CN105637666 B CN 105637666B
Authority
CN
China
Prior art keywords
layer
etching
magnetic
resistance type
magnetic resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480056269.XA
Other languages
English (en)
Other versions
CN105637666A (zh
Inventor
C·穆迪瓦提
S·A·德施潘得
S·阿加瓦尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Everspin Technologies Inc
Original Assignee
Everspin Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Everspin Technologies Inc filed Critical Everspin Technologies Inc
Publication of CN105637666A publication Critical patent/CN105637666A/zh
Application granted granted Critical
Publication of CN105637666B publication Critical patent/CN105637666B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/31—Structure or manufacture of heads, e.g. inductive using thin films
    • G11B5/3163—Fabrication methods or processes specially adapted for a particular head structure, e.g. using base layers for electroplating, using functional layers for masking, using energy or particle beams for shaping the structure or modifying the properties of the basic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y10T29/49021—Magnetic recording reproducing transducer [e.g., tape head, core, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

在进行后续蚀刻步骤之前，通过钝化磁性层的侧壁或者在侧壁上沉积非磁性电介质材料的薄膜来实现磁阻型堆叠中的磁性层的隔离。使用非反应性气体蚀刻所述磁性层还防止侧壁劣化。

Description

进行蚀刻期间在磁阻型器件中的磁性层的隔离
相关申请的交叉引用
本申请要求2014年6月4日提交的美国专利申请No.14/296153和2013年10月15日提交的美国临时申请No.61/890984的优先权。该临时申请的内容的全部内容通过引用并入本文中。
技术领域
本公开一般涉及磁阻型器件，更具体地，涉及在制造这些器件时进行蚀刻期间的磁性层的隔离。
背景技术
磁阻型存储器器件通过以下步骤来存储信息：变化存储器器件两端的电阻，使得通过存储器器件中的存储器单元的读电流将导致电压降，该电压降具有基于存储器单元中存储的信息的幅值。例如，在某些磁性存储器器件中，磁性隧道结(MTJ)两端的电压降可基于存储器单元内的磁性层的相对磁性状态而变化。在这些存储器器件中，通常，存储器单元中的一部分具有固定磁性状态，而存储器单元中的另一部分具有自由磁性状态，该自由磁性状态被控制以使其平行于或反平行于固定磁性状态。因为通过存储器单元的电阻基于自由部分是平行于还是反平行于固定部分而改变，所以可通过设置自由部分的取向来存储信息。随后，通过感测自由部分的取向来检索该信息。这些磁性存储器器件在本领域中是熟知的。
可通过发送自旋极化写电流使其通过存储器器件来完成磁性存储器单元的写，其中，自旋极化电流所携带的角动量可改变自由部分的磁性状态。本领域的普通技术人员理解，此电流可以是通过存储器单元直接驱动的，或者可以是施加一个或多个电压(所施加的电压导致所需的电流)的结果。根据通过存储器单元的电流的方向，得到的自由部分的磁化将平行于或反平行于固定部分。如果平行取向代表逻辑“0”，则反平行取向可代表逻辑“1”，或反之亦然。因此，通过存储器单元的写电流流动方向确定存储器单元被写成第一状态还是第二状态。这些存储器器件经常被称为自旋转矩传递存储器器件。在这些存储器中，写电流的幅值通常大于用于感测存储在存储器单元中的信息的读电流的幅值。
制造磁阻型器件(包括MTJ器件)包括一系列处理步骤，在这些步骤中，沉积很多材料层，然后将材料层图案化，以形成磁阻型堆叠和用于向磁阻型堆叠提供电连接的电极。磁阻型堆叠包括构成器件的自由部分和固定部分的各种层以及为MTJ器件提供至少一个隧道结的一个或多个电介质层。在许多情形下，材料层非常薄，大约是几埃或几十埃的量级。类似地，图案化和蚀刻之后这些层的尺寸极小，处理期间的小偏差或瑕疵对器件性能可能有显著影响。
因为MRAM器件可包括成千上万的MTJ元件，所以用于制造器件的精确处理步骤可通过使这些器件毗邻地布置而不会不期望地相互影响来促成密度增大。此外，这种准确处理有助于使包括在MRAM中的器件两端的器件特性(诸如，开关电压)的偏差最小。因此，期望提供用于制造支持密度增大并且促使器件之间的某些特性变化最小的这些器件的技术。
附图说明
图1至图4示出制造根据示例性实施例的磁阻型器件的不同阶段期间磁阻型器件中包括的层的剖视图；
图5至图7示出制造根据示例性实施例的磁阻型器件的不同阶段期间磁阻型器件中包括的层的剖视图；
图8至图10示出制造根据示例性实施例的磁阻型器件的不同阶段期间磁阻型器件中包括的层的剖视图；以及
图11至图13是制造根据示例性实施例的磁阻型器件的方法的流程图。
具体实施方式
下面的详细描述本质只是例示性的，不旨在限制主题或申请的实施例和这些实施例的使用。本文中描述的任何示例性的实现方式不一定被解释为相对于其它实现方式是优选或有利的。
为了例示的简明和清晰起见，附图描绘了各种实施例的一般结构和/或构造方式。可省略对熟知特征和技术的描述和详述，避免不必要地混淆其它特征。附图中的元件不一定按比例绘制：可相对于其它元件夸大一些特征件的尺寸，以提升对示例实施例的理解。例如，本领域的普通技术人员理解，剖视图不是按比例绘制的，不应该被视为代表不同层之间的比例关系。提供这些剖视图是为了有助于通过简化各种层以表明所述层的相对定位来执行对处理步骤的例示。此外，虽然某些层和特征被图示为具有直角90度的边缘，但实际上或实践上，这些层可以更“倒圆”并且逐渐倾斜。
术语“包括”、“包含”、“具有”及这些词的任何变型都被用作同义词，用于指代非排他性包括。术语“示例性”是以“示例”而非“理想”的含义使用的。
在进行此说明的过程期间，可根据图示各种示例性实施例的不同附图，使用类似的附图标记来表示类似的元件。
出于简洁的缘故，在本文中可不详细描述与半导体处理相关的传统技术。可使用已知的光刻工艺来制备示例性实施例。制备集成电路、微电子器件、微机电器件、微流体器件和光子器件涉及形成以某种方式相互作用的许多材料层。可将这些层中的一个或多个图案化，所以层的各种区域具有不同的电子特性或其它特性，这些区域可在层内互连或者互连到其它层以形成电组件和电路。可通过选择性引入或者去除各种材料来形成这些区域。经常通过光刻工艺来形成限定这些区域的图案。例如，将光致抗蚀剂层施用到覆在晶圆衬底上的层上。使用光掩模(包含透明区和不透明区)通过辐射(诸如，紫外光、电子或x射线)的形式将光致抗蚀剂选择性曝光。通过施用显影剂，去除暴露于辐射或者没有暴露于辐射的光致抗蚀剂。然后，可对没有受剩余光致抗蚀剂保护的下伏层应用蚀刻，使得覆在衬底上方的层被图案化。可供选择地，可使用利用光致抗蚀剂作为模板构建结构的附加工艺。
在本文中描述和例示了许多发明以及这些发明的许多方面和实施例。在一个方面，所描述的实施例涉及制造在磁性材料堆叠的任一面上具有一个或多个导电电极或导体的基于磁阻的器件的方法以及其它。如以下更详细描述的，磁性材料堆叠可包括许多不同的材料层，其中，这些材料层中的一些层包含磁性材料，而其它层不包含磁性材料。在一个实施例中，制造方法包括形成用于磁阻型器件的层，然后掩盖这些层并且进行蚀刻，以制作磁性隧道结(MTJ)器件。MTJ器件的示例包括换能器(诸如电磁型传感器)以及存储器单元。
磁阻型器件通常被形成为包括顶电极和底电极，顶电极和底电极通过可以连接其它电路元件以供接入器件。在这些电极之间的是一组层，该一组层包括在形成隧道势垒的电介质层的分别两侧上的固定层和自由层。在一些实施例中，固定层基于与反电磁材料的相互作用来实现其固定磁化。在其它实施例中，可通过其它手段(包括形成固定层的方式、形状各向异性等)来实现固定磁化。在制造这些磁阻型器件时，首先，在晶圆上沉积一组层，然后，分多个步骤进行图案化和蚀刻，以便限定电极以及电极之间的各种层。在反应性蚀刻步骤期间，磁阻型器件内的层中包括的一些材料易受氧化或其它劣化的影响。这种氧化或劣化可能是有害的，因为它可能干扰器件的磁性行为或者干扰后续处理步骤。尤其是，在对应于下伏层的蚀刻操作期间，自由层或固定层中包括的磁性材料层的侧壁可能容易受劣化的影响。除了经受基于暴露于蚀刻化学物质的可能劣化之外，侧壁还会受后续蚀刻操作中的残余材料所形成的覆盖物影响。
为了避免对磁阻型器件堆叠结构中包括的磁性层有不期望的影响，本文中描述的一种技术提供了三步骤处理，用于限定磁阻型器件堆叠结构的下部部分。作为使用单个蚀刻步骤在磁阻型器件的下部部分中限定层的替代方式，蚀刻操作被分成：第一蚀刻，其限定一个或多个磁性层；包封步骤，其涂覆并且保护第一蚀刻中限定的一个或多个磁性层的侧壁；第二蚀刻，其限定磁阻型堆叠中的剩余层。可通过氧化、氮化侧壁或者将侧壁暴露于腐蚀性气体以得到受控制的侧壁腐蚀来实现包封。在其它实施例中，可通过在侧壁上沉积衬垫材料层来实现包封，其中，衬垫材料是非磁性电介质材料。
在包封之后，蚀刻包封层的下伏层，其中，此蚀刻可利用一般会使已经被包封的一个层(或多个层)劣化的腐蚀性气体。然而，包封保护了这些层，从而防止发生此劣化。除了保护层免遭劣化之外，包封还可将层与残余物质(例如，通过蚀刻下伏层得到的覆盖物)隔开。此残余物质可包括磁性物质(例如，钴、铁等)、反铁磁物质(例如，钌、铂锰等)、或非磁性物质(铂、钽等)。例如，诸如铂锰(PtMn)的反铁磁材料可响应于蚀刻，留下往往会粘附于磁性层侧壁上的残余材料(诸如铂或铂锰)。通过包封这些磁性层，防止残余材料(覆盖物)接触磁性层并且影响磁阻型器件的开关特性。
通过避免由于后续蚀刻步骤导致的对磁性层的不期望影响，磁阻型器件的特性在一致性方面得以改进。例如，通过消除包括钉扎(pinning)部位(即，使得自由层更难以进行切换的微观钉扎部位)的覆盖物的影响，确保器件的读写特性保持在偏离预期值的较窄偏差范围内。这些钉扎部位的不一致存在或者不存在可致使在诸如存储器器件的应用中磁阻型器件之间的开关特性的偏差较大。在这些存储器器件中，通过使器件工作特性方面的偏差最小化，有助于确保准确操作并且使较小的电流能够被应用于对位单元进行读写。
除了在三步工艺中在第一蚀刻操作和第二蚀刻操纵之间利用包封之外，可通过在第一蚀刻操作期间使用非反应性气体来实现其它益处。例如，可使用非反应性气体在隧道结下方限定磁性层，其中，这些层通常相对薄。因为使用非反应性气体进行此蚀刻，所以在蚀刻期间层侧壁被暴露时，所述层侧壁不与非反应性气体进行反应。在限定磁性层之后，发生包封，由此保护这些层免受常取决于更多反应性气体的进一步的蚀刻步骤的影响。
图1示出设置在衬底102上的部分形成的磁阻型器件的剖视图。该剖视图示出多个层，其中，形成、沉积、生长、溅射或以其它方式设置这些层中的每层。使用任何现在已知或者以后开发的技术来沉积这些层。图1中表现的简化剖视图包括导电层110、反铁磁层120、下磁性材料层130、电介质层140、上磁性材料层150、导电层160、硬掩模层170和图案化光致抗蚀剂层180。可使用任何现在已知或者以后开发的技术(例如，熟知的传统沉积和光刻技术)来沉积图案化光致抗蚀剂层180并且进行图案化。
导电层110和160提供用于限定磁阻型器件的顶电极和底电极的材料。虽然被图示为包括示例层120-150，但磁阻型堆叠内的剩余层可包括磁性和非磁性材料二者的多个不同层。例如，这些层可包括多个磁性材料层、提供一个或多个隧道势垒或扩散势垒的电介质层、提供铁磁或反铁磁耦合的磁性材料层之间的耦合层、反铁磁材料和当前已知或以后开发的磁阻型堆叠中利用的其它层。例如，下磁性材料层可包括形成合成反铁磁结构(SAF)的一组层，电介质层140可对应于隧道势垒，上磁性材料层150可包括对应于合成铁磁结构(SYF)的一组层。在另一个实施例中，除了示出的示例层之外，在上磁性材料层150上方包括形成扩散势垒的其它电介质层，并且分隔件层位于扩散势垒和导电层160之间。注意的是，被示出为包括在磁阻型器件中的各层可以是包括多个子层的复合层。其它实施例可包括多个SAF、SYF和隧道势垒，还有其它层，其中，材料和结构布置成现在已知或者以后开发的各种组合和排列。
在图2中，图1的剖视图被更新为反映从导电层160形成顶电极162以及进一步限定上磁性材料层150以形成堆叠结构152的上磁性部分。另外，已经沉积新的硬掩模材料层174，已经沉积新的图案化光致抗蚀剂层184并且进行图案化，以准备进行对应于磁阻型器件的下部部分的蚀刻操作。可使用已知的或以后开发的技术来实现这些蚀刻和形成步骤中的每个。本领域的普通技术人员理解，剖视图不是按比例绘制的并且不应该被视为代表不同层之间的比例关系。确切地，提供剖视图是为了有助于通过简化各种层以表明所述层的相对定位来执行对处理步骤的例示。例如，图2中示出的硬掩模层174可以是构成器件的所有下伏层的厚度总和的三倍或更多倍厚。此外，虽然硬掩模174和图案化的光致抗蚀剂184被示出为具有直角90度的边缘，但实际上，这些层可以更“倒圆”并且逐渐倾斜。
可使用两步蚀刻工艺(诸如，通过引用并入本文中的、代理人案卷号为080.0468、所列出发明人是Sarin A.Deshpande、Sanjeev Aggarwal、Kerry Joseph Nagel、NicholasRizzo和Jason Allen Janesky、标题为“Method for Top Electrode Etch in aMagnetoresistive Device and Devices Manufactured Using Same”的共同待决的美国专利申请号<XX/YYY,ZZZ>中描述的蚀刻工艺)来形成顶电极162。在其它实施例中，使用已知的和以后开发的其它技术来形成顶电极162。在一个实施例中，堆叠结构的上磁性部分152对应于堆叠结构的自由层或自由部分。在此实施例中，上磁性部分152可以是包括多个磁性层和一个或多个关联耦合层的SYF结构。在其它实施例中，上磁性部分152可对应于堆叠结构的固定层或固定部分。在这些实施例中，固定层可包括SAF结构、或具有固定磁性取向的磁性材料的某个其它层。
转到图3，剖视图反映已经执行的部分蚀刻。部分蚀刻限定了新的图案化光致抗蚀剂层186，限定下伏的硬掩模176，并且暴露电介质层140的某些部分。硬掩模176提供了用于限定磁阻型器件堆叠的下部部分的模板。如本文中使用的，当与“硬掩模”使用时，“硬”意指耐受特定蚀刻的能力。形成硬掩模的化学蚀刻工艺的示例包括使用诸如CF4、CHF3、CH2F2的气体和诸如Ar和Xe的载气进行的蚀刻工艺。注意的是，可使用现在已知或者以后开发的任何蚀刻剂和技术(例如，使用传统蚀刻剂和技术)来蚀刻、形成和/或图案化硬掩模176。在限定硬掩模之后，可去除图案光致抗蚀剂层186。
图4示出第一蚀刻步骤之后的图3中的剖视图，在第一蚀刻步骤期间，电介质层140和下磁性材料层130中的部分或全部被蚀刻，以分别形成经蚀刻电介质层142和经蚀刻下磁性层132。经蚀刻电介质层142可在上磁性材料层152和下磁性材料层132之间形成隧道结。执行以得到图4中描绘的层的蚀刻可包括蚀刻几乎所有下磁性材料层130，以产生堆叠中包括的剩余磁性材料132。如所示出的，少量残余材料133可留在反铁磁材料120上方。在其它实施例中，第一蚀刻步骤可一直持续，使得没有在硬掩模层176下的下磁性材料层130的全部被蚀刻掉。此外，在其它实施例中，还可在这个蚀刻过程期间去除在下磁性材料层130下的层的一部分。例如，在图4中示出的实施例中，磁阻型器件堆叠的下部部分的这个第一蚀刻可一直持续，穿过下磁性材料层130，进入反铁磁材料120中。
在下磁性材料层130包括当被蚀刻时形成SAF结构的多个层的实施例中，这个蚀刻步骤可蚀刻穿过隧道势垒140，然后穿过构成SAF结构的所有层，只有当到达反铁磁材料层120时才停止。可以基于预设时间或者基于使用发射光谱进行的端点波长检测，确定何时停止这个第一蚀刻。可使用发射光谱来检测对应于磁性材料层130的材料的光谱何时开始降低，由此指明第一蚀刻已经几乎到达磁性材料层的底部。在其它实施例中，发射光谱可检测何时开始出现反铁磁材料，由此指明蚀刻已经开始进入反铁磁材料层120。
因为隧道势垒142中包括的电介质材料以及磁性层132中包括的材料可能易受腐蚀性蚀刻造成的劣化影响，所以在一个实施例中，第一蚀刻步骤利用非反应性气体。例如，可使用氩气(Ar)、氙气(Xe)或包括惰性气体的其它非反应性气体进行蚀刻，穿过对应于隧道势垒142的层和下磁性材料层132，其中，这些非反应性气体防止该蚀刻过程期间隧道势垒142和下磁性材料层132被氧化或者以其它形式劣化。虽然在第一蚀刻操作期间使用非反应性气体可以是有利的，但正被蚀刻的层相对薄，因此可使用反应性蚀刻，因为层142和层132的氧化和劣化会小，并且在一些情形下在可容忍范围内，使得该氧化和劣化不干扰进一步的器件处理或操作。
图5示出对应于包封堆叠的侧壁和其它暴露部分之后的图4的剖视图。在图5中示出的实施例中，包封材料包括衬垫材料层190，衬垫材料190沉积在部分形成的结构的侧壁和其它暴露部分上。所沉积的衬垫材料190优选地是能够保护侧壁免于氧化或其它形式的劣化的非磁性电介质材料。在一些实施例中，衬垫材料还防止由后续蚀刻步骤之后留下的残余材料(例如，铂或其它覆盖物形成材料)导致的电干扰或磁干扰。
可使用化学气相沉积(CVD)、原子层沉积(ALD)、或者使用现在已知或者以后开发的其它沉积技术来沉积衬垫材料层190。衬垫材料层190相对薄，并且可单独地或者各种组合地包括诸如氧化硅(诸如，SiO2)、氮化硅(诸如，Si3N4)、氧化铝(诸如，Al2O3)、或氧化镁(诸如，MgO)的材料。在一些实施例中，衬垫材料层190可具有小于的厚度，而在其它实施例中，衬垫材料层190小于虽然衬垫材料层190被示出为覆盖图5中示出的整个堆叠结构的侧壁，但在其它实施例中，反铁磁层120正上方的被暴露的磁性层的侧壁可以是仅有的以这种方式包封的层。在其它实施例中，经受后续暴露于反应性蚀刻化学物质并且可能由此劣化的任何层可被衬垫材料层190包封，以便在后续蚀刻操作期间保护这些层。在其它实施例中，如果第一蚀刻延伸到在磁性层130下的层的一部分中，则包封也可延伸成覆盖对应于下伏层的暴露侧壁。
图6代表在将磁阻型器件堆叠的下部部分显影时的第二蚀刻步骤之后的图5的剖视图。在第二蚀刻操作期间，在被包封的磁性层下的层被蚀刻。通常，第二蚀刻操作利用诸如氩气、氮气、氪气、氙气的惰性气体以及诸如氯气、甲烷、氧气、溴的腐蚀性气体或者诸如CHxF4-x的其它含卤素气体(其中，x是0和4之间的整数)的混合物。这些反应性气体有助于冲掉集成电路上的相邻磁阻型器件结构之间的残余材料。通过去除此材料，使器件之间的间隔变小并且使密度增大。以衬垫材料层190的形式的包封材料保护磁阻型器件堆叠内的易受影响的层免于暴露于这些腐蚀性气体，由此防止它们的氧化或其它形式的劣化。
在图6中示出的实施例中，第二蚀刻步骤包括蚀刻反铁磁材料层120，以形成磁阻型器件堆叠中包括的反铁磁材料122的一部分。在其它实施例中，蚀刻被包封的磁性层之下的层包括蚀刻其它磁性层、其它非磁性层、或导电层(诸如，用于形成下电极的层110)。例如，在磁阻型器件堆叠的顶磁性部分对应于固定层的实施例中，可以不存在器件堆叠内的下磁性层下的反铁磁材料。然而，用于将下电极显影的蚀刻过程和用于蚀刻穿过在下磁性部分下的额外层的蚀刻过程可以是反应性的并且使已经蚀刻的磁性层劣化(如果磁性层没有被包封的话)。因此，不论在包封之后蚀刻的特定材料是什么，包封都提供优势。
如图6中所示，第二蚀刻步骤还去除包封材料(即，衬垫材料层)190的水平方面中的一些。为了确保衬垫材料层190包括足够的包封材料以充分保护侧壁，可使用关于在第二蚀刻期间将去除多少包封材料的知识来确定所沉积包封材料的适宜厚度。例如，该厚度应该足以维持包封材料190的垂直组成。例如，图6中示出的包封材料190的垂直部分的最顶部部分保持大体尖锐的边缘，并且后续蚀刻没有腐蚀掉旨在保护磁性层的包封材料190的部分。在一些实施例中，厚度为的材料可以足以提供所需保护。
在图6中示出的示例实施例中，蚀刻反铁磁材料120得到覆盖物125，覆盖物125代表并没有通过第二蚀刻步骤被充分去除的残余材料。例如，如果材料120的下伏层是诸如铂锰的反铁磁材料，则覆盖物125可代表在蚀刻期间没有被充分去除的包含铂、锰、钴、铁或钌的残余磁性材料。构成覆盖物125的材料可取决于之前的蚀刻操作在何处停止。如果被允许接触磁性层132，则这些残余覆盖物125会干扰磁阻型器件的开关特性。然而，如图6中所示，包封材料保护磁性层132中的大部分(如果并非全部)免受任何来自覆盖物125的这种干扰。
虽然图6示出对堆叠的下部部分的蚀刻过程分成被包封步骤分隔开的两个蚀刻步骤，但已考虑到的是，可发生额外的蚀刻和包封步骤。例如，可通过第一蚀刻形成隧道势垒142，然后包封所得的隧道势垒。在包封隧道势垒之后，第二蚀刻形成随后也可被包封的下磁性材料层132的一部分。在该包封之后，可发生更多的蚀刻和包封步骤，其中材料的各层可被分开地蚀刻和包封。在进行这种多次蚀刻和包封重复之后，可执行用于限定磁阻型器件的最终蚀刻，而不用太担心包封层的劣化。
图7示出在用下导电材料层110限定底电极112之后的图6的剖视图。在一些实施例中，底电极112的形成可包括腐蚀性蚀刻，如果下磁性层132和隧道势垒142被暴露于腐蚀性蚀刻化学物质，则腐蚀性蚀刻会对下磁性层132和隧道势垒142产生负面影响。通过在执行这些腐蚀蚀刻步骤之前包封这些层的侧壁，保护这些层免于这种不期望的劣化。顶电极162和底电极112使磁阻型器件能够连接到其它电路元件。覆在顶电极162上的硬掩模176通常一直没有被去除，直到在完成用于形成底电极的蚀刻之后，因为硬掩模176在该蚀刻过程期间保护顶电极162。随后，可通过例如暴露顶电极162的抛光步骤去除硬掩模176的水平部分以供接入顶电极162。
图8示出对应于根据与图5至图7中示出的实施例不同的实施例进行包封之后的图4的剖视图。因此，直至以上讨论的图4的剖视图的处理相对于对应于图8至图10的实施例也是适宜的。在图8中，不同于沉积覆在器件暴露部分上的衬垫材料的是，将磁性层130的暴露部分氧化、氮化、或暴露于腐蚀性气体，以得到受控制的腐蚀。因此，图8中示出的包封材料237是从与腐蚀性气体反应的层130中包括的磁性或其它材料得到的。尽管未示出，但隧道势垒142也可与腐蚀性气体反应，由此也得到该层的包封。在通过暴露而非沉积进行包封之后，可使用反应性蚀刻来蚀刻下伏层120和110，而减少担心与磁性层232的暴露侧壁反应的蚀刻。
本领域的普通技术人员理解，虽然本文中提供了包封技术的两个具体示例，但可使用其它包封技术对磁性层的侧壁提供保护。例如，可发生氧化下伏材料和沉积额外包封材料的组合。又如，可在侧壁上沉积材料，然后对其进行氧化或以其它方式处理，以产生包封。
图9示出对应于在蚀刻反铁磁层120以产生磁阻型器件堆叠中包括的反铁磁层部分222之后的图8的剖视图。如以上所述，在其它实施例中，上磁性材料层152可以是固定层，使得下磁性层232是自由层，并且在一些情形下，在磁阻型器件堆叠中可不包括反铁磁层部分222。另外，如以上所述，反铁磁材料120可包括当被蚀刻时留下残余材料的材料(诸如，铂锰)，其中，这种残余材料可能对所得的磁阻型器件的特性产生有害作用。然而，形成在下磁性层232的侧壁上的包封238将这些层与任何这种残余材料隔离，由此减少或消除了其对器件开关特性的影响。
图10示出在蚀刻反铁磁层222期间可形成的覆盖物235。如所示出的，覆盖物通过包封材料238与磁性层232隔离。图10还示出已经由下导电材料层110限定的底电极212。底电极212允许电连接到磁阻型器件的下部部分。覆在顶电极162上的硬掩模176通常直到在完成用于形成底电极212的蚀刻之后才去除，因为硬掩模176在该蚀刻过程期间保护顶电极162。随后，可通过例如暴露顶电极162的抛光步骤去除硬掩模176的水平部分以供接入顶电极162。
图11至图13是示出制造磁阻型器件的方法的示例性实施例的流程图，其中，在一个示例中，磁阻型器件是MRAM中包括的自旋转矩MTJ器件。流程图中包括的操作可以只代表用于制造器件的整体过程的一部分。可用软件、硬件、固件、或其任何组合来执行结合图11至图13的方法所执行的各种任务。出于例示性目的，下面对图11至图13中方法的描述可以提及以上结合图1至图10提到的元件。实际上，可用所描述系统的不同元件(例如，处理器、显示元件、或数据通信组件)来执行方法的各部分。应该理解，这些方法可包括任何数量的额外的或可替代的任务，图11至图13中示出的任务不需要按图示次序来执行，并且这些方法可被合并为具有本文中没有详细描述的额外功能的更详尽的程序或过程。此外，可从实施例中省略图11至图13中示出的任务中的一个或多个，只要所期望的整体功能保持完好。
图11示出磁阻型器件制造过程的一部分的流程图。在图11中未示出构成器件的各种层的沉积以及器件的顶部部分的蚀刻(包括顶电极和覆在器件的隧道势垒上的磁性层的蚀刻)。在310中，蚀刻堆叠的第一部分，以产生经蚀刻的具有侧壁的第一部分，其中，第一部分包括至少一个磁性材料层。在310中执行的蚀刻还可包括蚀刻电介质层，以形成隧道势垒。在一个示例中，堆叠的第一部分可包括与MTJ器件的固定部分关联的SAF结构，或者在另一个示例中，可对应于此SAF结构的一部分。在其它实施例中，第一部分可对应于与MTJ器件的自由部分关联的SYF结构的部分或全部。如312中所示的，可使用非反应性气体来完成在310中执行的蚀刻，以避免在一个层或多个层正被蚀刻时侧壁劣化。例如，可采用氩气(Ar)或其它非氧化蚀刻，以避免氧化磁性层以及其它也可被蚀刻的层。
在320中，包封堆叠的被蚀刻的第一部分的侧壁。如图322和324中所示，包封可包括将侧壁暴露于反应气体(钝化)或者在侧壁上沉积衬垫材料层。在将侧壁暴露于反应气体的情况下，这可包括氧化侧壁、氮化侧壁、或者将侧壁暴露于腐蚀性气体，以得到受控制的侧壁腐蚀。在侧壁上沉积衬垫材料层的情况下，衬垫材料优选地是使侧壁与其它蚀刻步骤隔绝的非磁性电介质材料。
在330中，在包封被蚀刻的第一部分的侧壁之后，蚀刻第一部分下方的堆叠的第二部分，以产生堆叠的被蚀刻的第二部分。在330中的蚀刻包括蚀刻磁阻型器件的固定层的实施例中，堆叠的第二部分可包括固定层下方的反铁磁材料层。为了蚀刻反铁磁材料，可优选地使用有助于去除阵列中包括的磁阻型器件之间的材料的腐蚀性气体。即便这样，如以上所述，蚀刻诸如铂锰的反铁磁材料可留下会干扰正常器件操作的残余材料。如此，320中的侧壁的包封不仅保护侧壁免受包封之后的腐蚀性蚀刻步骤的影响，而且还将侧壁与在后续蚀刻步骤中留下的任何残余材料隔离。在一些实施例中，反铁磁层或留下残余材料的其它层将不被包括在被蚀刻的第二部分中。如此，包封虽然没有提供与诸如铂、钴或铁的残余材料的隔离，但依旧保护侧壁免受后续蚀刻步骤期间的腐蚀影响。一种这样的后续蚀刻步骤是用于限定底电极的步骤，而蚀刻堆叠的第二部分可包括蚀刻下导电材料层，以形成底电极。
用于形成磁阻型器件的下部部分的某些技术使用单个反应性蚀刻(例如，使用氩气和氯气的混合物)来限定磁性层以及磁性层的那些下伏层(诸如，反铁磁层)。包括在磁性层的下伏层被蚀刻的时间期间，这些技术使磁性层的侧壁和可能的隧道势垒被暴露于蚀刻的化学物质。此暴露可导致磁性层侧壁的氧化或其它形式的劣化。如以上所述，这种技术的一种改进形式是将单个步骤蚀刻分成三个步骤，其中，在第一反应性蚀刻之后进行包封，并且在包封之后进行第二反应性蚀刻。还如以上所述，这种技术的其它改进形式是在包封之前利用非反应性蚀刻，从而防止在第一蚀刻步骤期间正被蚀刻的材料被氧化或劣化。
图12示出磁阻型器件制造过程的一部分的流程图。在图12中未示出构成器件的各种层的沉积，该沉积可以使用传统技术或以后开发的技术来实现。在410中，蚀刻上导电材料层，以形成顶电极。如之前所述，用于形成顶电极的技术并不取决于本文中描述的用于形成磁阻型堆叠的下部部分的技术。如此，可使用用于形成顶电极的各种蚀刻技术，包括代理人案卷号为080.0468、所列出发明人是Sarin A.Deshpande、Sanjeev Aggarwal、KerryJoseph Nagel、Nicholas Rizzo和Jason Allen Janesky、标题为“Method for TopElectrode Etch in a Magnetoresistive Device and Devices Manufactured UsingSame”的共同待决的美国专利申请号<XX/YYY,ZZZ>中描述的蚀刻技术。此外，如同本文中描述的其它蚀刻操作的情况一样，可基于确保只去除各种层中需要被蚀刻的一些部分的一个硬掩模或多个硬掩模来实现图12中包括的蚀刻操作。
在420中，蚀刻上磁性材料层来形成第一磁性堆叠层。在一个实施例中，第一磁性堆叠层对应于磁性堆叠的自由部分，而在其它实施例中，第一磁性堆叠层可对应于磁阻型器件堆叠的固定部分。还如以上所述，上磁性材料层可包括多个不同层，包括磁性层和非磁性层二者以及散布在磁性层和非磁性层之间的耦合层。在一些实施例中，上磁性材料层可包括分隔件层和当被蚀刻时用作扩散势垒的电介质层。
在430中，蚀刻位于上磁性材料层下方的电介质层，以形成隧道势垒。因为形成隧道势垒的电介质层可能容易受氧化或其它形式劣化的影响，所以在430中可以使用非反应性蚀刻。在440中，蚀刻下磁性材料层的至少一部分，形成第二磁性堆叠层。在第一磁性堆叠层包括自由磁性层的实施例中，第二磁性堆叠层可包括固定磁性层。例如，第一磁性堆叠层可包括SYF结构，而第二磁性堆叠层可包括SAF结构。在其它实施例中，堆叠的自由部分和固定部分可被颠倒，使得第二磁性堆叠层构成自由磁性层。
在440中执行的蚀刻可止于下磁性材料层的边缘处，使得不在硬掩模下的整个下磁性材料层被去除。如以上所述，可基于时间或者发射光谱中检测到的某种材料，确定何时停止蚀刻过程。在其它实施例中，可只蚀刻下磁性材料层的一部分。例如，在一些实施例中，只蚀刻SAF结构内的某些层或层的一些部分。在其它实施例中，除了蚀刻穿过整个下磁性材料层之外，440中的蚀刻可一直进行到下伏层的某个部分中。
在450中，在至少第二磁性堆叠层的暴露侧壁上形成保护层。如以上有关图1至图10所描述的，保护层可包括通过沉积、钝化或这二者形成的包封材料。在进行沉积的情况下，形成保护层包括在侧壁上沉积非磁性电介质材料。在进行钝化的情况下，形成保护层包括将侧壁暴露于反应性气体，这样会导致氧化、氮化或形成非磁性保护层的某种其它形式的受控腐蚀。除了保护第二磁性堆叠层的暴露侧壁之外，保护层还可包封隧道势垒的侧壁以及磁性堆叠结构内的其它易受影响的层。
在460中，使用腐蚀性蚀刻化学物质来蚀刻下磁性材料层下方的额外器件层，腐蚀性蚀刻化学物质可包括腐蚀性气体、腐蚀性等离子体或其某种组合。下磁性材料层下方的器件层可包括用于形成底电极的导电层。在其它实施例中，下磁性材料层下方的器件层还包括诸如铂锰的反铁磁材料层。如以上所述，使用反应性蚀刻(诸如，氩气和氯气的组合)蚀刻铂锰可得到可与磁性器件结构具有不期望的相互作用的覆盖物。450中形成的保护层有助于确保使任何这种覆盖物的影响最小化。
图13示出磁阻型器件制造过程的一部分的流程图。在510中，蚀刻上导电材料层，形成顶电极。如以上所述，可使用多种不同技术来形成顶电极。在512中，蚀刻上磁性材料层，以形成自由层。如以上描述和示出的，顶电极提供与磁阻型器件堆叠的顶侧的电连接，并且自由层在顶电极下面。
在514中，蚀刻上磁性材料层下方的电介质层，以形成隧道势垒。在516中，蚀刻在电介质层下方的下磁性材料层的至少一部分，以形成固定层。因此，自由层和固定层通过隧道势垒分隔开。可使用非反应性气体来实现516中执行的蚀刻，以便使下磁性材料层的任何劣化最小化。
在518中，在至少固定层的暴露侧壁上形成保护层。在一些实施例中，还可包封或保护隧道势垒的侧壁。可通过沉积、钝化或其某种组合来形成保护层。在520中，在形成保护层之后，蚀刻下磁性材料层下方的反铁磁材料。520中的蚀刻可使用腐蚀性蚀刻，如果磁性层不受到保护，则腐蚀性蚀刻可与磁性层的侧壁相互作用并且得到磁阻型器件(诸如，MRAM中使用的磁阻型器件)的阵列中的开关特性的不期望分布。
通过将单个步骤的蚀刻划分成三个单独的步骤，避免了磁性层侧壁的不期望的氧化或其它形式的劣化。另外，得自后续蚀刻步骤的覆盖物的潜在干扰也被最小化。第一步骤(非反应性蚀刻)限定隧道势垒和下磁性层。第二步骤(包封易受影响的层的侧壁)保护那些层免于劣化和与残余材料相互作用。第三步骤(反应性腐蚀蚀刻)以提供相邻磁阻型器件之间的恰当隔离但仍没有对被包封层产生负面影响的方式来完成磁阻型器件堆叠的限定。
尽管本公开的所描述的示例性实施例涉及各种基于磁阻的器件和制造这些器件的方法，但本公开不一定限于例示了可应用于各式各样半导体工艺和/或器件的创造性方面的示例性实施例。因此，以上公开的特定实施例只是例示性的，应该被当作限制，因为可以以与受益于本文教导的本领域的技术人员清楚的不同但等价的方式进行修改和实践。因此，以上描述不旨在将本公开限于阐述的特定形式，而是相反地，旨在涵盖可被包括在随附权利要求书限定的本发明的精神和范围内的这些替代形式、修改形式和等同形式，使得本领域的技术人员应该理解，他们可以以其最广泛的形式进行各种改变、取代和变型。

Claims (24)

1.一种制造包括磁阻型堆叠的磁阻型器件的方法，所述方法包括：
通过非反应性蚀刻蚀刻所述磁阻型堆叠的第一部分，以产生所述磁阻型堆叠的具有侧壁的被蚀刻的第一部分，其中，所述磁阻型堆叠的第一部分包括与器件的隧道势垒层对应的第一电介质层和至少一个磁性材料层，其中通过非反应性蚀刻蚀刻所述第一部分防止在蚀刻所述第一部分的期间所述隧道势垒层和所述至少一个磁性材料层的氧化或其它劣化；
在蚀刻所述磁阻型堆叠的第一部分之后，包封所述磁阻型堆叠的所述被蚀刻的第一部分的侧壁；以及
在包封所述磁阻型堆叠的所述被蚀刻的第一部分的侧壁之后，通过反应性的腐蚀性蚀刻蚀刻所述磁阻型堆叠的第二部分，以产生所述磁阻型堆叠的被蚀刻的第二部分，其中，所述磁阻型堆叠的第一部分在所述磁阻型堆叠的第二部分上方。
2.根据权利要求1所述的方法，其中，蚀刻所述磁阻型堆叠的第一部分还包括使用由氩气和氙气中的一者构成的气体蚀刻所述第一部分。
3.根据权利要求2所述的方法，其中，所述至少一个磁性材料层包括合成反铁磁SAF结构，并且其中，蚀刻所述第一部分包括蚀刻穿过所述隧道势垒层和所述SAF结构的至少一部分。
4.根据权利要求1所述的方法，其中，所述至少一个磁性材料层包括固定层，并且其中，蚀刻所述磁阻型堆叠的第一部分还包括蚀刻所述固定层的至少一部分。
5.根据权利要求4所述的方法，其中，所述固定层在反铁磁材料层上方，并且其中，蚀刻所述第一部分包括蚀刻穿过所述固定层直到到达所述反铁磁材料层。
6.根据权利要求5所述的方法，其中，蚀刻所述磁阻型堆叠的第一部分还包括使用惰性气体蚀刻所述第一部分。
7.根据权利要求1所述的方法，还包括在蚀刻所述第一电介质层之前蚀刻自由层。
8.根据权利要求7所述的方法，其中，所述自由层被包括在合成铁磁SYF结构中。
9.根据权利要求1所述的方法，其中，包封所述侧壁包括以下中的至少一个：氧化所述侧壁、氮化所述侧壁以及将所述侧壁暴露于腐蚀性气体以提供所述侧壁的受控腐蚀。
10.根据权利要求1所述的方法，其中，包封所述侧壁包括在所述侧壁上沉积衬垫材料的层，其中，所述衬垫材料是非磁性电介质材料。
11.根据权利要求1所述的方法，所述方法还包括：
包封所述磁阻型堆叠的所述被蚀刻的第二部分的侧壁；以及
在包封所述磁阻型堆叠的所述被蚀刻的第二部分的侧壁之后，蚀刻所述磁阻型堆叠的第三部分，其中，所述磁阻型堆叠的第二部分在所述磁阻型堆叠的第三部分上方。
12.根据权利要求1所述的方法，其中，蚀刻所述磁阻型堆叠的第二部分包括使用至少一种惰性气体和至少一种腐蚀性气体的混合物蚀刻第二部分。
13.根据权利要求12所述的方法，其中，蚀刻所述磁阻型堆叠的第一部分包括使用非氧化氩气蚀刻蚀刻所述第一部分。
14.根据权利要求1所述的方法，其中，蚀刻所述磁阻型堆叠的第二部分包括蚀刻下导电材料层，以形成底电极。
15.一种制造磁阻型器件的方法，所述方法包括：
蚀刻上导电材料层，以形成顶电极；
蚀刻所述上导电材料层下方的上磁性材料层，以形成第一磁性堆叠层；
蚀刻所述上磁性材料层下方的电介质层，以形成隧道势垒；
利用非反应性气体蚀刻所述电介质层下方的下磁性材料层的至少一部分，以形成第二磁性堆叠层；
在至少所述第二磁性堆叠层的被暴露的侧壁上形成保护层；以及
在形成所述保护层之后，使用反应性的腐蚀性蚀刻化学物质来蚀刻所述下磁性材料层下方的额外器件层。
16.根据权利要求15所述的方法，其中，蚀刻所述下磁性材料层下方的所述额外器件层包括蚀刻反铁磁材料层的至少一部分。
17.根据权利要求16所述的方法，其中，蚀刻所述下磁性材料层下方的所述额外器件层包括蚀刻铂锰层。
18.根据权利要求15所述的方法，其中，蚀刻所述下磁性材料层下方的所述额外器件层包括蚀刻下导电材料层，以形成底电极。
19.根据权利要求15所述的方法，其中：
蚀刻所述上磁性材料层包括蚀刻所述磁阻型器件的自由磁性层；以及
蚀刻所述下磁性材料层包括蚀刻所述磁阻型器件的固定磁性层。
20.根据权利要求15所述的方法，其中，形成所述保护层包括在所述侧壁上沉积非磁性电介质材料。
21.根据权利要求15所述的方法，其中，形成所述保护层包括将所述侧壁暴露于反应性气体。
22.根据权利要求15所述的方法，其中，在至少所述第二磁性堆叠层的被暴露的侧壁上形成保护层还包括在所述隧道势垒的被暴露的侧壁上形成保护层。
23.一种制造磁阻型器件的方法，所述方法包括：
蚀刻上导电材料层，以形成顶电极；
蚀刻所述上导电材料层下方的上磁性材料层，以形成自由层；
蚀刻所述上磁性材料层下方的电介质层，以形成隧道势垒；
利用非反应性气体蚀刻所述电介质层下方的下磁性材料层的至少一部分，以形成固定层；
在至少所述固定层的被暴露的侧壁上形成保护层；以及
在形成所述保护层之后，使用腐蚀性蚀刻化学物质来蚀刻所述下磁性材料层下方的反铁磁材料。
24.根据权利要求23所述的方法，其中，蚀刻所述下磁性材料的至少一部分包括使用惰性气体来蚀刻所述下磁性材料层的至少一部分以防止所述隧道势垒层和至少一个所述下磁性材料层的至少一部分的氧化或其它劣化。
CN201480056269.XA 2013-10-15 2014-10-09 进行蚀刻期间在磁阻型器件中的磁性层的隔离 Active CN105637666B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361890984P 2013-10-15 2013-10-15
US61/890,984 2013-10-15
PCT/US2014/059906 WO2015057490A2 (en) 2013-10-15 2014-10-09 Isolation of magnetic layers during etch in a magnetoresistive device

Publications (2)

Publication Number Publication Date
CN105637666A CN105637666A (zh) 2016-06-01
CN105637666B true CN105637666B (zh) 2018-12-18

Family

ID=52808761

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480056269.XA Active CN105637666B (zh) 2013-10-15 2014-10-09 进行蚀刻期间在磁阻型器件中的磁性层的隔离

Country Status (4)

Country Link
US (3) US9269894B2 (zh)
EP (2) EP3058604B1 (zh)
CN (1) CN105637666B (zh)
WO (1) WO2015057490A2 (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9257636B2 (en) 2013-09-11 2016-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Perpendicular magnetic random-access memory (MRAM) formation by direct self-assembly method
US9269894B2 (en) 2013-10-15 2016-02-23 Everspin Technologies, Inc. Isolation of magnetic layers during etch in a magnetoresistive device
US9559294B2 (en) * 2015-01-29 2017-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned magnetoresistive random-access memory (MRAM) structure for process damage minimization
US9793470B2 (en) 2015-02-04 2017-10-17 Everspin Technologies, Inc. Magnetoresistive stack/structure and method of manufacturing same
US10008662B2 (en) 2015-03-12 2018-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Perpendicular magnetic tunneling junction (MTJ) for improved magnetoresistive random-access memory (MRAM) process
US20170062520A1 (en) * 2015-09-01 2017-03-02 Kabushiki Kaisha Toshiba Magnetoresistive memory device and manufacturing method of the same
US9978934B2 (en) * 2015-10-30 2018-05-22 Veeco Instruments Inc. Ion beam etching of STT-RAM structures
US10483460B2 (en) 2015-10-31 2019-11-19 Everspin Technologies, Inc. Method of manufacturing a magnetoresistive stack/ structure using plurality of encapsulation layers
EP3343655B1 (en) * 2016-12-29 2022-03-02 IMEC vzw Magnetic tunnel junction device
US10522749B2 (en) * 2017-05-15 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Combined physical and chemical etch to reduce magnetic tunnel junction (MTJ) sidewall damage
US10043851B1 (en) 2017-08-03 2018-08-07 Headway Technologies, Inc. Etch selectivity by introducing oxidants to noble gas during physical magnetic tunnel junction (MTJ) etching
EP3673522B1 (en) 2017-08-23 2022-10-05 Everspin Technologies, Inc. Magnetoresistive bit fabrication by multi-step etching
US10359699B2 (en) 2017-08-24 2019-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Self-adaptive halogen treatment to improve photoresist pattern and magnetoresistive random access memory (MRAM) device uniformity
US10038138B1 (en) 2017-10-10 2018-07-31 Headway Technologies, Inc. High temperature volatilization of sidewall materials from patterned magnetic tunnel junctions
US10134981B1 (en) 2017-10-20 2018-11-20 Headway Technologies, Inc. Free layer sidewall oxidation and spacer assisted magnetic tunnel junction (MTJ) etch for high performance magnetoresistive random access memory (MRAM) devices
US10325639B2 (en) 2017-11-20 2019-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Initialization process for magnetic random access memory (MRAM) production
EP3721485A1 (en) * 2017-12-04 2020-10-14 Everspin Technologies, Inc. Methods of manufacturing integrated circuits using isotropic and anisotropic etching processes
US10153427B1 (en) 2017-12-28 2018-12-11 Headway Technologies, Inc. Magnetic tunnel junction (MTJ) performance by introducing oxidants to methanol with or without noble gas during MTJ etch
CN110061029B (zh) * 2018-01-19 2021-06-29 上海磁宇信息科技有限公司 一种磁性随机存储器记忆单元及其制造方法
US10475991B2 (en) 2018-02-22 2019-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication of large height top metal electrode for sub-60nm magnetoresistive random access memory (MRAM) devices
US10468585B1 (en) * 2018-05-31 2019-11-05 International Business Machines Corporation Dual function magnetic tunnel junction pillar encapsulation
US10868237B2 (en) 2018-08-27 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned encapsulation hard mask to separate physically under-etched MTJ cells to reduce conductive R-deposition
US10516102B1 (en) 2018-10-16 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple spacer assisted physical etching of sub 60nm MRAM devices
US10868239B2 (en) 2018-10-25 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Gradient protection layer in MTJ manufacturing
CN111162164B (zh) * 2018-11-08 2023-06-13 江苏鲁汶仪器股份有限公司 一种半导体器件制作方法
US10886462B2 (en) * 2018-11-19 2021-01-05 International Business Machines Corporation Encapsulated memory pillars
US11043630B2 (en) * 2018-12-03 2021-06-22 Everspin Technologies, Inc. Method of manufacturing a magnetoresistive device
US10707413B1 (en) 2019-03-28 2020-07-07 International Business Machines Corporation Formation of embedded magnetic random-access memory devices
US10833258B1 (en) 2019-05-02 2020-11-10 International Business Machines Corporation MRAM device formation with in-situ encapsulation
CN110071214B (zh) * 2019-05-07 2022-03-15 江南大学 一种减小刻蚀产物侧壁再淀积的刻蚀方法
CN112531103B (zh) * 2019-09-19 2023-05-26 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11283009B2 (en) * 2019-09-26 2022-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing memory device having protection spacer
US11177171B2 (en) * 2019-10-01 2021-11-16 International Business Machines Corporation Encapsulated top via interconnects
US11258005B2 (en) 2019-10-17 2022-02-22 United Microelectronics Corp. Magnetoresistive random access memory device and method for fabricating the same
CN113809117B (zh) 2020-06-16 2023-12-22 联华电子股份有限公司 半导体元件及其制作方法
CN111864059A (zh) * 2020-07-29 2020-10-30 浙江驰拓科技有限公司 存储位元的制备方法及mram的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102272964A (zh) * 2008-11-11 2011-12-07 希捷科技有限公司 具有放射状阻挡体的磁存储器单元
CN103151457A (zh) * 2011-12-07 2013-06-12 三星电子株式会社 磁性器件及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624987B1 (en) * 1999-05-31 2003-09-23 Nec Corporation Magnetic head with a tunnel junction including metallic material sandwiched between one of an oxide and a nitride of the metallic material
US20020076579A1 (en) * 2000-10-27 2002-06-20 Showa Denko Kabushiki Kaisha Magnetic recording medium, production process thereof, magnetic recording and reproducing apparatus, and medium substrate
US6893893B2 (en) * 2002-03-19 2005-05-17 Applied Materials Inc Method of preventing short circuits in magnetic film stacks
US6781173B2 (en) * 2002-08-29 2004-08-24 Micron Technology, Inc. MRAM sense layer area control
US7105372B2 (en) * 2004-01-20 2006-09-12 Headway Technologies, Inc. Magnetic tunneling junction film structure with process determined in-plane magnetic anisotropy
JP2006165031A (ja) * 2004-12-02 2006-06-22 Ulvac Japan Ltd トンネル接合素子の製造方法およびその製造装置
US7919826B2 (en) * 2007-04-24 2011-04-05 Kabushiki Kaisha Toshiba Magnetoresistive element and manufacturing method thereof
US8119424B2 (en) 2007-09-28 2012-02-21 Everspin Technologies, Inc. Electronic device including a magneto-resistive memory device and a process for forming the electronic device
JP2012069630A (ja) * 2010-09-22 2012-04-05 Renesas Electronics Corp 半導体装置およびその製造方法
US8685756B2 (en) * 2011-09-30 2014-04-01 Everspin Technologies, Inc. Method for manufacturing and magnetic devices having double tunnel barriers
US8747680B1 (en) 2012-08-14 2014-06-10 Everspin Technologies, Inc. Method of manufacturing a magnetoresistive-based device
US9269894B2 (en) 2013-10-15 2016-02-23 Everspin Technologies, Inc. Isolation of magnetic layers during etch in a magnetoresistive device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102272964A (zh) * 2008-11-11 2011-12-07 希捷科技有限公司 具有放射状阻挡体的磁存储器单元
CN103151457A (zh) * 2011-12-07 2013-06-12 三星电子株式会社 磁性器件及其制造方法

Also Published As

Publication number Publication date
EP3058604A2 (en) 2016-08-24
US10056544B2 (en) 2018-08-21
WO2015057490A3 (en) 2015-10-29
US20160126454A1 (en) 2016-05-05
US9722176B2 (en) 2017-08-01
EP3058604B1 (en) 2019-02-27
US20150102006A1 (en) 2015-04-16
EP3493282B1 (en) 2021-01-27
EP3058604A4 (en) 2017-06-14
CN105637666A (zh) 2016-06-01
WO2015057490A2 (en) 2015-04-23
EP3493282A1 (en) 2019-06-05
US9269894B2 (en) 2016-02-23
US20170301857A1 (en) 2017-10-19

Similar Documents

Publication Publication Date Title
CN105637666B (zh) 进行蚀刻期间在磁阻型器件中的磁性层的隔离
US11778919B2 (en) Magnetoresistive stack/structure and method of manufacturing same
US10847715B2 (en) Magnetoresistive device and method of manufacturing same
KR101870873B1 (ko) 반도체 소자의 제조방법
CN105706259B (zh) 用于制造mtj存储器装置的方法
US7855085B2 (en) System and method for reducing shorting in memory cells
US9722174B1 (en) Low dielectric constant interlayer dielectrics in spin torque magnetoresistive devices
US9837603B1 (en) Post-etch encapsulation for a magnetoresistive device
CN104471646B (zh) 制造磁电阻的装置的方法
JP2006173166A (ja) 磁気記憶装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant