CN105633130A - 用于SiGe填充材料的风筝形腔 - Google Patents

用于SiGe填充材料的风筝形腔 Download PDF

Info

Publication number
CN105633130A
CN105633130A CN201610192733.9A CN201610192733A CN105633130A CN 105633130 A CN105633130 A CN 105633130A CN 201610192733 A CN201610192733 A CN 201610192733A CN 105633130 A CN105633130 A CN 105633130A
Authority
CN
China
Prior art keywords
region
substrate
side wall
grid
offset side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610192733.9A
Other languages
English (en)
Inventor
周建华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201610192733.9A priority Critical patent/CN105633130A/zh
Priority to US15/131,021 priority patent/US20170288057A1/en
Publication of CN105633130A publication Critical patent/CN105633130A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Weting (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及半导体工艺与器件。更具体地，本发明的实施例提供一种半导体器件，该半导体器件包括风筝形腔，该形状的腔填充有硅和锗材料。还提供了其他实施例。

Description

用于SiGe填充材料的风筝形腔
技术领域
本发明涉及半导体工艺与器件。
背景技术
自从早年德州仪器的JackKilby博士发明了集成电路之时起，科学家们和工程师们已经在半导体器件和工艺方面作出了众多发明和改进。近50年来，半导体尺寸已经有了明显的降低，这转化成不断增长的处理速度和不断降低的功耗。迄今为止，半导体的发展大致遵循着摩尔定律，摩尔定律大致是说密集集成电路中晶体管的数量约每两年翻倍。现在，半导体工艺正在朝着20nm以下发展，其中一些公司正在着手14nm工艺。这里仅提供一个参考，一个硅原子约为0.2nm，这意味着通过20nm工艺制造出的两个独立组件之间的距离仅仅约为一百个硅原子。
半导体器件制造因此变得越来越具有挑战性，并且朝着物理上可能的极限推进。华力微电子有限公司TM是致力于半导体器件和工艺研发的领先的半导体制造公司之一。
半导体技术的近期发展之一已经是硅锗(SiGe)在半导体制造中的利用。例如，SiGe可被用于制造具有可调带隙的互补金属-氧化物-半导体(CMOS)。尽管存在关于基于SiGe的工艺的常规技术，很遗憾这些技术出于以下提出的原因都是不足的。因此，需要改善的方法和系统。
发明内容
根据本发明的一方面，提供了一种半导体器件，包括：衬底，所述衬底包括硅材料；栅极结构，所述栅极结构覆盖所述衬底的第一表面区域；腔区域，所述腔区域定位于所述衬底内部并且邻近所述衬底的所述第一表面区域，所述腔区域包括尖端区域和底部区域，所述尖端区域包括在所述第一表面区域的一部分正下方延伸的第一有角侧壁，所述第一有角侧壁由(111)的晶面来表征，所述底部区域包括直接邻接所述腔区域的底表面的第二有角侧壁；以及填充材料，至少部分地位于所述腔区域内，所述填充材料包括硅和锗材料。
根据本发明的另一方面，提供了一种半导体器件，包括：衬底，所述衬底包括硅材料；栅极结构，所述栅极结构覆盖所述衬底的第一表面区域；腔区域，所述腔区域定位于所述衬底内部并且邻近所述衬底的所述第一表面区域，所述腔区域包括尖端区域和底部区域，所述尖端区域包括在所述第一表面区域的一部分正下方延伸的第一有角侧壁，所述第一有角侧壁由(111)的晶面来表征，所述底部区域包括直接邻接所述腔区域的底表面的第二有角侧壁；以及填充材料，至少部分地位于所述腔区域内，所述填充材料包括碳化硅材料。
根据本发明的再一方面，提供了一种用于制造半导体器件的方法，所述方法包括：提供衬底，所述衬底基本上包括硅材料；在所述衬底的表面上限定第一栅极区域和第二栅极区域；在所述第一栅极区域和所述第二栅极区域上执行离子注入以形成第一掺杂区域和第二掺杂区域；形成覆盖所述第一掺杂区域的第一栅极结构；形成覆盖所述第二掺杂区域的第二栅极结构；使用第一蚀刻剂执行第一定向蚀刻工艺以形成由第一高度表征的浅沟槽，所述浅沟槽为限定在所述第一栅极结构和所述第二栅极结构之间的腔区域的一部分；在第一栅极侧壁上形成第一偏移侧墙，所述第一偏移侧墙由第一预定义宽度表征，所述第一偏移侧墙的一部分位于所述浅沟槽内；在第二栅极侧壁上形成第二偏移侧墙，所述第二偏移侧墙由第二预定义宽度表征，所述第二偏移侧墙的一部分位于所述浅沟槽内；在所述第一偏移侧墙和所述第二偏移侧墙之间执行进入所述腔区域的第二定向蚀刻工艺；移除所述第一偏移侧墙和所述第二偏移侧墙；以及使用至少第二蚀刻剂执行湿法蚀刻工艺以获得成形腔，所述成形腔包括与所述衬底交界的两个尖端区域和底部区域，所述底部区域由第二高度表征。
附图说明
图1是图解SiGe材料的常规U形腔的简化示图。
图2是图解具有∑形SiGe嵌入的半导体器件的简化示图。
图3A-M是图解根据本发明实施例的用于提供风筝形腔的工艺的简化示图。
图4是图解根据本发明实施例的具有T形沟槽的半导体器件的简化示图。
图5是图解根据本发明实施例的具有风筝形嵌入的半导体器件500的简化示图。
图6A-D是图解根据本发明实施例的风筝形腔的简化示图。
具体实施方式
本发明涉及半导体工艺与器件。更具体地，本发明的实施例提供一种半导体器件，该半导体器件包括风筝形腔，该形状的腔填充有硅和锗材料。还提供了其他实施例。
给出以下描述以使得本领域技术人员能够实施和使用本发明并将其结合到具体应用背景中。各种变型、以及在不同应用中的各种使用对于本领域技术人员将是容易显见的，并且本文定义的一般性原理可适用于较宽范围的实施例。由此，本发明并不限于本文中给出的实施例，而是应被授予与本文中公开的原理和新颖性特征相一致的最广义的范围。
在以下详细描述中，阐述了许多特定细节以提供对本发明的更透彻理解。然而，对于本领域技术人员显而易见的是，本发明的实践可不必局限于这些具体细节。换言之，公知的结构和器件以框图形式示出而没有详细显示，以避免模糊本发明。
请读者注意与本说明书同时提交的且对公众查阅本说明书开放的所有文件及文献，且所有这样的文件及文献的内容以参考方式并入本文。除非另有直接说明，否则本说明书(包含任何所附权利要求、摘要和附图)中所揭示的所有特征皆可由用于达到相同、等效或类似目的的可替代特征来替换。因此，除非另有明确说明，否则所公开的每一个特征仅是一组等效或类似特征的一个示例。
而且，权利要求中未明确表示用于执行特定功能的装置、或用于执行特定功能的步骤的任意组件皆不应被理解为如35USC第112章节第6段中所规定的装置或步骤条款。特别地，在此处的权利要求中使用“….的步骤”或“….的动作”并不表示涉及35USC§112第6段的规定。
注意，在使用到的情况下，标志左、右、前、后、顶、底、正、反、顺时针和逆时针仅仅是出于方便的目的所使用的，而并不暗示任何具体的固定方向。事实上，它们被用于反映对象的各个部分之间的相对位置和/或方向。
如上所提及的，随着半导体工艺成比例地缩小，存在许多挑战。缩减IC规模提供许多优点，包括功耗降低和计算速度提升，因为电子从一个到另一个IC组件移动更短的距离。例如，对于CMOS器件，随着各种关键尺寸(例如，栅极氧化物的大小)的大小的减小，载流子迁移率迅速下降，这不利地影响到器件性能。例如，硅衬底常填充有其他类型的材料以改善器件性能。当硅锗型材料被嵌入到硅衬底中时，由于硅锗材料一般具有比硅材料更低的晶格常数，所以硅锗材料通常从硅材料吸收压力，这转换成接收自沟槽的压力。另一方面，当嵌入了碳化硅材料时，由于碳化硅材料一般具有比硅材料更高的晶格常数，所以碳化硅材料向硅衬底及其中的沟槽施加压力。由于硅衬底与嵌入材料(例如，SiC或SiGe)之间的不同晶格常数所引起的不均匀压力常常是嵌入材料的腔几何形态的重要考虑因素。当用在各种应用中时，SiGe技术可通过提高载流子迁移率来改善器件性能。
对于某些类型的器件及其制造工艺，SiGe技术能明显改善器件性能。例如，IntelTM研发了当使用90nm工艺时使用SiGe，来改善逻辑单元的性能。随着制造工艺发展到45nm、32nm和22nm，锗含量提升。在早期SiGe器件中，锗占到器件的不到15％。随着器件大小的减小，锗的量提升到40％甚至更高。例如，在CMOS器件中，SiGe材料嵌入在源极区域和漏极区域中。以往，为了提升SiGe材料的嵌入量，已经提出了U形和∑形腔(或者有时被称为凹槽)以用于嵌入SiGe材料。类似地，各种类型的SiC材料也通过提高载流子迁移率提升了器件性能。另外，SiC可在传热性和/或其他特性上提供改进。
作为示例，SiGe技术是指利用SiGe材料来改善器件性能的半导体器件和工艺。例如，SiGe可被用在异质结双极晶体管(HBT)中，HBT提供了优于用于实现通信电路的常规硅双极和硅CMOS的优势。在其他特征中，Ge材料在这些器件中的使用改善了器件性能。然而，SiGe器件和工艺具有其挑战。特别地，在Si上生长晶格匹配的SiGe合金存在困难。在Si-STI界面上均匀生长SiGe是所期望的，因为其提升了CMOS器件的性能。例如，用于制造CMOS和其他类型器件的SiGe工艺可包括逻辑门图案化的各种滞留，诸如45/40nm、32/28nm、以及<22nm，并且维持逻辑门图案和几何形态非常重要。
图1是图解SiGe材料的常规U形腔的简化示图。半导体衬底100包括用于容纳填充材料105的U形腔。例如，衬底100包括基本上单种硅材料。填充材料105包括硅锗材料。如上文解释的，将锗材料添加到硅材料，改善了载流子迁移率和其他电气性能特性。例如，填充材料105稍后被用于形成CMOS器件。半导体衬底100另外包括栅极材料101和102。例如，栅极材料包括金属栅极材料和/或多晶硅栅极材料。栅极材料101和102分别通过侧墙103和104来保护。
图2是图解具有∑形SiGe嵌入的半导体器件的简化示图。为了形成∑形SiGe嵌入，首先形成U形腔，并且执行湿法蚀刻工艺以从U形腔移除部分侧壁。凸形腔提供了更多容量以容纳SiGe材料。如图2所示，∑形腔的尖端位于硅衬底的顶表面附近。例如，术语“尖端”是指腔的从腔侧壁水平地向硅衬底中延伸的凸区域。通常∑形腔的尖端通过湿法蚀刻工艺形成。应领会，尖端位置是和∑形腔的深度相关的。如果初始U形腔深，则尖端位置深并且靠近U形腔的底部。另一方面，如果U形腔浅，则尖端位置也浅，因为U形腔的底部浅。这是因为在执行湿法蚀刻工艺时，湿蚀刻剂从U形腔的底部开始在硅衬底的所有方向上进行蚀刻。应领会，对于具有∑形腔的器件而言，相比于传统器件的性能提升(例如，载流子迁移率)很大程度与嵌入腔中的SiGe材料的量以及尖端位置有关。更具体而言，通过增加所嵌入的SiGe材料的量以及将尖端区域置于靠近器件表面(即，CMOS器件的栅极)来改善性能。遗憾的是，对于∑形腔而言很难同时提供这两者。为了增加腔体积，初始的U形腔需要更深。而且，对于深U形腔，此后形成的∑形腔的尖端靠近腔底部而远离器件表面。因此，设计具有∑形腔的器件常常需要在腔体积和尖端至表面的接近度这两者之间平衡。在各种应用中，∑形腔也被用于嵌入SiC材料。
应领会，本发明的实施例提供了用于嵌入SiGe和/或SiC材料的新型的风筝形腔。该风筝形腔同时提供了较大的腔体积和尖端接近度。更具体而言，风筝形腔的尖端基本位于硅衬底的表面附近，且尖端位置基本不随着腔深度的增加而移动。
图3A-M是图解根据本发明实施例的用于提供风筝形腔的工艺的简化示图。这些示图仅提供示例，不应不当地限制权利要求的范围。本领域技术人员将领会到有许多变体、替换方案、以及变型。取决于实现，可以添加、移除、重复、重新排列、修改、替换、和/或交迭一个或更多个步骤，并且这不影响权利要求的保护范围。如图3A所示，在硅衬底100上形成了浅沟槽隔离(STI)101A和101B。例如，STI被形成用于在相邻的半导体器件组件之间提供隔离。取决于实现，可以各种方式形成STI，这通常涉及蚀刻光刻和蚀刻工艺。例如，执行定向干法蚀刻工艺并且使用等离子体形式的气态物质。在各种实施例中，STI包括氧化物和/或其他介电材料。在STI101A和101B之间形成掺杂阱区102。取决于实现，掺杂区102可以是p阱或n阱。例如，掺杂区102通过离子注入工艺形成，其中掺杂剂轰击器件表面并且渗透到掺杂区102中。阱光刻胶103A和103B遮挡器件的选定区域以避免离子注入工艺。
随后在半导体器件之上形成薄氧化层(GOX)104，如图3C所示。在GOX104之上形成多晶(Poly)层105，并且PHM层覆盖多晶层105。例如，可使用各种沉积法来形成层104-106。接着，形成光刻胶107并覆盖PHM层106的一区域，如图3D所示。形成选择性蚀刻工艺，除了受光刻胶107保护的区域，各层104-106的未覆盖区域被移除。形成了部分成型的栅极区域108，如图3E所示。栅极区域108包括GOX层、覆盖GOX层的多晶层以及覆盖多晶层的PHM层。接着，形成侧壁109A和109B，如图3F所示。例如，侧壁109A和109B通过沉积、蚀刻和注入工艺来形成。侧壁109A和109B被提供作为轻掺杂漏极(LDD)。例如，侧壁109A和109B稍后被用作CMOS器件的漏极区域的一部分。随后形成硬掩模层110，以覆盖部分成型的栅极结构和器件表面，如图3G所示。光刻胶111A和111B如图所示地提供在其各自位置上。例如，硬掩模层110包括被用于处理SiGe和SiC材料的氮化硅(SiN)材料。光刻胶111A和111B被用于提供选择性蚀刻工艺期间的掩模层，其中蚀刻剂移除部分的硬掩模110并形成硅浅沟槽112A和112B，如图3H所示。例如，可使用定向干法蚀刻工艺形成该浅沟槽112A和112B。例如，含有气态物质的等离子体被用作该干法蚀刻工艺期间的蚀刻剂。如可在图3H中看到的，侧壁109保留。而且，硬掩模110在该蚀刻工艺期间未被移除的硬掩模区域113定位于侧壁110之外。
接着，如图3I中所示地形成氧化层114，以覆盖先前形成的栅极结构及沟槽112A和112B两者。例如，氧化层114通过沉积工艺形成。氧化层114覆盖硬掩模区域113并且随后经过处理以形成偏移侧墙，这在下文进行解释。侧壁109和硬掩模区域113被氧化层114包围。区域116A和116B随后通过移除氧化层114的对应区域来形成。形成了侧墙115A和115B(先前氧化层114的部分)，如图3J所示。应领会，侧墙115A和115B的大小是预定义的，且被用于限定所要形成的风筝形腔的维度。例如，宽侧墙产生窄深的沟槽，因为该深沟槽是通过蚀刻两个侧墙之间的区域而形成的。
执行定向蚀刻工艺以形成深沟槽117，如图3K中所示。如可可在图3K中看到的，深沟槽117通过侧墙115A来对准。随后移除侧墙115A和115B，如图3L中所示。在移除侧墙115A和115B之后，形成了腔118，如图3L中所示。腔118显示具有T形，这是图3K中所示的深沟槽117与浅沟槽112A的结合。随后执行湿法蚀刻工艺以形成如图3M中所示的风筝形腔119。例如，在该湿法蚀刻工艺中使用四甲基氢氧化铵(TMAH)材料作为蚀刻剂。取决于实现，也可使用其他类型的湿蚀刻剂。如可在图3M中看到的，该风筝形腔119的尖端位置和几何形态基于浅沟槽112A的位置和大小，因为TMAH材料趋向于蚀刻至与其接触的硅材料中。该风筝形腔119的深度主要基于深沟槽117的深度。
取决于实现，SiGe和/或SiC材料被嵌入到该风筝形腔119中。应领会，具有风筝形嵌入的器件可具有比U形嵌入和∑形嵌入更佳的性能。更具体而言，通过使腔的尖端定位于稍后在工作时形成沟道的栅极区域附近，SiGe和/或SiC嵌入对性能增益的影响更突出。另外，由于尖端位置和嵌入体积(例如，嵌入深度)对于风筝形腔基本是独立的，所以风筝形嵌入可具有较大的体积和深度同时尖端区域位于栅极结构附近。取决于具体实现，风筝形嵌入可在传导性上提供相当大的性能增益。例如，相比于传统形状(例如，U形或∑形)的嵌入，具有风筝形SiGe和/或SiC嵌入的CMOS器件可在传导性上提供5～10％的提升。
图4是图解根据本发明实施例的具有T形沟槽的半导体器件的简化示图。此示图仅仅是示例，不应该不当地限制权利要求的范围。本领域技术人员将领会到有许多变体、替换方案、以及变型。作为示例，该半导体器件是根据图3A-M中图解的工艺制成的。如在图4中可看到的，该器件在硅衬底中包括T形沟槽。
图5是图解根据本发明实施例的具有风筝形嵌入的半导体器件500的简化示图。此示图仅仅是示例，不应该不当地限制权利要求的范围。本领域技术人员将领会到有许多变体、替换方案、以及变型。如图5所示，器件500包括硅衬底504。栅极结构覆盖衬底504的表面区域。该栅极结构包括GOX层504、多晶硅区域505、PHM区域502、侧壁501A和501B以及硬掩模502A和502B。风筝形嵌入506定位于硅衬底504中的风筝形腔内。例如，嵌入506可包括SiGe和/或SiC材料。该风筝形腔的尖端包括有角侧壁。例如，有角侧壁由(111)晶面或约57.1度的角度来表征。该风筝形腔的底部也包括归因于湿法蚀刻工艺的有角壁。
图6A-D是图解根据本发明实施例的风筝形腔的简化示图。这些示图仅提供示例，不应不当地限制权利要求的范围。本领域技术人员将领会到有许多变体、替换方案、以及变型。如上所解释，本发明的实施例提供了一种风筝形腔，其特征是高深度和至栅极结构较近的尖端接近度。取决于实现，可使用浅沟槽高度与深沟槽高度之间的不同比率。图6A示出了浅沟槽与深沟槽(例如，浅沟槽112A和深沟槽117)之间1:1的比率。图6B示出了浅沟槽与深沟槽之间4:5的比率。图6C示出了浅沟槽与深沟槽之间2:3的比率。图6D示出了浅沟槽与深沟槽之间1:2的比率。随着比率从1:1到1:2的上升，风筝形腔的深度增加，但是尖端位置基本保持不变。
根据实施例，本发明提供了一种包括衬底的半导体器件，该衬底包括硅材料。该器件还包括覆盖该衬底的第一表面区域的栅极结构。该器件还包括定位在衬底的内部并且邻近衬底的第一表面区域的腔区域。该腔区域具有尖端区域和底部区域。该尖端区域包括在第一表面区域的一部分正下方延伸的第一有角侧壁。该第一有角侧壁由(111)的晶面表征。该底部区域具有直接邻接该腔区域的底表面的第二有角侧壁。
根据另一实施例，本发明提供了一种包括衬底的半导体器件，该衬底包括硅材料。该器件还包括覆盖该衬底的第一表面区域的栅极结构。该器件还包括定位在衬底的内部并且邻近衬底的第一表面区域的腔区域。该腔区域包括尖端区域和底部区域。该尖端区域包括在第一表面区域的一部分正下方延伸的第一有角侧壁。该第一有角侧壁由(111)的晶面表征。该底部区域具有直接邻接该腔区域的底表面的第二有角侧壁。
根据另一实施例，本发明提供了一种用于制造半导体器件的方法。该方法包括提供衬底，该衬底基本上包括硅材料。该方法还包括在衬底的表面上限定第一栅极区域和第二栅极区域。该方法还包括在第一栅极区域和第二栅极区域上执行离子注入以形成第一掺杂区域和第二掺杂区域。该方法还包括形成覆盖第一掺杂区域的第一栅极结构。该方法包括形成覆盖第二掺杂区域的第二栅极结构。该方法包括使用第一蚀刻剂执行第一定向蚀刻工艺以形成由第一高度表征的浅沟槽，所述浅沟槽为限定在第一栅极结构和第二栅极结构之间的腔区域的一部分。该方法包括在第一栅极侧壁上形成第一偏移侧墙。该第一偏移侧墙由第一预定义宽度表征。该第一偏移侧墙的一部分位于该浅沟槽内。该方法还包括在第二栅极侧壁上形成第二偏移侧墙。该第二偏移侧墙由第二预定义宽度表征。该第二偏移侧墙的一部分位于该浅沟槽内。该方法包括在第一偏移侧墙和第二偏移侧墙之间执行往腔区域的第二定向蚀刻工艺。该方法还包括移除该第一偏移侧墙和第二偏移侧墙。该方法还包括使用至少第二蚀刻剂执行湿法蚀刻工艺以获得成形腔。该成形腔包括与衬底交界的两个尖端区域和底部区域。该底部区域由第二高度表征。
尽管上文是对特定实施例的全面描述，但是也可使用各种变型、替换构造和等效方案。因此，上述描述和说明不应当被解释为限制由所附权利要求限定的本发明的范围。

Claims (20)

1.一种半导体器件，包括：
衬底，所述衬底包括硅材料；
栅极结构，所述栅极结构覆盖所述衬底的第一表面区域；
腔区域，所述腔区域定位于所述衬底内部并且邻近所述衬底的所述第一表面区域，所述腔区域包括尖端区域和底部区域，所述尖端区域包括在所述第一表面区域的一部分正下方延伸的第一有角侧壁，所述第一有角侧壁由(111)的晶面来表征，所述底部区域包括直接邻接所述腔区域的底表面的第二有角侧壁；以及
填充材料，至少部分地位于所述腔区域内，所述填充材料包括硅和锗材料。
2.如权利要求1所述的半导体器件，其特征在于，所述栅极结构包括硬掩模层。
3.如权利要求1所述的半导体器件，其特征在于，所述栅极结构包括LDD层。
4.如权利要求1所述的半导体器件，其特征在于，所述衬底包括定位于所述栅极结构下方的掺杂区域。
5.如权利要求1所述的半导体器件，其特征在于，所述衬底包括定位于所述栅极结构下方的n阱。
6.如权利要求1所述的半导体器件，其特征在于，所述衬底包括定位于所述栅极结构下方的p阱。
7.如权利要求1所述的半导体器件，其特征在于，所述尖端区域由第一高度表征，以及所述底部区域由第二高度表征，所述第一高度与所述第二高度之间的比率约为1:1至1:2。
8.一种半导体器件，包括：
衬底，所述衬底包括硅材料；
栅极结构，所述栅极结构覆盖所述衬底的第一表面区域；
腔区域，所述腔区域定位于所述衬底内部并且邻近所述衬底的所述第一表面区域，所述腔区域包括尖端区域和底部区域，所述尖端区域包括在所述第一表面区域的一部分正下方延伸的第一有角侧壁，所述第一有角侧壁由(111)的晶面来表征，所述底部区域包括直接邻接所述腔区域的底表面的第二有角侧壁；以及
填充材料，至少部分地位于所述腔区域内，所述填充材料包括碳化硅材料。
9.如权利要求8所述的半导体器件，其特征在于，所述第一尖端区域由第一高度表征，以及所述底部区域由第二高度表征，所述第一高度与所述第二高度之间的比率约为1:1至1:2。
10.如权利要求8所述的半导体器件，其特征在于，所述填充材料还包括硅锗材料。
11.如权利要求8所述的半导体器件，其特征在于，所述栅极结构包括多晶硅材料。
12.一种用于制造半导体器件的方法，所述方法包括：
提供衬底，所述衬底基本上包括硅材料；
在所述衬底的表面上限定第一栅极区域和第二栅极区域；
在所述第一栅极区域和所述第二栅极区域上执行离子注入以形成第一掺杂区域和第二掺杂区域；
形成覆盖所述第一掺杂区域的第一栅极结构；
形成覆盖所述第二掺杂区域的第二栅极结构；
使用第一蚀刻剂执行第一定向蚀刻工艺以形成由第一高度表征的浅沟槽，所述浅沟槽为限定在所述第一栅极结构和所述第二栅极结构之间的腔区域的一部分；
在第一栅极侧壁上形成第一偏移侧墙，所述第一偏移侧墙由第一预定义宽度表征，所述第一偏移侧墙的一部分位于所述浅沟槽内；
在第二栅极侧壁上形成第二偏移侧墙，所述第二偏移侧墙由第二预定义宽度表征，所述第二偏移侧墙的一部分位于所述浅沟槽内；
在所述第一偏移侧墙和所述第二偏移侧墙之间执行进入所述腔区域的第二定向蚀刻工艺；
移除所述第一偏移侧墙和所述第二偏移侧墙；以及
使用至少第二蚀刻剂执行湿法蚀刻工艺以获得成形腔，所述成形腔包括与所述衬底交界的两个尖端区域和底部区域，所述底部区域由第二高度表征。
13.如权利要求所述12的方法，其特征在于，还包括用硅锗材料填充所述成形腔。
14.如权利要求所述12的方法，其特征在于，还包括用碳化硅材料填充所述成形腔。
15.如权利要求所述12的方法，其特征在于，还包括在所述第一栅极区域之上沉积多晶硅材料以形成所述第一栅极结构的一部分。
16.如权利要求所述12的方法，其特征在于，还包括在所述第一栅极区域之上沉积GOX材料以形成所述第一栅极结构的一部分。
17.如权利要求所述12的方法，其特征在于，所述第一蚀刻剂包括等离子体形式的一个或更多个气态物质。
18.如权利要求所述12的方法，其特征在于，所述第二蚀刻剂包括四甲基氢氧化铵材料。
19.如权利要求所述12的方法，其特征在于，所述第一偏移侧墙包括氮化硅材料(SiN)。
20.如权利要求所述12的方法，其特征在于，所述第一高度和所述第二高度之间的比率是1:1至1:2。
CN201610192733.9A 2016-03-30 2016-03-30 用于SiGe填充材料的风筝形腔 Pending CN105633130A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610192733.9A CN105633130A (zh) 2016-03-30 2016-03-30 用于SiGe填充材料的风筝形腔
US15/131,021 US20170288057A1 (en) 2016-03-30 2016-04-17 Kite shaped cavity for embedding material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610192733.9A CN105633130A (zh) 2016-03-30 2016-03-30 用于SiGe填充材料的风筝形腔

Publications (1)

Publication Number Publication Date
CN105633130A true CN105633130A (zh) 2016-06-01

Family

ID=56047874

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610192733.9A Pending CN105633130A (zh) 2016-03-30 2016-03-30 用于SiGe填充材料的风筝形腔

Country Status (2)

Country Link
US (1) US20170288057A1 (zh)
CN (1) CN105633130A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9054130B2 (en) * 2009-08-27 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Bottle-neck recess in a semiconductor device
KR101668097B1 (ko) * 2010-03-12 2016-10-24 삼성전자주식회사 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 형성 방법
US8674447B2 (en) * 2012-04-27 2014-03-18 International Business Machines Corporation Transistor with improved sigma-shaped embedded stressor and method of formation
CN103545212B (zh) * 2012-07-16 2016-09-21 中国科学院微电子研究所 半导体器件制造方法
US9812577B2 (en) * 2014-09-05 2017-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and fabricating method thereof

Also Published As

Publication number Publication date
US20170288057A1 (en) 2017-10-05

Similar Documents

Publication Publication Date Title
US7691752B2 (en) Methods of forming improved EPI fill on narrow isolation bounded source/drain regions and structures formed thereby
KR101813820B1 (ko) 스플릿-게이트 비-휘발성 메모리 셀 용 자체-정렬 소스의 형성
US7531438B2 (en) Method of fabricating a recess channel transistor
US7632727B2 (en) Method of forming stepped recesses for embedded strain elements in a semiconductor device
TW200536122A (en) Finfet transistor device on soi and method of fabrication
CN102446972A (zh) 具有带凹口的鳍片结构的晶体管及其制造方法
US20150037953A1 (en) Method for fabricating trench type transistor
CN105097649A (zh) 半导体结构的形成方法
US20080237741A1 (en) Methods of forming improved epi fill on narrow isolation bounded source/drain regions and structures formed thereby
US20110057261A1 (en) Semiconductor device having recess channel structure and method for manufacturing the same
CN102956502B (zh) 制造一种凹入式沟道存取晶体管器件的方法
CN103000534B (zh) 沟槽式p型金属氧化物半导体功率晶体管制造方法
CN104752216B (zh) 晶体管的形成方法
KR20040079518A (ko) 리세스 채널 ｍｏｓｆｅｔ 및 그 제조방법
CN111354641A (zh) 半导体器件及其形成方法
CN107946354A (zh) 一种抗总剂量辐射的SOI FinFET器件及其制备方法
CN106960789B (zh) 半导体器件以及改善半导体器件性能的方法
US20080070356A1 (en) Trench replacement gate process for transistors having elevated source and drain regions
CN107658227B (zh) 源/漏的形成方法以及半导体器件的形成方法
CN103187269A (zh) 晶体管的形成方法
CN104851884A (zh) 用于锗硅填充材料的成形腔
CN105633130A (zh) 用于SiGe填充材料的风筝形腔
KR100942952B1 (ko) 반도체 소자의 제조방법
CN103022100A (zh) 鳍式场效应管的结构及其形成方法
US8143126B2 (en) Method for forming a vertical MOS transistor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160601

RJ01 Rejection of invention patent application after publication