CN105631082B - 芯片表面接触压力计算方法及变尺度可制造性设计方法 - Google Patents

Abstract

本发明公开了一种芯片表面接触压力计算方法及变尺度可制造性设计方法，包括：对芯片所在的晶圆表面进行网格划分，将晶圆表面划分成多个第一网格；利用接触力学方程组计算各第一网格的接触压力，获得晶圆表面的接触压力分布，记为第一接触压力分布；对各第一网格进行划分，将第一网格划分成多个第二网格；利用接触力学方程组计算各第二网格的接触压力，获得各第一网格内部的接触压力分布，记为第二接触压力分布；根据各第二网格内的线宽，计算各第二网格内的接触压力分布，记为第三接触压力分布，获得芯片表面的接触压力分布。本发明提供的芯片表面接触压力计算方法，能够同时兼顾计算效率和计算精度，为优化可制造性设计提供前提和保证。

Description

芯片表面接触压力计算方法及变尺度可制造性设计方法

技术领域

本发明涉及集成电路可制造性设计领域，更具体地说，涉及一种芯片表面接触压力计算方法以及一种变尺度可制造性设计方法。

背景技术

近年来，随着集成电路晶圆尺寸的不断扩大，芯片特征尺寸的不断减小，芯片的稳定性控制日益艰难，许多衍生效应在设计之前并未充分考虑，集成电路良率提升受到显著影响。因此，基于可制造性设计(Design for Manufacturability，DFM)的集成电路芯片设计流程解决方案，在近年来成为前沿研究热点。可制造性设计(DFM)作为一门新生的纳米设计方法学技术，提供了一个涵盖设计及制造信息的技术平台，以使设计者提前预知不同设计方案在工艺制造阶段的影响，对设计进行优化，进一步减少由于设计缺陷所导致的芯片良率的降低。

目前，基于化学机械研磨(CMP)的DFM技术发展迅速，DFM规则及设计参考流程逐渐成为设计版图常规DRC检查之外的又一重要判定原则，而DFM也逐渐被广大设计公司及芯片制造厂商引入日常设计及工艺制造作业流程，其发展显示了强劲的生命力。CMP作为支撑DFM参考优化流程的芯片表面全局平坦化技术，在整个DFM流程中具有核心和关键作用，通过CMP仿真模型做厚度预测、热点分析已经成为设计阶段必不可少的步骤之一。因此，建立一个科学合理、精准可靠、简洁高效的面向设计的CMP仿真模型是DFM参考流程不断走向工业化实际应用，优化设计实现的前提和保证。而在CMP仿真模型中，研磨垫和芯片表面间接触压力的计算又在整个CMP动态仿真过程中具有重要作用。

但是，现有技术中能同时兼顾研磨作用机理和研磨垫与芯片表面间接触压力计算效率的CMP模型和实现技术十分匮乏，导致能同时兼顾计算效率和精度的研磨垫和芯片表面间接触压力计算方法的研究，成为CMP动态仿真过程中的重要课题。

发明内容

为解决上述技术问题，本发明提供了一种芯片表面接触压力计算方法以及一种变尺度可制造性设计方法，能够同时兼顾计算效率和计算精度，优化可制造性设计。

为实现上述目的，本发明提供如下技术方案：

一种芯片表面接触压力计算方法，包括：

对芯片所在的晶圆表面进行网格划分，将所述晶圆表面划分成多个第一网格；

利用接触力学方程组计算各第一网格的接触压力，获得所述晶圆表面的接触压力分布，记为第一接触压力分布；

对各第一网格进行划分，将所述第一网格划分成多个第二网格；

利用接触力学方程组计算各第二网格的接触压力，获得各第一网格内部的接触压力分布，记为第二接触压力分布；

根据各第二网格内的线宽，计算各第二网格内的接触压力分布，记为第三接触压力分布，获得芯片表面的接触压力分布。

优选的，利用接触力学方程组计算各第二网格的接触压力，获得各第一网格内部的接触压力分布，记为第二接触压力分布包括：

根据所述第一网格在晶圆表面的位置，获得各第一网格的接触压力；

利用接触力学方程组计算各第二网格的接触压力，获得各第一网格内部的接触压力分布，记为第二接触压力分布。

优选的，根据各第二网格内的线宽，计算各第二网格内的接触压力分布，记为第三接触压力分布包括：

对于内部互连线线宽小于第一预设数值的第二网格，利用所述第二网格内部的互连线的几何图形特征，计算所述第二网格内的接触压力分布；

对于内部互连线线宽不小于第一预设数值的第二网格，利用接触力学方程，计算所述第二网格内的接触压力分布。

优选的，对于内部互连线线宽小于第一预设数值的第二网格，利用所述第二网格内部的互连线的几何图形特征，计算所述第二网格内的接触压力分布包括：

根据所述第二网格在所述第一网格中的位置，获得所述第二网格的接触压力；

提取所述第二网格内互连线的图形特征；

根据所述第二网格接触压力和所述第二网格内的互连线的几何图形特征，计算所述第二网格内的接触压力分布。

优选的，根据所述第二网格接触压力和所述第二网格内的互连线的几何图形特征，计算所述第二网格内的接触压力分布包括：

利用公式：

P_uAρ+P_dA(1-ρ)＝F₀ (1.3)

计算所述第二网格内的接触压力分布；其中，P_u，P_d，P_e分别表示第二网格中图形结构突出部分、凹陷部分及凸凹压力相等时的压力分布，A为研磨垫与第二网格的接触面积，ρ为第二网格内部互连线的密度，w为第二网格内部互连线的线宽，θ是比例参数，F₀为第二网格的接触压力，h和h_c分别为第二网格内凸凹表面的相对高度差异及临界相对高度差异。

优选的，对于内部互连线线宽不小于第一预设数值的第二网格，利用接触力学方程，计算所述第二网格内的接触压力分布包括：

根据所述第二网格在所述第一网格中的位置，获得所述第二网格的接触压力；

提取所述第二网格内互连线的图形特征；

根据所述第二网格的接触压力和所述第二网格内的互连线的图形特征，利用接触力学方程，计算所述第二网格内的接触压力分布。

优选的，利用接触力学方程，计算所述第二网格内的接触压力分布包括：

利用一维周期性接触压力分布方程：

F₀(t)＝∫_Lp(s,t)ds

计算所述第二网格内的接触压力分布；其中，w(x,t)表示所述第二网格内的弹性形变量；C(t)表示时间常数；υ表示泊松比，E表示弹性模量，L表示第二网格内互连线的周期长度；s表示积分变量；t表示研磨时间；p(s,t)表示第二网格内的接触压强，F₀(t)表示t时刻第二网格的接触压力。

优选的，所述第一预设数值为1μm。

一种变尺度可制造性设计方法，包括：

利用上述任一项所述芯片表面接触压力计算方法，计算获得芯片表面的接触压力分布；

利用所述芯片表面的接触压力分布，计算所述芯片表面各处的研磨去除率，获得各第二网格内的表面高度；

根据各第二网格内的表面高度，计算各第二网格内部的高度差异，将所述高度差异大于第二预设数值的位置标记为工艺热点；

根据所述芯片表面的形貌高度和工艺热点信息，对所述芯片的设计版图进行可制造性设计规则检查及热点分析，优化所述芯片的版图设计。

优选的，还包括：

将各第二网格内的表面高度应用于时序分析软件，进行电学参数的优化和校正。

与现有技术相比，上述技术方案具有以下优点：

本发明实施例所提供的芯片表面接触压力计算方法及变尺度可制造性设计方法，首先对芯片所在的晶圆表面进行网格划分，将所述晶圆表面划分成多个第一网格，并利用接触力学方程组计算各第一网格处的接触压力，获得所述晶圆表面的接触压力分布，记为第一接触压力分布，即进行晶圆级接触压力计算，从而将不同芯片版图间的相互影响以及芯片在晶圆表面的具体位置所导致的平坦化差异考虑进接触压力的计算过程中，避免了在单芯片DFM检查没有问题的前提下，由于芯片与芯片之间的邻近效应及长程影响和芯片在晶圆表面不同位置而导致的设计失败，提高了晶圆中芯片表面接触压力的计算精度，优化了可制造性设计方法。

其次，本发明实施例所提供的芯片表面接触压力计算方法及变尺度可制造性设计方法，对各第一网格进行划分，将所述第一网格划分成多个第二网格，并利用接触力学方程组计算各第二网格处的接触压力，获得各第一网格内部的接触压力分布，记为第二接触压力分布，即进行芯片级接触压力计算。在该步骤中，本发明所提供的方法利用接触力学方程进行计算，考虑了线宽、密度、线长及芯片表面与研磨垫接触间隔等多维变量对接触压力的影响，将芯片内部不同设计图形之间的相互影响融入其中，提高了晶圆中芯片表面接触压力的计算精度，可以更为精确的描述设计版图CMP后的真实表面形貌，仿真精度更高。

再次，本发明实施例所提供的芯片表面接触压力计算方法及变尺度可制造性设计方法，根据各第二网格内的线宽，计算各第二网格内的接触压力分布，记为第三接触压力分布，即进行特征级接触压力计算，从而在芯片表面接触压力计算过程中，考虑了精细微观结构的差异，进一步提高了所述晶圆中芯片表面接触压力的计算精度，为可制造性设计方法的优化提供了保证。

而且，本发明实施例所提供的芯片表面接触压力计算方法及变尺度可制造性设计方法，在计算芯片表面的接触压力时，采用先进行晶圆级接触压力计算，然后进行芯片级接触压力计算，最后再进行特征级接触压力计算这种逐步变尺度的接触压力计算方法，从而在保证计算精度的同时，避免了一次将晶圆表面划分网格过多而导致计算速度严重下降的问题，提高了计算效率。

综上所述，本发明实施例所提供的芯片表面接触压力计算方法以及变尺度可制造性设计方法，能够同时兼顾计算效率和计算精度，为优化可制造性设计提供前提和保证。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明一个较佳实施例中所提供的芯片表面接触压力计算方法流程示意图；

图2为本发明一个实施例中，将晶圆表面划分成多个第一网格的示意图；

图3为本发明一个实施例中，将第一网格划分成多个第二网格的示意图；

图4为本发明一个实施例中，第二网格内部互连线的示意图；

图5为本发明一个较佳实施例中所提供的变尺度可制造性设计方法流程示意图。

具体实施方式

正如背景技术部分所述，现有技术中能同时兼顾研磨作用机理和研磨垫与芯片表面间接触压力计算效率的CMP模型和实现技术十分匮乏，导致能同时兼顾计算效率和精度的研磨垫和芯片表面间接触压力计算方法的研究，成为CMP动态仿真过程中的重要课题。

发明人研究发现，近年来，CMP的理论和模拟研究促进了CMP模型在工艺仿真及设计优化方面的应用，但真正被设计公司采用并开发成产品的芯片级CMP模型并不多，主要以麻省理工学院和伯克利分校的几何图形半经验模型为主。这主要是因为现有技术中被设计公司采用并开发成产品的CMP模型主要有三种。

一种是基于几何图形结构的单芯片经验拟合模型，主要通过对芯片表面图形结构的几何特征进行求解，得到CMP模型中芯片表面的接触压力，然后再将求解得到的接触压力代入Preston(普雷斯顿)方程中，从而获得描述芯片表面瞬时高度变化的研磨去除率(MRR)，进而计算芯片表面高度的演进过程以及不同材质研磨造成的碟形变化等数值。

这种基于几何图形结构的单芯片经验拟合模型，计算简洁高效、容易实现，但是，由于基于几何图形结构的单芯片经验拟合模型中，研磨垫与芯片表面接触压力的计算过于简单，难以描述芯片表面图形结构间的长程相互作用，导致基于几何图形结构的经验拟合模型欠缺完整严密的理论基础，其精度的满足主要依靠数值拟合等手段来校正、弥补。一方面，该模型优化得到的参数物理意义不明确，甚至会出现不合理的拟合值，导致其精度难以保证；另一方面，这种单纯靠拟合来提升精度的办法在不同的技术节点仍然需要分别对实验数值进行大量拟合优化工作，模型精度和模型参数难以统一控制，导致难以直接向新的技术领域扩展；此外，由于经验模型实际预测的不确定性很难指导CMP的工艺研发，导致基于几何图形结构的单芯片经验拟合模型不具有通用性。

另一种是基于物理化学机理的理论模型，其研磨垫与芯片表面接触压力的计算方法是利用接触力学方程组：

F₀(t)＝∫_Ip(x,y,t)dxdy

对芯片表面的图形结构进行精确求解，得到CMP模型中芯片表面接触压力。其中，υ表示泊松比，E表示弹性模量，g(x,y,t)表示研磨垫形变后，芯片表面各图形结构与研磨垫之间的间隔，h(x,y,t)表示芯片表面各图形结构与研磨垫之间的初始间隔，c表示研磨垫的整体位移，I_C表示芯片表面与研磨垫的接触区域；F₀(t)表示t时刻的外加载荷，即芯片携载器对芯片表面的压力，I是整个接触表面区域。

如此获得的接触压力能够综合考虑研磨垫整体变形对芯片表面造成的应力变化，真实模拟芯片表面接触压力的分布状况。相较于基于几何图形结构的单芯片经验拟合模型中接触压力的计算方法，这种基于物理化学机理的理论模型计算得到的压力准确可靠，精度较高，意义明确，容易向新的技术领域扩展，具有一般性和通用性。但是，由于在利用接触力学方程组(2)具体求解接触压力过程中，芯片表面网格划分点数较多，运算量巨大，导致其计算效率极其低下，从而使得这种CMP模型难以直接应用于芯片级的CMP仿真。

第三种是麻省理工学院(MIT)提出的首先依据芯片表面的图形结构，对芯片表面的初始高度进行封装，再利用接触力学方程求解芯片初始表面压力，然后采用基于几何图形结构的单芯片经验拟合模型，对芯片表面图形结构的几何特征进行求解，得到CMP模型中芯片表面的接触压力，最后，将计算得到的接触压力代入基于几何图形结构的经验拟合模型中，获得芯片表面高度的模拟值。

这种方法相较于第一种方法，在一定程度上提高了计算精度，相较于第二种方法，在一定程度上提高了计算效率，应用较多。但是，这种方法仅是将基于几何图形结构的单芯片经验拟合模型中的芯片表面定值初始压力替换为对芯片表面进行封装后利用接触力学方程组计算得到的压力分布函数，然后将此压力分布函数代入基于几何图形结构的经验拟合模型中进行求解。因此，从根本上说，这种计算方法中决定其计算精度的仍然是基于几何图形结构的经验拟合模型，并没有改变其基于几何图形结构进行经验拟合的本质，从而导致其对于局部块状图形结构复杂的芯片表面区域的接触压力计算，精度仍然较低。

而且，现有技术中的DFM模拟工具只计算工艺窗口内的等效密度和等效线宽，以等效密度和线宽作为图形结构几何经验建模的起始变量，从而忽略和简化了工艺窗口内的精细微观结构，降低了模型精度，使得单芯片模拟器向低纳米节点延伸存在困难。

另外，上述三种方法均是基于单芯片的CMP仿真模拟，不能反映芯片与芯片之间的版图邻近效应及长程影响，而实际上，芯片在晶圆表面(晶圆表面可能包括多个芯片)不同位置，可导致相同芯片的CMP表面平整度不同。因此，对设计客户而言，除了需要考虑单芯片的DFM问题，还需要考察在单芯片DFM检查没有问题的前提下，由于芯片在晶圆表面不同位置而导致的设计失败。

基于上述研究成果，本发明实施例提供了一种芯片表面接触压力计算方法，包括：

对芯片所在的晶圆表面进行网格划分，将所述晶圆表面划分成多个第一网格；

利用接触力学方程组计算各第一网格的接触压力，获得所述晶圆表面的接触压力分布，记为第一接触压力分布；

对各第一网格进行划分，将所述第一网格划分成多个第二网格；

利用接触力学方程组计算各第二网格的接触压力，获得各第一网格内部的接触压力分布，记为第二接触压力分布；

根据各第二网格内的线宽，计算各第二网格内的接触压力分布，记为第三接触压力分布，获得芯片表面的接触压力分布。

相应的，本发明实施例还提供了一种变尺度可制造性设计方法，包括：

利用上述芯片表面接触压力计算方法，计算获得芯片表面的接触压力分布；

利用所述芯片表面的接触压力分布，计算所述芯片表面各处的研磨去除率，获得各第二网格内的表面高度；

根据各第二网格内的表面高度，计算各第二网格内部的高度差异，将所述高度差异大于第二预设数值的位置标记为工艺热点；

根据所述芯片表面的形貌高度和工艺热点信息，对所述芯片的设计版图进行可制造性设计规则检查及热点分析，优化所述芯片的版图设计。

本发明实施例所提供的种芯片表面接触压力计算方法以及变尺度可制造性设计方法，能够同时兼顾计算效率和计算精度，为优化可制造性设计提供前提和保证。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细地说明。

在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。

如图1所示，本发明实施例提供了一种芯片表面接触压力计算方法，包括：

步骤101：如图2所示，对芯片2所在的晶圆1表面进行网格划分，将所述晶圆1表面划分成多个第一网格3，进行晶圆级接触压力计算。

需要说明的是，在本发明实施例中，本发明对所述第一网格3的尺寸并不做限定，只要既能保证其计算精度又不会严重影响其计算效率即可。如在本发明的一个具体实施例中，当所述晶圆1的尺寸为12英寸时，所述第一网格3的尺寸可以为1㎜*1㎜，也可以为2㎜*2㎜，本发明对此并不做限定，视具体的晶圆1尺寸和工艺要求而定。

步骤102：利用接触力学方程组计算各第一网格3的接触压力，获得所述晶圆1表面的接触压力分布，记为第一接触压力分布；

在本发明的一个实施例中，将芯片2所在的晶圆1表面划分成多个第一网格3之后，利用接触力学方程组计算各第一网格3的接触压力，其计算公式为：

F₀(t)＝∫_Ip(x,y,t)dxdy

其中，υ表示泊松比，E表示弹性模量，g(x,y,t)表示晶圆1表面研磨垫形变后，各第一网格3与研磨垫之间的间隔，h(x,y,t)表示芯片2表面各第一网格3与研磨垫之间的初始间隔，c表示研磨垫的整体位移，I_C表示芯片2表面与研磨垫的接触区域；F₀(t)表示t时刻的外加载荷，即芯片携载器对芯片2表面的压力，I是整个接触表面区域。

计算获各第一网格3的接触压力后，对各第一网格3的接触压力进行汇总，即可获得所述晶圆1表面的接触压力分布，记为第一接触压力分布。

由此可见，本发明实施例在计算晶圆1表面各第一网格3的接触压力时，利用接触力学方程组进行计算，既考虑了晶圆1表面不同芯片版图间的邻近效应及长程影响，使得客户设计的版图在进行DFM规则检查时，考虑了晶圆级设计版图分布带来的长程影响，提高了模拟结果的准确性和可靠度，还考虑了由于芯片2在晶圆表面不同位置所引起的平坦化差异，避免了在单芯片DFM检查没有问题的前提下，由于芯片2在晶圆1表面不同位置而导致的设计失败，提高了晶圆中芯片表面接触压力的计算精度，优化了可制造性设计方法。

步骤103：如图3所示，对各第一网格3进行划分，将所述第一网格3划分成多个第二网格4。

计算获得晶圆1表面各第一网格3的接触压力后，将所述第一网格3划分成多个第二网格4，进行芯片级接触压力分布计算。需要说明的是，本发明实施例对所述第二网格4的尺寸也不做限定，具体视第一网格3的尺寸及其相应的工艺需求而定。

步骤104：利用接触力学方程组计算各第二网格4的接触压力，获得各第一网格3内部的接触压力分布，记为第二接触压力分布。

在本发明的一个实施例中，利用接触力学方程组计算各第二网格4的接触压力，获得各第一网格3内部的接触压力分布，记为第二接触压力分布包括：

根据所述第一网格3在晶圆1表面的位置，获得各第一网格3的接触压力；

利用接触力学方程组计算各第二网格4的接触压力，获得各第一网格3内部的接触压力分布，记为第二接触压力分布。

具体的，在本实施例中，将所述第一网格3划分成多个第二网格4后，利用接触力学方程组计算各第二网格4的接触压力，其计算公式为：

F₀(t)＝∫_Ip(x,y,t)dxdy

其中，υ表示泊松比，E表示弹性模量，g(x,y,t)表示晶圆表面研磨垫形变后，各第二网格4与研磨垫之间的间隔，h(x,y,t)表示芯片表面各第二网格4与研磨垫之间的初始间隔，c表示研磨垫的整体位移，I_C表示芯片表面与研磨垫的接触区域；I是整个接触表面区域；F₀(t)表示t时刻第一网格3的接触压力，也即由第一接触压力分布计算获得的压力值。

由此可见，本发明实施例所提供的计算方法，在计算各第二网格4处的接触压力时，仍采用接触力学方程组，从而考虑了各第一网格3内部线宽、密度、线长及第二网格4与研磨垫接触间隔等多维变量对接触压力的影响，将芯片内部不同设计图形之间的邻近效应及长程影响融入其中，提高了晶圆中芯片表面接触压力的计算精度，可以更为精确的描述设计版图CMP后的真是表面形貌，仿真精度更高。

而且，本发明在计算各第二网格4处的接触压力时，其初始压力为第一接触压力分布计算获得的压力值。即在计算各第二网格4处的接触压力时，考虑了晶圆表面不同芯片版图间的邻近效应及长程影响，以及由于芯片在晶圆表面不同位置所引起的平坦化差异的基础上，计算获得的压力值，从而进一步提高了晶圆中芯片表面接触压力的计算精度，优化了可制造性设计方法。

步骤105：根据各第二网格4内的线宽，计算各第二网格4内的接触压力分布，记为第三接触压力分布，获得芯片表面的接触压力分布。

如图4所示，获得各第二网格4的接触压力后，根据各第二网格4内互连线5的线宽，计算各第二网格4内的接触压力分布，进行特征级接触压力计算。

由于在特征级接触压力计算过程中，设计版图的图形特征对芯片表面形貌的影响较大，经过密度等效计算后，工艺窗口内的图形特征非常规整。在本发明的一个实施例中，根据各第二网格4内互连线5的线宽，计算各第二网格4内的接触压力分布，记为第三接触压力分布包括：

对于内部互连线5线宽小于第一预设数值的第二网格4，利用所述第二网格4内部的互连线5的几何图形特征，计算所述第二网格4内的接触压力分布；

对于内部互连线线宽5不小于第一预设数值的第二网格4，利用接触力学方程，计算所述第二网格4内的接触压力分布。

在上述实施例的基础上，在本发明的一个实施例中，对于内部互连线5线宽小于第一预设数值的第二网格4，利用所述第二网格4内部的互连线5的几何图形特征，计算所述第二网格4内的接触压力分布包括：

根据所述第二网格4在所述第一网格3中的位置，获得所述第二网格4的接触压力；

提取所述第二网格4内互连线5的图形特征；

根据所述第二网格4的接触压力和所述第二网格4内的互连线5的几何图形特征，计算所述第二网格4内的接触压力分布，该压力分布可以作为所述第二网格4内精确压力分布的合理近似，从而提高了本发明实施例所提供的计算方法的计算速度。

具体的，在本发明的一个实施例中，根据所述第二网格4的接触压力和所述第二网格4内的互连线5的几何图形特征，计算所述第二网格4内的接触压力分布包括：

利用公式：

P_uAρ+P_dA(1-ρ)＝F₀ (1.3)

计算所述第二网格4内的接触压力分布。其中，P_u，P_d，P_e分别表示第二网格4中图形结构突出部分、凹陷部分及凸凹压力相等时的压力分布，A为研磨垫与第二网格4的接触面积，ρ第二网格4内部互连线5的密度，w为第二网格4内部互连线5的线宽，θ是比例参数，F₀为第二网格4的接触压力，h和h_c分别为第二网格4内凸凹表面的相对高度差异及临界相对高度差异。

在本发明的另一个实施例中，对于内部互连线5线宽不小于第一预设数值的第二网格4，利用接触力学方程，计算所述第二网格4内的接触压力分布包括：

根据所述第二网格4在所述第一网格3中的位置，获得所述第二网格4的接触压力，作为所述第三接触压力分布计算的初始值；

提取所述第二网格4内互连线5的图形特征；

根据所述第二网格4的接触压力和所述第二网格4内的互连线5的图形特征，利用接触力学方程，计算所述第二网格4内的接触压力分布。

为了解决二维接触压力计算时间较长，导致计算效率较低的问题，在本发明的一个实施例中，利用接触力学方程，计算所述第二网格4内的接触压力分布包括：

利用一维周期性接触压力分布方程：

F₀(t)＝∫_Lp(s,t)ds

计算所述第二网格4内的接触压力分布，以提高本发明实施例所提供的计算方法的计算速度。其中，w(x,t)表示所述第二网格4内的弹性形变量；C(t)为时间常数；υ表示泊松比，E表示弹性模量，L表示第二网格4内互连线5的周期长度；s表示积分变量；t表示研磨时间；p(s,t)表示第二网格4内的接触压强；F₀(t)表示t时刻第二网格4的接触压力，也即由第二接触压力分布计算获得的压力值。

由此可见，本发明实施例在芯片表面接触压力计算过程中，利用第二接触分布中计算获得压力值作为初始压力，从而不仅考虑了不同芯片之间的邻近效应和长程影响，还考虑了芯片内不同图形结构之间的邻近效应和长程影响，而且，在本步计算中，考虑了各图形结构内精细微观结构的差异，进一步提高了所述晶圆中芯片表面接触压力的计算精度，为可制造性设计方法的优化提供了保证，还可以直接向低纳米节点延伸。

需要说明的是，在上述任一实施例的基础上，在本发明的一个具体实施例中，所述第一预设数值优选为1μm，但本发明对此并不做限定，具体视情况而定。

综上所述，本发明实施例所提供的芯片表面接触压力计算方法，不仅考虑了不同芯片之间的邻近效应和长程影响，还考虑了芯片内不同图形结构之间的邻近效应和长程影响，而且，还考虑了各图形结构内精细微观结构的差异，进一步提高了所述晶圆中芯片表面接触压力的计算精度，为可制造性设计方法的优化提供了保证。

相应的，本发明实施例还提供了一种变尺度可制造性设计方法，如图5所示，包括：

步骤201：利用本发明上述任一实施例所提供的芯片表面接触压力计算方法，计算获得芯片表面的接触压力分布。

步骤202：利用所述芯片表面的接触压力分布，计算所述芯片表面各处的研磨去除率，获得各第二网格内的表面高度。

具体的，在本发明的一个实施例中，可以采用Preston方程MRR＝kpv计算芯片表面各处的研磨率。获得所述芯片表面各处的去除率后，利用公式：

即可得到所述芯片表面各第二网格内的表面高度。其中，S表示芯片表面高度，k表示研磨常数，p为芯片表面各处的接触压强；v表示相对滑动速率。

步骤203：根据各第二网格内的表面高度，计算各第二网格内部的高度差异，将所述高度差异大于第二预设数值的位置标记为工艺热点。

获得所述芯片表面各第二网格内的表面高度后，计算各第二网格内部的高度差异，判断各第二网格内部的高度差异是否大于第二预设数值，并将所述高度差异大于第二预设处置的位置标记为工艺热点。

在本发明的一个具体实施例中，所述第二预设数值为20纳米，但本发明对此并不做限定，在本发明的其他实施例中，所述第二预设数值还可以为其他数值，具体视情况而定。

步骤204：根据所述芯片表面的形貌高度和工艺热点信息，对所述芯片的设计版图进行可制造性设计规则检查及热点分析，优化所述芯片的版图设计。由于其已为本领域人员所公知，本发明对此不再详细赘述。

在本发明的又一个实施例中，该方法还包括：将各第二网格内的表面高度应用于时序分析软件，对CMP仿真进行电学参数的优化和校正。由于其已为本领域人员所公知，本发明对此不再详细赘述。

由于本发明实施例所提供的变尺度可制造性设计方法中，所述芯片表面的接触压力分布为利用本发明实施例所提供的芯片表面接触压力计算方法计算获得的接触压力分布，故在本发明实施例中，所述芯片表面的接触压力分布精度较高，能够比较精确的模拟芯片表面设计版图的形貌高度，从而使得本发明实施例所提供的变尺度可制造性设计方法，不仅避免了单芯片DFM模拟不能反应芯片与芯片之间的版图邻近效应及长程影响的弊端，使得客户设计的版图在进行DFM规则检查时考虑了晶圆级设计版图分布带来的长程影响，使得模拟结果更加准确、可靠，还解决了单芯片DFM模拟不能考察芯片内不同设计图形之间的相互影响的问题，可以更为精确地刻画设计版图CMP后的真实表面形貌。另外，本发明实施例所提供的变尺度可制造性设计方法，还避免了单芯片DFM模拟忽略和简化了工艺窗口内的精细微观结构的问题，进一步提高了模型精度，使得DFM模拟器可以直接向低纳米节点延伸。

综上所述，本发明实施例所提供的芯片表面接触压力计算方法及变尺度可制造性设计方法，既考虑了不同芯片之间的邻近效应和长程影响，又考虑了芯片内不同图形结构之间的邻近效应和长程影响，而且，还考虑了各图形结构内精细微观结构的差异，进一步提高了所述晶圆中芯片表面接触压力的计算精度，为可制造性设计方法的优化提供了保证，还可以直接向低纳米节点延伸。

需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种芯片表面接触压力计算方法，其特征在于，包括：

对芯片所在的晶圆表面进行网格划分，将所述晶圆表面划分成多个第一网格；

利用接触力学方程组计算各第一网格的接触压力，获得所述晶圆表面的接触压力分布，记为第一接触压力分布；

对各第一网格进行划分，将所述第一网格划分成多个第二网格；

利用接触力学方程组计算各第二网格的接触压力，获得各第一网格内部的接触压力分布，记为第二接触压力分布；

根据各第二网格内的线宽，计算各第二网格内的接触压力分布，记为第三接触压力分布，获得芯片表面的接触压力分布。

2.根据权利要求1所述的计算方法，其特征在于，利用接触力学方程组计算各第二网格的接触压力，获得各第一网格内部的接触压力分布，记为第二接触压力分布包括：

根据所述第一网格在晶圆表面的位置，获得各第一网格的接触压力；

利用接触力学方程组计算各第二网格的接触压力，获得各第一网格内部的接触压力分布，记为第二接触压力分布。

3.根据权利要求1所述的计算方法，其特征在于，根据各第二网格内的线宽，计算各第二网格内的接触压力分布，记为第三接触压力分布包括：

对于内部互连线线宽小于第一预设数值的第二网格，利用所述第二网格内部的互连线的几何图形特征，计算所述第二网格内的接触压力分布；

对于内部互连线线宽不小于第一预设数值的第二网格，利用接触力学方程，计算所述第二网格内的接触压力分布。

4.根据权利要求3所述的计算方法，其特征在于，对于内部互连线线宽小于第一预设数值的第二网格，利用所述第二网格内部的互连线的几何图形特征，计算所述第二网格内的接触压力分布包括：

根据所述第二网格在所述第一网格中的位置，获得所述第二网格的接触压力；

提取所述第二网格内互连线的图形特征；

根据所述第二网格接触压力和所述第二网格内的互连线的几何图形特征，计算所述第二网格内的接触压力分布。

5.根据权利要求4所述的计算方法，其特征在于，根据所述第二网格接触压力和所述第二网格内的互连线的几何图形特征，计算所述第二网格内的接触压力分布包括：

利用公式：

P_uAρ+P_dA(1-ρ)＝F₀ (1.3)

计算所述第二网格内的接触压力分布；其中，P_u，P_d，P_e分别表示第二网格中图形结构突出部分、凹陷部分及凸凹压力相等时的压力分布，A为研磨垫与第二网格的接触面积，ρ为第二网格内部互连线的密度，w为第二网格内部互连线的线宽，θ是比例参数，F₀为第二网格的接触压力，h和h_c分别为第二网格内凸凹表面的相对高度差异及临界相对高度差异。

6.根据权利要求3所述的计算方法，其特征在于，对于内部互连线线宽不小于第一预设数值的第二网格，利用接触力学方程，计算所述第二网格内的接触压力分布包括：

根据所述第二网格在所述第一网格中的位置，获得所述第二网格的接触压力；

提取所述第二网格内互连线的图形特征；

根据所述第二网格的接触压力和所述第二网格内的互连线的图形特征，利用接触力学方程，计算所述第二网格内的接触压力分布。

7.根据权利要求6所述的计算方法，其特征在于，利用接触力学方程，计算所述第二网格内的接触压力分布包括：

利用一维周期性接触压力分布方程：

F₀(t)＝∫_Lp(s,t)ds

计算所述第二网格内的接触压力分布；其中，w(x,t)表示所述第二网格内的弹性形变量；C(t)表示时间常数；υ表示泊松比，E表示弹性模量，L表示第二网格内互连线的周期长度；s表示积分变量；t表示研磨时间；p(s,t)表示第二网格内的接触压强，F₀(t)表示t时刻第二网格的接触压力。

8.根据权利要求4-7任一项所述的计算方法，其特征在于，所述第一预设数值为1μm。

9.一种变尺度可制造性设计方法，其特征在于，包括：

利用权利要求1-8任一项所述芯片表面接触压力计算方法，计算获得芯片表面的接触压力分布；

利用所述芯片表面的接触压力分布，计算所述芯片表面各处的研磨去除率，获得各第二网格内的表面高度；

根据各第二网格内的表面高度，计算各第二网格内部的高度差异，将所述高度差异大于第二预设数值的位置标记为工艺热点；

根据所述芯片表面的形貌高度和工艺热点信息，对所述芯片的设计版图进行可制造性设计规则检查及热点分析，优化所述芯片的版图设计。

10.根据权利要求9所述的设计方法，其特征在于，还包括：

将各第二网格内的表面高度应用于时序分析软件，进行电学参数的优化和校正。