CN1055811C - 似串列式模/数转换器 - Google Patents

似串列式模/数转换器 Download PDF

Info

Publication number
CN1055811C
CN1055811C CN96104641A CN96104641A CN1055811C CN 1055811 C CN1055811 C CN 1055811C CN 96104641 A CN96104641 A CN 96104641A CN 96104641 A CN96104641 A CN 96104641A CN 1055811 C CN1055811 C CN 1055811C
Authority
CN
China
Prior art keywords
reference voltage
voltage
trickle
switch
metallic plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN96104641A
Other languages
English (en)
Other versions
CN1164146A (zh
Inventor
许博钦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Priority to CN96104641A priority Critical patent/CN1055811C/zh
Publication of CN1164146A publication Critical patent/CN1164146A/zh
Application granted granted Critical
Publication of CN1055811C publication Critical patent/CN1055811C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种将一个连续的模拟输入讯号转换成为连续的数字输出码的似串列式模/数转换器。一个似串列式模/数转换器有一个粗略解析度模/数转换器,用来转换模拟输入讯号成粗略数字码,及一个细微解析度模/数转换器,用来转换模拟输入讯号成细微数字码。经由输出编码器将粗略及细微数字码编成似串列式模/数转换器的数字输出码。

Description

似串列式模/数转换器
本发明涉及一种模/数转换器及其转换方法,更明确地说,是指多级的平行式转换器,它使用第一个转换级来决定输入电压的粗略范围,而后续的转换级再解出模拟输入信号至更精确的增量。本发明可适用于视频及数字信号处理的领域。
模拟数据的数字处理和传输的应用需要将模拟形式转换成数字的表示方式。一般已知的模/数转换器的种类为一平行比较器式或快闪式转换器。它以比较多个参考电压与输入电压的关系,将结果由编码逻辑输出,在每次转换中,数字码代表最接近输入电压的参考电压,而逐渐逼近式比较器的转换器则利用一个数/模转换器以尝试错误逼近输入方法来产生数字输出码。图1A为快闪式转换器,其输出码通常是二进制码,由编码逻辑30所建立,提供n比特分辨率来表示输入信号。这种架构通常需要2n个参考电压10以及2n个比较器20。当这种形式的比较器分辨率越高时(输出的比特数目增加),设计就会变得极为复杂。
图1B为逐渐逼近式模/数转换器,模拟输入信号Vin输入至取样与保持线路50,而取样的输入信号55为比较器60的输入。数据编码器70设定输出字组90a…90d的最大有效比特90d为逻辑1,而其他的比特90a,90b,90c为逻辑0。数/模转换器80的输出信号85,代表数/模转换器80的电压范围中间点电压。如果数/模转换器80的输出电压85大于取样的模拟信号55,则比较器60的输出变成逻辑0,而时钟信号不会被与门65所阻隔。数据编码器70则设定最大有效比特90d为逻辑0,下一个最大有效比特90c为逻辑1。数/模转换器80的输出85的输出电压为数/模转换器80电压范围的1/4。比较器60再比较数/模转换器的输出85与取样的模拟输入信号55。如果数/模转换器80的输出电压85小于取样的模拟输入信号,比较器60将产生输出逻辑1。与门65将使时钟信号无法通过,而下一个最大有效比特90c将维持为逻辑1,而下一个最小有效比特则设为逻辑1。
这种尝试并设定输出比特90a,...,90d的过程将进行直到所有的比特都已经决定,能代表取样的输入信号大小。只有当过程完成时,输出比特90a,...,90d才需要被输出线路检查。逐渐逼近式模/数转换器需要不同的取样与保持线路,而一个复杂的数/模转换器,产生错误的可能性提高。
为了要简化快闪式模/数转换器的设计,已知有两种技术可以运用。这两种多级转换的技术都可以用来完成模/数的转换。在第一种技术里,如美国专利No.5302869(Hosotani等人),美国专利NO.5389929(Nayebi等人),美国专利NO.5353027(Vorenkamp等人),美国专利NO.5369309(Bacrania等人),美国专利No.5387914(Mangelsdof)所示,第一级为快闪式模/数转换器的粗略分辨率;而具有数/模转换器的第二级则调整电压比较器的参考电压来完成分辨率更佳的转换。这两种转换的结果再被编码成数字输出字节,来代表模拟输入电压的大小。在第二种技术里,如美国专利NO.5291198(Dingwall等人),美国专利NO.5223836(Komatsu),美国专利NO.5400029(Kobayashi),美国专利NO.4733217(Dingwall),美国专利No.5349354(Ho等人)所示,这种使用多个转换级的技术,是利用决定逻辑根据前一次比较级的结果,将参考电压适当的切换到每一级。
以第二种多级转换的技术为例。请参考图2,它是美国专利No.4903028(FuKashima)的电路图,它先产生一组电压源,由V RB(最低值)逐渐增加至V RET(最高值),以建立电压输入(Vin)的转换范围。一组粗略范围比较器2连接至输入电压以及一组参考电压在分开的区间所建立的Vin的1a,1b粗略范围。粗略分域比较器5的输出为控制逻辑与开关单元3的输入,它可以将一组细微分域比较器4连接至适当的参考电压的分域范围1。这组参考电压1a被分成更细微的增量,以建立转换Vin成为数字输出D0,D1,D2...,Dn的最大分辨率。当Vin变化时,输出码的值或粗略分域比较器5的输出码也跟着改变,而且控制逻辑与开关单元3也移动细微分域比较器4至下一个分域范围(从1a至1b)。
由于元件选择及过程漂移的容限不同,粗略分域比较器2的输出码5可能是错误的。为了检查这个错误,就需要额外的细微分域比较器4a及4b,它们将视Vin的大小分别摆在分域1a或1b的旁边。额外的细微分域比较器4a及4b的输出码为错误校正码7,而这组粗略分域码则由输出编码逻辑8来决定输入电压Vin的数字输出代表码D0,D1,D2,...Dn。
模/数转换器有一个很重要的元件为电压比较器,它是该领域中的已知技术,它包含一个运算放大器(operational amplifier),有一输入端接到参考电压源,而另一输入端接到模拟电压源,如果模拟电压信号大于参考电压源,则输出可以假定为第一逻辑状态。然而如果模拟电压信号小于参考电压源,则输出将假定为第二逻辑状态。
另外一种形式的比较器可参考与本申请案相同为申请人的另一中国台湾专利申请案,其申请案号为八四一0六一七二,使用多个比较器来形成一个双分式比较器来比较模拟电压信号及参考电压。
本发明的一项目的为减少实际实施平行式模/数转换器的大小及复杂度;本发明的另一目的是省去逐渐逼近式模/数转换器中的数/模转换器及取样与保持线路;此外本发明的又一目的为增进平行式模/数转换器的参考电压产生器所需要的稳定时间(settling time)。
为了达成这些目的,似串列式模/数转换器有一个粗略模/数转换器来转换模拟电压信号成粗略分辨率数字码,以及第一个、第二个细微模/数转换器将模拟/电压信号分析出更细微分辨率的数字码;一个粗略参考电压产生器建立第一组参考电压连接至粗略模/数转换器;一个细微参考电压产生器建立第二组参考电压,连接至第一个和第二个模/数转换器。
与粗略参考电压产生器连接的为粗略参考电压开关装置,它可以选择这组粗略参考电压的其中一个电压连接至第一及第二个细微模/数转换器。粗略参考电压所连接的位置视粗略数字码的值来决定。
一个输出编码装置,转换粗略数字码及第一个和第二个细微数字码成为输出数字码,来代表模拟输入电压的大小。
细微数字码在第一个转换时间产生于第一个细微模/数转换器,而在第二个转换时间产生于第二个细微模/数转换器。第一个转换时间及第二个转换时间是交互进行的,以将连续的模拟电压信号转换成为连续的数字输出码。
下面结合附图与实施例对本发明进行详细说明,其中:
图1a为已知技术中的平行式或快闪式模/数转换器的电路图。
图1b为已知技术中的逐渐逼近式模/数转换器的电路图。
图2为已知技术中的两阶式模/数转换器的功能方块图。
图3为本发明的似串列式模/数转换器的功能方块图。
图4a或4b为本发明的电压比较器的功能方块图。
图5a-5b为本发明的电压比较器的电路图,显示模/数转换过程的操作条件。
图6为本发明的时序图,显示模/数转换方法的时间步骤。
图7为本发明细微数字码的分辨率图。
图3示出,模拟输入电压(Vin)150加至粗略模/数转换器400及细微模/数转换器401和402。Vin 150在第一次时间增量被取样并保持在粗略模/数转换器400及细微模/数转换器401和402中。取样的Vin 150在第二次时间增量时,在粗略模/数转换器中,与电阻分压网路产生的电压比较。这个分压网路为粗略参考电压产生器100。电阻分压网路连接于两个参考电压源Vrb 120及Vrt 130之间。Vin150与粗略参考电压产生器100的比较结果,形成一个温度尺码(温度尺码是一种二进制码,码的形成是由连续的数字组成,当码增加时,连续1的数目也增加,例如:
0  0  0  0  值为最低的码
0  0  0  1
0  0  1  1
0  1  1  1
1  1  1  1  值为最高的码。
这就是粗略数字码475。
粗略数字码475传入开关选择逻辑300,以选择粗略参考电压产生器100的参考电压接到细微模/数转换器401及402。开关301,302,303及304将启动以连接适当的粗略参考电压产生器100的参考电压到细微模/数转换器401及402。
细微参考电压产生器200为另一个电阻分压网路。它可以和粗略参考电压产生器100中的电阻101并联。每一个细微参考电压产生器200的参考电压皆连接到细微模/数转换器401及402。
在第三及第四个时间增量时,模拟输入信号150与所选择的粗略参考电压350及细微参考电压产生器200的电压差来比较。而比较的结果形成一个温度尺码,就是细微数字码425和450。
粗略数字码475和细微数字码425及450在输出编码器500中转换成输出数字码510。输出数字码510为二进位数字,有一由粗略数字码475决定的最大有效比特,及一由细微数字码425或450决定的最小有效比特。输出数字码510在第五和第六个时间增量产生并保持住。
一个转换周期包含第一个到第六个时间增量,并且反复执行以形成连续的数字输出码,来代表Vin 150的取样的大小。在一个转换周期中,细微模/数转换器401产生细微数字码425。在另一个转换周期,细微模/数转换器402产生细微数字码450。这种交互使用细微模/数转换器401及402的方式,允许在下一次转换周期开始取样时,前一个转换周期仍在进行处理。这种作法可以让取样的进行以两倍于只有一个细微模/数转换器时的速度进行。
每一个细微模/数转换器401及402是由一组比较器单元410所组成。图4a及4b各显示这种比较器单元的电路图。模拟输入信号Vin连接至一个金属氧化物半导体场效应晶体管(MOSFET)开关600的第一个端点。电压(Vr1)645,为所选择的粗略参考电压(图3的350)连接至MOSFET开关640的第一个端点。电压(Vr2)655为细微参考电压产生器(图3的200)中的一点,连接至MOSFET开关650的第一个端点。临界参考电压635连接至MOSFET开关630的第一个端点。电容620连接于MOSFET开关600、640的第二个端点及MOSFET开关630的第二个端点之间。MOSFET开关670连接于MOSFET开关630的第二个端点及MOSFET开关650的第二个端点之间。电容660的第一个端点连接至MOSFET开关650及670的第二个端点。电容660的第二个端点连接至放大器730的输入端。放大器730的输出端为比较器电路输出Vo4 715,为单一个比特,将可以形成细微数字码(图3的425及450)。
放大器730可以视应用上的需要来实施。在图4a中,放大器730的输入端连接至MOSFET开关685的第一个端点,及放大器680的输入端点。MOSFET开关685的第二个端点及放大器680的输出端点连接至电容690的第一个端点。电容690的第二个端点连接至MOSFET开关695的第一个端点以及放大器700的输入端点。MOSFET开关695的第二个端点及放大器700的输出端点连接至闩取放大器(latching amplifier)710的输入端。闩取放大器710的输出端为放大器730的输出。
图4a显示三个反相器680,700及710。每一级反相器都当成放大器用,而级数可以依据应用的需要改变。
图4b放大器730的另一种设计方式。其中放大器730的输入端为MOSFET开关750的第一个端点及运算放大器740的负输入端点。运算放大器740的正输入端点连接至参考电压Vreference,如此可以将运算放大器设定成电压比较器。MOSFET开关750的第二个端点及运算放大器740的输出连接在一起,形成放大器730的输出。
MOSFET开关600、630、640、650、670、685、695及750皆由时序控制信号720控制。
图4中比较器的操作模式显示于图5a-5d。图5a为第一个时间增量时,比较器开始对Vin 605取样。MOSFET开关600、630、650、685和695导通,MOSFET开关640及670不导通。跨在电容620的电压为Vin-Vthref。跨在电容660上的电压为Vr2-Vth2(其中Vth2为放大器680的自偏压self-biasing)。放大器700也偏压在自偏压上。
图5b为第二个时间增量时比较器的操作。MOSFET开关600不导通,使跨在电容620上的电压保持常数,也就是维持住Vin 605的电压。在进行这项操作动作时,开关630可以在导通或不导通状态,因为它不会影响保存在电容620的有效电压。
图5c为第三个时间增量时,比较器的操作。MOSFET开关640导通以连接Vr1 645至电容620的第一个端点A点。出现在B点(电容620的第二个端点)现在变成Vthref+(Vr1-Vin)。Vr1 645的电压值为所选择的粗略参考电压(图3的350)。
第四个时间增量时,比较器的操作则显示于图5d。MOSFET开关640维持导通,而MOSFET开关600、630、650、685及695则不导通。导通的MOSFET开关670连接电容620的第二个端点至电容660的第一个端点。这个连接会在D点,也就是放大器680的输入端产生电压
     Vth2+(Vthref+(Vr1-Vin))-Vr2
Vr2设定为等于Vthref+k*LSB(其中*LSB为所要比较的细微电压),使得上面的方程式变成
     Vth2+(Vr1-Vin-k*LSB)
因为放大器680及700的输入端设定于各自的偏压位准,只有电压差值Vr1-Vin-k*LSB会被放大。如果Vin<Vr1-k*LSB,闩取放大器710将在Vo4 715输出逻辑为1;如果Vin>Vr1-k*LSB,输出逻辑为0。
图6为时序图以说明似串列式模/数转换的方式。在时钟信号(2000)的第一个时间增量,粗略模/数转换器(2100)对模拟输入信号取样(2110);细微模/数转换器(2200)对模拟输入信号取样(2210)。在时钟信号2000的第二个时间增量,粗略模/数转换器2100对取样的模拟输入信号与粗略参考电压比较(2120)。当适当的粗略参考电压将选择来连接第一个细微模/数转换器时,取样的模拟输入电压则保持在相同的时间(2200)。在时钟信号(2000)的第三个时间增量,适当的粗略参考电压连接至第一个细微模/数转换器(2200),如图5c所示,将电压偏置。取样且经过偏置的模拟输入信号在时钟信号(2000)的第四个时间增量进行比较。在时钟信号(2000)的第五个时间增量时,粗略及细微比较的结果(2405)传送至输出编码逻辑,转换成输出数位码1(2410)送至数据输出(2400)。输出数位码1(2410)在时钟信号(2000)的第六个时间增量仍旧维持有效。第二个比较周期在时钟信号(2000)的第三个时间增量开始,由粗略模/数转换器(2100)对模拟输入信号取样(2130),而第二个细微模/数转换器(2300)对模拟输入信号取样(2310)。第二个细微模/数转换器的第二次粗略比较(2140)及第二次数据保持(2320)发生于时钟信号(2000)的第四个时间增量。第二次的取样与偏置发生于时钟信号(2000)至第五个时间增量。第二次转换的粗略数字码及细微数字码将转换成输出数字码2(2420),在第七个时间增量输出,并保持到时钟信号(2000)的第八个时间增量。
图7说明获得最小有效字节编码的方式。粗略参考电压产生器(图3的100)看做是Vrt(3000)到Vrb(3100)以增量Vr1(n)(3010)及Vr1(n-1)(3030)各为一个参考电压的扩展。细微模/数转换器(图3的401及402)切割粗略增量为细微的增量(3040)。
如果模拟输入信号(Vin)(3020)落在Vr1(n)(3010)及其(3010)及Vr1(n-1)(3030)之间,粗略模/数转换器(图3的400)将在以Vr1(n)为参考电位的比较器产生状态“0”;而在以Vr1(n-1)为参考电位的比较器产生状态“1”。开关选择逻辑(图3的300)将连接Vr1(n)至细微模/数转换器(图3的401及402)。细微模/数转换器(图3的401及402)将获得电压差Vr1(n)-Vin(3050),并且偏置这个电压至细微比较器的比较范围(3150)。电压的大小3170由Vthref(3160)开始算起。参考电压Vr2(k)(3190)由细微参考电压产生器(图3的200)获得。输出编码器(图3的500)将得到输出码(3180)。

Claims (35)

1.一种用以将连续的模拟输入信号转换成为连续的数字输出信号的似串列式模拟/数字转换器,其特征在于,它包含:
a)一个粗略模/数转换器,用来转换模拟输入信号为粗略数字码;
b)一个粗略参考电压产生器,用来产生第一组参考电压;
c)一个细微参考电压产生器,用来产生第二组参考电压;
d)第一个细微模/数转换器,接受细微参考电压产生器的参考电压,在第一个转换时间,将模拟输入信号转换成第一个细微数字码;
e)第二个细微模/数转换器,接受细微参考电压产生器的参考电压,在第二个转换时间,将模拟输入信号转换成第二个细微数字码;
f)一个开关选择逻辑装置,用来选择第一组参考电压中的一个电压,连接至上述的第一及第二个细微模数转换器;
g)一种输出编码装置,用来将粗略数字码及第一个细微数字码在第一转换时间编成第一个数字输出码;将粗略数字码及第二个细微数字码在第二转换时间编成第二个数字输出码,
上述的第一转换时间及第二转换时间将不断地交替进行。
2.按照权利要求1所述的转换器,其特征在于,所述串列输出码的每一个输出码是二进位码,包含一最大有效字节和一最小有效字节。
3.按照权利要求1所述的转换器,其特征在于,所述粗略数字码决定最大有效字节。
4.按照权利要求1所述的转换器,其特征在于,所述第一及第二个细微数字码决定最小有效字节。
5.按照权利要求1所述的转换器,其特征在于,所述粗略参考电压产生器包含:
a)第一个参考电压源;
b)第一个电阻连接至第一个参考电压源;
c)第二个参考电压源;
d)最后一个电阻连接至第二个参考电压源;以及
e)第一串联电阻,连接于上述和第一个及最后一个电阻之间。
6.按照权利要求5所述的转换器,其特征在于,所述第一个电阻,第一串联电阻及最后一个电阻皆有一个电压在所述第一组串联电阻的每一个连接点上。
7.按照权利要求6所述的转换器,其特征在于,所述第一串联电阻的每一个连接点上的电压皆为所述第一参考电压的其中之一。
8.按照权利要求5所述的转换器,其特征在于,所述细微参考电压产生器可以选择连接在所述第一个电阻,最后一个电阻,第一组串联电阻及第二个参考电压源之间,与所述第一组串联电阻的其中一个电阻并联。
9.按照权利要求1所述的转换器,其特征在于所述细微参考电压产生器包含第二组串联电阻。
10.按照权利要求9所述的转换器,其特征在于在所述的第二组串联电阻的每一个连接点上的电压皆为所述第二组参考电压的其中之
11.按照权利要求1所述的转换器,其特征在于所述第一个及第二个细微模/数转换器包含:
a)一组电压比较器,其中每个比较器包含一个比较输入端连接模拟输入信号,第一个参考电压端连接至所述第一组参考电压的其中一点,第二个参考电压端连接至所述第二组参考电压的其中一点,一个比较输出端送出比较结果,以及一个电压比较装置,可产生比较输出信号;及
b)一种编码装置,将一组电压比较器获得的比较输出信号转换成细微数字码。
12.按照权利要求11所述的转换器,其特征在于:如果所述比较输入端电压大于所述第一端及第二端点参考电压差,则所述比较输出信号为第一种状态;而如果所述比较输入端电压小于所述的第一端及第二端点参考电压差,则所述比较输出信号为第二种状态。
13.按照权利要求11所述转换器,其特征在于,所述第一转换时间及第二换时间是反复交替进行,以完成连续模拟输入信号转换成串列数字输出信号。
14.按照权利要求11所述的转换器,其特征在于:所述用以比较模拟输入信号与第一个参考电压及第二个参考电压并提供一个输出比较信号的电压比较器,包含
a)一个输入端,连接至模拟输入信号;
b)第一个参考端点,连接至所述第一个参考电压;
c)第二个参考端点,连接至所述第二个参考电压;
d)一个临界电压源;
e)第一个电容,包含第一个金属板及第二个金属板;
f)第一个开关,用来选择连接输入端至第一个电容的第一个金属板;
g)第二个开关,用来选择连接第一个参考端至第一个电容的第一个金属板;
h)第三个开关,用来选择连接临界电压源至第一个电容的第二个金属板;
i)第二个电容,包含第一个金属板及第二个金属板;
j)第四个开关,用来选择连接第二个参考端至第二个电容的第一个金属板;
k)第五个开关,用来选择连接第一个电容的第二个金属板至第二个电容的第一个金属板;
l)一个放大器装置,包含一个放大器输入端,一个放大器输出端,一个放大装置,用来放大出现在放大器输入端的信号,并将放大的信号送至放大器的输出端;及
m)一个比较输出端,连接至放大器的输出端以提供上述的输出比较信号。
15.按照权利要求14所述的转换器,其特征在于所述电压比较器在取样时间启动所述第一个开关连接模拟输入信号至所述第一个电容的第一个金属板,及启动所述第三个开关,连接所述临界电压源至所述第一个电容的第二个金属板。
16.按照权利要求15所述的转换器,其特征在于所述电压比较器中所述第一个电容的第一个金属板及第二个金属板之间的电压为模拟输入信号及所述临界电压源的电压差。
17.按照权利要求14所述的转换器,其特征在于所述电压比较器在取样时间启动所述第四个开关,连接所述第二个参考电压至所述第二个电容的第一个金属板。
18.按照权利要求17所述的转换器,其特征在于所述电压比较器在取样时间建立在所述第二个电容的第一个金属板及第二个金属板之间的电压为所述第二参考电压及所述第一个放大器的自偏压之间的差。
19.按照权利要求14所述的转换器,其特征在于所述电压比较器在取样时间所述第二个开关及所述第四个开关为关闭。
20.按照权利要求14所述的转换器,其特征在于所述电压比较器在取样时间之后为保持时间,所述第一个开关为关闭,模拟输入信号与所述第一个电容的第一个金属板间的连接为关闭。
21.按照权利要求14所述的转换器,其特征在于:所述电压比较器在保持时间,所述第三个开关为关闭,所述临界电压源与所述第一个电容的第二个金属板间的连接为关闭。
22.按照权利要求14所述的转换器,其特征在于所述电压比较器在保持时间,所述第二个开关及所述第四个开关为关闭。
23.按照权利要求14所述的转换器,其特征在于所述电压比较器在保持时间,所述第五个开关、第六个开关及第七个开关维持导通连接。
24.按照权利要求14所述的转换器,其特征在于在保持时间之后为保持一偏置时间,所述第二个开关启动连接所述第一个参考电压至所述第一个电容的第一个金属板。
25.按照权利要求24所述的转换器,其特征在于:所述电压比较器在保持一偏置时间,建立在所述第一个电容的第二个金属板的电压为所述临界电压源的大小加上所述第一个参考电压源及模拟输入信号大小的电压差。
26.按照权利要求14所述的转换器,其特征在于所述电压比较器在保持一偏置时间,所述第一个、第三个及第四个开关维持关闭。
27.按照权利要求14所述的转换器,其特征在于所述电压比较器在保持一偏置时间之后为比较时间,所述第五个开关变成不启动连接信号。
28.按照权利要求14所述的转换器,其特征在于所述电压比较器在比较时间启动所述第四个开关,以连接所述第一个电容的第二个金属板至所述第二个电容的第一个金属板。
29.按照权利要求14所述的转换器,其特征在于:所述电压比较器建立在所述放大器输入端的电压为所述放大器的自偏压加上所述临界电压源原来与所述第一参考电压及模拟输入信号大小电压差的和,再减去所述第二参考电压的大小。
30.按照权利要求29所述的转换器,其特征在于所述电压比较器中第二参考电压的大小等于临界电压源的大小加上一个比较电压,此一电压为第一电压源的最小增量电压。
31.按照权利要求30所述的转换器,其特征在于:所述电压比较器中当输入信号的大小大于第一个参考电压及比较电压的差,则闩取放大器装置为第一种状态;当模拟输入信号的大小小于第一个参考电压及比较电压的差,则闩取放大器装置为第二种状态。
32.一种将连续模拟输入信号转换成为所代表的数字输出码的似串列式模/数转换方法,其特征在于:它包含以下的步骤:
a)在第一个时间对连续的模拟输入信号取样,成为第一个取样及第二个取样;
b)将第一个取样与一组粗略参考电压比较,在第二个时间产生一个粗略温度尺码;
c)同时保持住第二个取样;
d)在第三个时间,选择并偏置这组粗略参考电压;
e)在第四个时间,将第二个取样与一组粗略参考电压与细微参考电压的差比较,产生一个细微温度尺码。
f)将组略及细微温度尺码编码,产生一个数字输出码;
g)连续反复执行上述步骤,以产生连续的数字输出码。
33.按照权利要求32所述的方法,其特征在于所述的连续的数字输出码的每一个数字输出码为二进位数字,包含一组最大有效比特,及一组最小有效比特。
34.按照权利要求32所述的方法,其特征在于所述粗略温度尺码决定最大有效字节。
35.按照权利要求32所述的方法,其特征在于所述细微温度尺码决定最小有效字节。
CN96104641A 1996-04-26 1996-04-26 似串列式模/数转换器 Expired - Fee Related CN1055811C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN96104641A CN1055811C (zh) 1996-04-26 1996-04-26 似串列式模/数转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN96104641A CN1055811C (zh) 1996-04-26 1996-04-26 似串列式模/数转换器

Publications (2)

Publication Number Publication Date
CN1164146A CN1164146A (zh) 1997-11-05
CN1055811C true CN1055811C (zh) 2000-08-23

Family

ID=5118410

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96104641A Expired - Fee Related CN1055811C (zh) 1996-04-26 1996-04-26 似串列式模/数转换器

Country Status (1)

Country Link
CN (1) CN1055811C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1570577B1 (en) * 2002-12-04 2008-05-21 Nxp B.V. Non-linear distribution of voltage steps in flash-type a/d converters
CN110299919B (zh) * 2019-08-26 2019-12-13 成都铭科思微电子技术有限责任公司 一种低功耗超高速高精度模数转换器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5302869A (en) * 1991-10-03 1994-04-12 Mitsubishi Denki Kabushiki Kaisha Voltage comparator and subranging A/D converter including such voltage comparator
US5369309A (en) * 1991-10-30 1994-11-29 Harris Corporation Analog-to-digital converter and method of fabrication

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5302869A (en) * 1991-10-03 1994-04-12 Mitsubishi Denki Kabushiki Kaisha Voltage comparator and subranging A/D converter including such voltage comparator
US5369309A (en) * 1991-10-30 1994-11-29 Harris Corporation Analog-to-digital converter and method of fabrication

Also Published As

Publication number Publication date
CN1164146A (zh) 1997-11-05

Similar Documents

Publication Publication Date Title
US7746262B2 (en) Coding method for digital to analog converter of a SAR analog to digital converter
JPH01191520A (ja) Ad変換回路
US5694128A (en) Tree structured binary arithmetic coder
KR0139508B1 (ko) 세미플래쉬형 아날로그/디지탈 변환기 및 변환 방법
WO1993015556A1 (en) An analog-to-digital converting arrangement
US4994806A (en) Flash-successive approximation analog-to-digital converter
US5581255A (en) Embedded subranging analog to digital converter
JP2002026731A (ja) 逐次比較型a/dコンバータ
US8466823B2 (en) Cascade analog-to-digital converting system
US5682163A (en) Semi-pipelined analog-to-digital converter
US6239734B1 (en) Apparatus and a method for analog to digital conversion using plural reference signals and comparators
US5049882A (en) High speed analog-to-digital converter
US5726653A (en) Tri-step analog-to-digital converter
CN1885723A (zh) 信号幅度区间划分的电荷重分配逐次逼近a/d转换器
CN1055811C (zh) 似串列式模/数转换器
CN110995268A (zh) 多阶逐次逼近型n bit模数转换器
CN113114257B (zh) 次高位超前逐次逼近模数转换器及控制方法
CN1062404C (zh) 采用单一转换器模块的双输入模数转换器
CN1104777C (zh) 三阶式模/数转换器
WO2007058809A2 (en) Vector quantizer based on n-dimensional spatial dichotomy
US6700523B2 (en) Analog to digital converter selecting reference voltages in accordance with feedback from prior stages
CN1111958C (zh) 数字-模拟转换电路及使用这种电路的模拟-数字转换电路
CN110880937B (zh) 基于渐进逼近架构的n bit模数转换器
CN1533034A (zh) A/d转换器
JPH04235418A (ja) Ad変換器

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20000823

Termination date: 20100426