CN105575431B - 三维存储器件的擦除方法 - Google Patents

三维存储器件的擦除方法 Download PDF

Info

Publication number
CN105575431B
CN105575431B CN201610084134.5A CN201610084134A CN105575431B CN 105575431 B CN105575431 B CN 105575431B CN 201610084134 A CN201610084134 A CN 201610084134A CN 105575431 B CN105575431 B CN 105575431B
Authority
CN
China
Prior art keywords
deleting
storage part
wordline
transistor
positions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610084134.5A
Other languages
English (en)
Other versions
CN105575431A (zh
Inventor
叶甜春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201610084134.5A priority Critical patent/CN105575431B/zh
Publication of CN105575431A publication Critical patent/CN105575431A/zh
Application granted granted Critical
Publication of CN105575431B publication Critical patent/CN105575431B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups

Abstract

一种三维存储器件擦除方法，包括：步骤1、接收擦除命令；步骤2、判定存储块是否被选中，是则执行步骤3，否则执行步骤4；步骤3、执行奇偶字线交替擦除，随后执行步骤5；步骤4、浮置未选中存储块的所有字线，随后结束；步骤5、验证存储块是否擦除成功，是则结束，否则执行步骤3。依照本发明的三维半导体存储器件擦除方法，使得奇数字线和偶数字线交替选通/浮置，横向电场抑制擦除空穴的移动，使得存储层中电子能够被完全擦除而没有空穴残留，避免了器件失效。

Description

三维存储器件的擦除方法
技术领域
本发明涉及一种半导体器件操作方法，特别是涉及一种三维半导体存储器件的擦除方法。
背景技术
为了改善存储器件的密度，业界已经广泛致力于研发减小二维布置的存储器单元的尺寸的方法。随着二维(2D)存储器件的存储器单元尺寸持续缩减，信号冲突和干扰会显著增大，以至于难以执行多电平单元(MLC)操作。为了克服2D存储器件的限制，业界已经研发了具有三维(3D)结构的存储器件，通过将存储器单元三维地布置在衬底之上来提高集成密度。
如图1所示，具体的，可以首先在衬底111上沉积多层叠层结构(例如氧化物和氮化物交替的多个ONO结构)；通过各向异性的刻蚀工艺对衬底上多层叠层结构刻蚀而形成沿着存储器单元字线(WL)延伸方向分布、垂直于衬底表面的多个沟道通孔(可直达衬底表面或者具有一定过刻蚀)；选择性刻蚀沟道通孔侧壁的叠层结构以形成多个凹陷，例如部分地刻蚀去除ONO结构中的氮化物的一部分而在上下两层氧化物中形成凹陷，随后在凹陷中依次形成阻挡层、存储层、隧穿层构成的绝缘层堆叠；在沟道通孔中沉积多晶硅等材料沟道层114并填充绝缘隔离层115形成柱状沟道113；沿着字线(WL)方向刻蚀多层叠层结构形成直达衬底的沟槽，露出包围在柱状沟道周围的多层叠层；湿法去除叠层中的某一类型材料(例如完全去除ONO结构中的氧化物，仅保留氮化物)，在柱状沟道周围留下横向分布的突起结构；在沟槽中突起结构的侧壁沉积栅极介质层(例如高k介质材料)以及栅极导电层(例如Ti、W、Cu、Mo等)形成栅极堆叠211/221/231/……291，例如包括底部选择栅极线211、虚设栅极线221、字线231～281、顶部选择栅极线291；垂直各向异性刻蚀去除突起侧平面之外的栅极堆叠，直至露出突起侧面的栅极介质层；刻蚀叠层结构形成源漏接触并完成后端制造工艺。此时，叠层结构在柱状沟道侧壁留下的一部分突起形成了栅电极之间的隔离层，而留下的栅极堆叠夹设在多个隔离层之间作为控制电极。当向栅极施加电压时，栅极的边缘电场会使得例如多晶硅材料的柱状沟道侧壁上感应形成源漏区，由此构成多个串并联的MOSFET构成的门阵列而记录所存储的逻辑状态。通过控制栅极的电压，使得存储层中电荷分布发生变化，从而对应于逻辑状态的改变。
工作期间，图1中的多个字线(块，block)划分为包含至少两个子块(sub--block)，每个子块(sub--block)包含至少3个字线(wl)，其中，第一子块(sub--block，包括MC1、MC2、MC3)为未选中，第二子块(sub--block，包括MC4、MC5、MC6)为选中状态。具体的操作步骤方法如图2的流程图以及图3的时序所示：首先接收擦除指令；判断块是否被选中；如果否则将未选中的子块(sub--block)栅极为浮空(float)状态并结束，如果是则对选中的子块(sub--block)栅极施加电压Vss，如此使得选中的子块(sub--block)存储层中存储的电荷被擦去；接着进行验证，如果判断已经擦除成功则结束，否则返回重新向选中的子块(sub--block)栅极施加电压Vss直至擦除成功。此后，可以接着判断在下一轮操作期间本轮未被选中的块是否被选中，如果是则继续进行相同的施加VSS并验证的步骤，否则继续浮置等待。
图4示出了图2的擦除方法和图3的时序图所对应的实际器件剖视图，其中下部施加Vers的为衬底层，而上部施加0V的为各个栅极字线。其中，对于选中的子块，假设第N--1、第N、第N+1、第N+2根字线为选中块中相邻的字线，当向该子块的栅极施加VSS(0V)而衬底施加擦除高压Vers以进行擦除操作时，在SiNx存储层中存储的已编程电子由浅色稍高的半圆所示，而擦除过程中的空穴由深色稍扁的半椭圆所示。在衬底高压Vers与栅极0V之间电势差所产生的强电场E作用下，空穴沿电场方向E向栅极移动，与存储层中的电子结合，如此使得编程过程中存储层所存储的电荷被擦除。
然而，由于所选中子块中各个字线的栅极之间存在横向电场E’(|E’|<|E|)，使得部分空穴向相邻两个栅极字线之间的区域移动，使得空穴分布比较广泛，与电子之间存在失配(mismatch)，擦除后边缘部分有空穴残留，这些残留会造成后续的数据保持特性退化，最终造成器件失效。
发明内容
由上所述，本发明的目的在于克服上述技术困难，提出一种创新性三维半导体存储器件擦除方法。
为此，本发明一方面提供了一种三维存储器件擦除方法，包括：
步骤1、接收擦除命令；
步骤2、判定存储块是否被选中，是则执行步骤3，否则执行步骤4；
步骤3、执行奇偶字线交替擦除，随后执行步骤5；
步骤4、浮置未选中存储块的所有字线，随后结束；
步骤5、验证存储块是否擦除成功，是则结束，否则执行步骤3。
其中，步骤3进一步包括步骤：
步骤3a，将存储块拆分为奇数字线组和偶数字线组；
步骤3b，擦除奇数字线组的晶体管储电层中的编程电子，浮置偶数字线组的晶体管；
步骤3c，擦除偶数字线组的晶体管储电层中的编程电子，浮置奇数字线组的晶体管。
其中，步骤3b和步骤3c顺序相反。
其中，擦除奇数字线时，衬底施加高电压并且奇数字线对应的栅极施加低电压。
其中，衬底施加的高电压耦合至偶数字线对应的晶体管栅极，产生自衬底向奇数字线对应晶体管栅极的第一电场E，以及与E垂直、自偶数字线栅极指向奇数字线栅极方向的第二电场E’，该第二电场可以抑制擦除空穴的横向移动。
其中，存储块包括存储单元串中的N个晶体管，N大于等于2。
其中，存储块包括多个子块，或者是数目更多晶体管构成的存储块中的子块之一。
其中，三维存储器件包括沿垂直于衬底表面的方向分布的沟道层，沿着沟道层的侧壁交替层叠的多个绝缘层，夹设在相邻的绝缘层之间与器件字线相连的控制栅极，分布在沟道层与控制栅极之间的栅极绝缘层，位于沟道层顶部的漏极，以及位于多个存储单元的相邻两个存储单元之间的衬底中的源极。
其中，步骤3a由控制器以编程代码的方式软件地执行，或者在控制器的控制下编写FPGA等方式而固件地执行，或者在存储串周围设置额外的MOS晶体管构成多路选择器而硬件地实现。
其中，步骤5包括，控制器在器件单元外读取存储串中该块所有器件的存储状态并进行类似逻辑与的运算，如果所有晶体管存储状态均一致则表示擦除成功，否则验证失败；或者验证通过在存储单元串周围设置晶体管构成的多输入与门而硬件地判定。
依照本发明的三维半导体存储器件擦除方法，使得奇数字线和偶数字线交替选通/浮置，横向电场抑制擦除空穴的移动，使得存储层中电子能够被完全擦除而没有空穴残留，避免了器件失效。
附图说明
以下参照附图来详细说明本发明的技术方案，其中：
图1为现有技术3D存储器件的剖视图；
图2为图1所示器件的擦除操作的示意流程图；
图3为图2所示擦除操作的时序图；
图4为图1所示器件在图2所示擦除操作期间的电荷分布示意图；
图5为根据本发明实施例的3D存储器件的擦除操作的时序图；
图6为根据本发明实施例的3D存储器件的擦除操作的示意流程图；以及
图7为根据本发明实施例的擦除操作期间的电荷分布示意图。
具体实施方式
以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果，公开了使得存储层中电子能够被完全擦除而没有空穴残留的半导体存储器件擦除方法。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构或制造工序。这些修饰除非特别说明并非暗示所修饰器件结构或制造工序的空间、次序或层级关系。
如图5和图6所示，根据本发明实施例的3D存储器件的擦除方法包括以下步骤：
1、接收擦除指令。例如外置的控制器(未示出)接收用户输入或者其他处理器(CPU、GPU等)的反馈指令，准备开始向衬底(图1中标号111)施加擦除电压Vers(例如+12V)。
2、根据逻辑信号判定一个块是否被选中，如果块未被选中，则浮置该未被选中的块中所有字线，也即将图1中的栅极231、241、251(或者261、271、281)浮置，例如底部(或顶部)选择晶体管关断而不向未被选中的块传送任何信号。
3、根据逻辑信号判定一个块是否被选中，如果该块被选中，执行擦除操作。具体的包括步骤：
步骤3a，拆分块中的奇数字线和偶数字线。例如在图1中，奇数字线为控制栅极231、251、271所对应，偶数字线为控制栅极241、261、281所对应。块不限于图1中所示的六个字线(两组子块，每个子块3个字线)，而是可以包括多个子块，或者是另外更多字线构成的大块中的某一个子块。换言之，本申请所述的擦除操作适用于任意N≥2层(如N＝8,16,32,48···)字线(wl)的存储器结构。拆分步骤可以由控制器以编程代码的方式软件地执行，也可以在控制器的控制下编写FPGA等方式而固件地执行，或者还可以在图1所示结构的基础上在存储串周围设置额外的MOS晶体管构成多路选择器而硬件地实现。
步骤3b，擦除奇数字线，浮置偶数字线。进行擦除操作时，对于选中的块(block)，在控制器的控制下，向其衬底施加Vers高压，向奇数字线对应的栅极施加VSS(例如0V)。当奇数字线进行擦除操作，偶数字线浮空时，衬底的高压Vers会耦合到偶数字线的栅极。反之，偶数字线进行擦除时亦然。当奇数字线进行擦除操作，偶数字线浮空时，会产生自衬底向奇数字线字线(wl)栅极的强电场E，以及与E垂直，自偶数字线栅极指向奇数字线栅极方向的电场E’，该电场可以抑制擦除空穴的横向移动。反之，偶数字线擦除，奇数字线浮空时亦然。
步骤3c，擦除偶数字线，浮置奇数字线。该步骤与步骤3b状态相反。值得注意的是，虽然本申请一个实施例示出先执行步骤3b后执行步骤3c，也即先擦除奇数后擦除偶数，但是实际上在本发明其他实施例中步骤顺序可以倒转，也即先擦除偶数字线后擦除奇数字线。
4、判定是否通过验证，也即判定是否擦除成功。验证可以是控制器(例如经过位线也即器件的顶部漏极)在器件单元外读取存储串中该块所有器件的存储状态并进行类似逻辑与的运算，如果所有MOS管存储状态均一致为0则表示擦除成功，否则验证失败。此外，验证也可以通过在存储单元串周围设置MOS管构成的多输入与门而硬件地判定。
5、如果验证通过，也即擦除块成功，则流程结束。否则，返回至奇/偶擦除操作3b或3c，继续进行奇偶擦除直至通过验证、块擦除成功。
如图7所示，为根据本发明实施例的擦除操作期间的电荷分布示意图：通过将一个块(block)中的字线(wl)奇偶分开，分别施加电压Vss和float，以抑制擦除空穴在相邻字线储电层之间的移动，使得存储层中的电荷能够被完全擦除。
具体的，对同一个子块(sub--block)，假设第N--1，N，N+1，N+2根字线(wl)为其中相邻字线。
对该子块(sub--block)中第N，N+2根字线(wl)栅极施加Vss(0V)，进行擦除操作，使第N--1，N+1根字线的栅极浮空，不予操作。
如图7所示，第N，N+2根字线，其栅极施加Vss(0V)，存在自衬底向栅极的强电场E，空穴沿电场E方向移动，电子空穴结合，存储层中的电荷被擦除。
对未选中的N--1，N+1根字线，其栅极浮空，与衬底电压等势，因而电子未被擦除。第N--1(N+1)根字线与第N根字线栅极之间也存在电势差，这样，选中的奇数字线两侧分别是未被选中的偶数字线，偶数字线的栅压为高，临近的奇偶字线之间也存在电势差，因此形成横向电场E’能有效地抑制空穴由第N根字线(wl)储电层向临近字线储电层的横向移动，使得第N根字线储电层中的电子被有效的擦除，并有效避免空穴残留。此外，较原有整个块(block)一起擦除的方法，擦除负载减小1/2。
依照本发明的三维半导体存储器件擦除方法，使得奇数字线和偶数字线交替选通/浮置，横向电场抑制擦除空穴的移动，使得存储层中电子能够被完全擦除而没有空穴残留，避免了器件失效。
尽管已参照一个或多个示例性实施例说明本发明，本领域技术人员可以知晓无需脱离本发明范围而对器件结构或方法流程做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。

Claims (10)

1.一种三维存储器件擦除方法，包括：
步骤1、接收擦除命令；
步骤2、判定存储块是否被选中，是则执行步骤3，否则执行步骤4；
步骤3、执行奇偶字线交替擦除，其中临近的奇偶字线之间存在电势差而形成横向电场以抑制空穴的横向移动，随后执行步骤5；
步骤4、浮置未选中存储块的所有字线，随后结束；
步骤5、验证存储块是否擦除成功，是则结束，否则执行步骤3。
2.如权利要求1的三维存储器件擦除方法，其中，步骤3进一步包括步骤：
步骤3a，将存储块拆分为奇数字线组和偶数字线组；
步骤3b，擦除奇数字线组的晶体管储电层中的编程电子，浮置偶数字线组的晶体管；
步骤3c，擦除偶数字线组的晶体管储电层中的编程电子，浮置奇数字线组的晶体管。
3.如权利要求2的三维存储器件擦除方法，其中，步骤3b和步骤3c顺序相反。
4.如权利要求2的三维存储器件擦除方法，其中，擦除奇数字线时，衬底施加高电压并且奇数字线对应的栅极施加低电压。
5.如权利要求4的三维存储器件擦除方法，其中，衬底施加的逻辑高电压耦合至偶数字线对应的晶体管栅极，产生自衬底向奇数字线对应晶体管栅极的第一电场E，以及与E垂直、自偶数字线栅极指向奇数字线栅极方向的第二电场E’，该第二电场可以抑制擦除空穴的横向移动。
6.如权利要求1的三维存储器件擦除方法，其中，存储块包括存储单元串中的N个晶体管，N大于等于2。
7.如权利要求1的三维存储器件擦除方法，其中，存储块包括多个子块，或者是数目更多晶体管构成的存储块中的子块之一。
8.如权利要求1的三维存储器件擦除方法，其中，三维存储器件包括沿垂直于衬底表面的方向分布的沟道层，沿着沟道层的侧壁交替层叠的多个绝缘层，夹设在相邻的绝缘层之间与器件字线相连的控制栅极，分布在沟道层与控制栅极之间的栅极绝缘层，位于沟道层顶部的漏极，以及位于多个存储单元的相邻两个存储单元之间的衬底中的源极。
9.如权利要求2的三维存储器件擦除方法，其中，步骤3a由控制器以编程代码的方式软件地执行，或者在控制器的控制下通过编写FPGA等方式而固件地执行，或者在存储串周围设置额外的MOS晶体管构成多路选择器而硬件地实现。
10.如权利要求1的三维存储器件擦除方法，其中，步骤5包括，控制器在器件单元外读取存储串中该块所有器件的存储状态并进行类似逻辑与的运算，如果所有晶体管存储状态均一致则表示擦除成功，否则验证失败；或者验证通过在存储单元串周围设置晶体管构成的多输入与门而硬件地判定。
CN201610084134.5A 2016-02-07 2016-02-07 三维存储器件的擦除方法 Active CN105575431B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610084134.5A CN105575431B (zh) 2016-02-07 2016-02-07 三维存储器件的擦除方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610084134.5A CN105575431B (zh) 2016-02-07 2016-02-07 三维存储器件的擦除方法

Publications (2)

Publication Number Publication Date
CN105575431A CN105575431A (zh) 2016-05-11
CN105575431B true CN105575431B (zh) 2019-10-29

Family

ID=55885475

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610084134.5A Active CN105575431B (zh) 2016-02-07 2016-02-07 三维存储器件的擦除方法

Country Status (1)

Country Link
CN (1) CN105575431B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106205710B (zh) * 2016-07-19 2019-11-15 中国科学院微电子研究所 一种闪存存储器的擦除方法
CN106601293A (zh) * 2016-12-20 2017-04-26 合肥恒烁半导体有限公司 一种处理flash存储器中数据的方法及系统
WO2020034091A1 (en) * 2018-08-14 2020-02-20 Yangtze Memory Technologies Co., Ltd. Methods of operating 3d memory device
WO2022198476A1 (en) * 2021-03-24 2022-09-29 Yangtze Memory Technologies Co., Ltd. Memory device and erase operation thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194523A (zh) * 2010-03-04 2011-09-21 三星电子株式会社 非易失性存储器件、其擦除方法以及包括其的存储系统
CN102763166A (zh) * 2009-08-19 2012-10-31 桑迪士克技术有限公司 选择性的存储器单元编程和擦除
CN102855937A (zh) * 2011-06-27 2013-01-02 爱思开海力士有限公司 半导体存储器件及其操作方法
CN103177760A (zh) * 2011-12-22 2013-06-26 爱思开海力士有限公司 半导体存储器件及其操作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100010355A (ko) * 2008-07-22 2010-02-01 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 및 소거 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102763166A (zh) * 2009-08-19 2012-10-31 桑迪士克技术有限公司 选择性的存储器单元编程和擦除
CN102194523A (zh) * 2010-03-04 2011-09-21 三星电子株式会社 非易失性存储器件、其擦除方法以及包括其的存储系统
CN102855937A (zh) * 2011-06-27 2013-01-02 爱思开海力士有限公司 半导体存储器件及其操作方法
CN103177760A (zh) * 2011-12-22 2013-06-26 爱思开海力士有限公司 半导体存储器件及其操作方法

Also Published As

Publication number Publication date
CN105575431A (zh) 2016-05-11

Similar Documents

Publication Publication Date Title
US11817156B2 (en) Multi-gate nor flash thin-film transistor strings arranged in stacked horizontal active strips with vertical control gates
US9721668B2 (en) 3D non-volatile memory array with sub-block erase architecture
US9595566B2 (en) Floating staircase word lines and process in a 3D non-volatile memory having vertical bit lines
US8867280B2 (en) 3D stacked NAND flash memory array enabling to operate by LSM and operation method thereof
JP5977003B2 (ja) メモリストリングにダイオードを有する３次元アレイのメモリアーキテクチャ
US9251860B2 (en) Memory devices with local and global devices at substantially the same level above stacked tiers of memory cells and methods
JP5759285B2 (ja) ストリング選択線及びビット線の改善されたコンタクトレイアウトを有する３次元メモリアレイ
US8426272B2 (en) Non-volatile memory devices including shared bit lines and methods of fabricating the same
TWI462116B (zh) 具有改良串列選擇線和位元線接觸佈局的三維記憶陣列
CN105575431B (zh) 三维存储器件的擦除方法
US8705274B2 (en) Three-dimensional multi-bit non-volatile memory and method for manufacturing the same
US20130272066A1 (en) Strings of memory cells having string select gates, memory devices incorporating such strings, and methods of accessing and forming the same
KR20120085591A (ko) 3차원 비휘발성 메모리 소자, 그 동작 방법 및 그 제조 방법
KR20050094763A (ko) 불휘발성 반도체 기억장치 및 그 제조방법
KR20060042729A (ko) 멀티비트 플래시 메모리 소자, 그 동작 방법, 및 그 제조방법
US9524974B1 (en) Alternating sidewall assisted patterning
CN101124672B (zh) 非易失性半导体存储装置
JP2011035169A (ja) 不揮発性半導体記憶装置及びその製造方法
CN105870121A (zh) 三维非易失性nor型闪存
JP2001110918A (ja) 不揮発性半導体記憶装置
JP2017153057A (ja) 再構成可能半導体論理回路
US20240013836A1 (en) Prevention of floating gate 3d-nand cell residual by using hybrid plug process in super-deck structure
TWI508081B (zh) 用於降低在堆疊式記憶體結構中程式化干擾的程式化技術
Kim Vertical Multiple-Stack Transistors for Ultra-HIgh-Density Nonvolatile Memory Device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant