CN105573558B - 阵列基板、显示面板和显示装置 - Google Patents

Abstract

本发明公开了阵列基板、显示面板和显示装置。阵列基板包括扫描线，以及沿扫描线方向排列的多个像素组，每个像素组包括相邻的两列像素，在相邻的两列像素之间设有第一数据线和第二数据线，第一数据线与像素组中的一列像素连接，第二数据线与像素组中的另一列像素连接；全部第一数据线构成至少一个第一数据线组，全部第二数据线构成至少一个第二数据线组；至少一个第一选通单元和至少一个第二选通单元，至少一个第一数据线组和至少一个第一选通单元一一对应电连接，至少一个第二数据线组和至少一个第二选通单元一一对应电连接；位于像素组中的第一数据线和第二数据线同时接收第一选通单元和第二选通单元传输的信号。该实施方式可以改善显示效果。

Description

阵列基板、显示面板和显示装置

技术领域

本发明涉及显示技术领域，具体涉及触控显示技术领域，尤其涉及阵列基板、显示面板和显示装置。

背景技术

电容式触摸显示屏根据其触摸原理可分为表面电容式触摸屏和投射式触摸屏。而投射式触摸屏又可以进一步划分为自电容式触摸屏和互电容式触摸屏。

现有技术提供的一种自电容式触摸屏中，公共电极在触摸检测时被复用为触控电极。用于向自电容式触摸屏的像素单元传递数据信号的数据线和用于向触控电极传递信号的触控信号线通常设置于相邻的像素单元之间。但是由于数据线与触控电极线之间会产生寄生电容，可能影响显示效果和触摸检测的精度。

为了解决上述数据线与触控电极线之间会产生寄生电容造成显示效果和触摸检测精度受到影响的问题，现有的方案中设计了如图1所示的阵列基板。如图1所示，阵列基板可以包括扫描线19、呈阵列排布的像素单元101。相邻两列像素单元之间为第一非显示区11或第二非显示区12，第一非显示区11和第二非显示区12沿扫描线19延伸方向交替排布。第一非显示区11内设有两条数据线，分别与其两侧的像素单元相连接。第二非显示区12内设有触控电极线，用于与触控电极连接，传输触控信号。在图1中，数据线S_a1和S_a2位于同一个第一非显示区内，数据线S_a3和S_a4位于同一个第一非显示区内，数据线S_an-1和S_an位于同一个第一非显示区内，数据线S_b1和S_b2位于同一个第一非显示区内，触控信号线M3位于第二非显示区12内。驱动电路10与各数据线连接，用于向各数据线施加数据信号。

图2示出了现有技术中图1所示阵列基板的工作时序图。在驱动图1所示的阵列基板时，在扫描一条扫描线的时间内，采用一条信号线111分时依次驱动S_a1至S_an。其中，相邻的两条数据线先后接收数据信号，数据线S_a1接收数据信号后成为悬空状态，之后信号线111向数据线S_a2施加数据信号。由于信号线111在向数据线S_a2施加数据信号时数据线S_a1处于悬空状态，数据线S_a1容易受到数据线S_a2上的数据信号的干扰，使得数据线S_a1的电位不稳定，从而对显示效果造成影响。

发明内容

有鉴于此，期望能够提供一种避免数据线受到相邻数据线上电位影响的阵列基板。为了解决上述技术问题，本发明提供了阵列基板、显示面板和显示装置。

第一方面，本发明提供了一种阵列基板，包括扫描线，以及沿扫描线方向排列的多个像素组，每个所述像素组包括相邻的两列像素，在所述相邻的两列像素之间设有第一数据线和第二数据线，所述第一数据线与所述像素组中的一列像素连接，所述第二数据线与所述像素组中的另一列像素连接；全部所述第一数据线构成至少一个第一数据线组，全部所述第二数据线构成至少一个第二数据线组；至少一个第一选通单元和至少一个第二选通单元，所述至少一个第一数据线组和所述至少一个第一选通单元一一对应电连接，所述至少一个第二数据线组和所述至少一个第二选通单元一一对应电连接；位于所述像素组中的所述第一数据线和所述第二数据线同时接收所述第一选通单元和所述第二选通单元传输的信号。

第二方面，本发明提供了一种显示面板，包括本发明第一方面所提供的阵列基板。

第三方面，本发明提供了一种显示装置，包括本发明第一方面所提供的显示面板。

本发明提供的阵列基板、显示面板和显示装置，采用不同的选通单元与相邻的数据线连接，可以同时驱动相邻的两条数据线，从而避免了悬空的数据线上的电位受到相邻数据线上的信号的影响，改善了显示效果。

附图说明

通过阅读参照以下附图所作的对非限制性实施例详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1是现有的阵列基板的结构示意图；

图2是图1所示阵列基板的工作时序示意图；

图3是本发明提供的阵列基板的一个实施例的结构示意图；

图4是本发明提供的阵列基板的另一个实施例的结构示意图；

图5是本发明提供的阵列基板的又一个实施例的结构示意图；

图6是本发明提供的阵列基板的再一个实施例的结构示意图；

图7是图3至图6所示阵列基板的一个工作时序图；

图8是本发明提供包含公共电极块的阵列基板的一个实施例的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关发明相关的部分。

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。

请参考图3，其示出了本发明提供的阵列基板的一个实施例的结构示意图。如图3所示，阵列基板300包括多条扫描线301以及沿扫描线301方向排列的多个像素组31。每个像素组31包括相邻的两列像素311和312。在第一列像素311和第二列像素312之间设有第一数据线S_a1和第二数据线S_A1。第一数据线S_a1与像素组31中的一列子像素311连接，第二数据线S_A1与像素组31中的另一列子像素312连接。

阵列基板上的全部第一数据线S_a1、S_a2、…、S_an、S_b1、…、S_bn、…构成至少一个第一数据线组。例如，第一数据线S_a1、S_a2、…、S_an构成一个第一数据线组，第一数据线S_b1、…、S_bn构成另一个第一数据线组。阵列基板上的全部第二数据线S_A1、S_A2、…、S_An、S_B1、…、S_Bn、…构成至少一个第二数据线组。例如，第二数据线S_A1、S_A2、…、S_An构成一个第二数据线组，第二数据线S_B1、…、S_Bn构成另一个第二数据线组。

在本实施例的一些可选的实现方式中，阵列基板上还可以设有触控信号线。如图3所示，相邻两个像素组之间设有触控信号线M31。触控信号线M31可以用于在触摸检测时接收触摸扫描信号，以检测包含阵列基板300的显示屏是否被触摸。

阵列基板300还包括至少一个第一选通单元和至少一个第二选通单元。每一个第一数据线组和一个第一选通单元一一对应电连接，每一个第二数据线组和每一个第二选通单元一一对应电连接。在图3中，阵列基板300上设有多个第一选通单元，包括321、322等，以及多个第二选通单元，包括331、332等。其中，第一选通单元321和322分别与由第一数据线S_a1、S_a2、…、S_an构成的第一数据线组和由第一数据线S_b1、…、S_bn构成的第一数据线组一对应电连接。第二选通单元331和332分别与由第二数据线S_A1、S_A2、…、S_An构成的第二数据线组和由第二数据线S_B1、…、S_Bn构成的第二数据线组一一对应电连接。

在本实施例中，阵列基板300上可以设有显示区34。如图3所示，显示区34为矩形区域。显示区34包括沿着扫描线301方向延伸的上边界线S1和下边界线S3，沿着数据线S_a1方向延伸的左边界线S2和右边界线S4。第一选通单元321、322和第二选通单元331、332可以设置于阵列基板400上显示区34之外的两个相对的外侧。例如设置于显示区34的上边界线S1和下边界线S3之外的两个区域，也可以设置于显示区34的左边界线S2和右边界线S4之外的两个区域。这样，第一选通单元和第二选通单元之间不会发生耦合或电位的干扰，可以互相独立地传输信号。

在本实施例中，阵列基板还可以包括驱动电路33，多个第一选通单元321、322及多个第二选通单元331、332与驱动电路33电连接。

在本实施例中，驱动电路33向与第一数据线S_a1连接的第一选通单元321和与位于同一像素组31中的第二数据线S_A1连接的第二选通单元331分别输出数据信号。

进一步地，位于同一像素组中的相邻两条数据线可以同时被驱动，即位于同一像素组中的相邻两条数据线同时接收第一选通单元和第二选通单元传输的信号。例如，驱动电路33同时向第一选通单元321和第二选通单元331施加数据信号，第一选通单元321和第二选通单元331同时分别将数据信号传递至第一数据线S_a1和第二数据线S_A1，位于像素组31中的第一数据线S_a1和第二数据线S_A1同时接收第一选通单元321和第二选通单元331传输的信号。像素组31中与第一数据线S_a1和第二数据线S_A1连接的同一行的两个像素单元同时进行显示。

在本实施例中，对数据线进行了分组，将位于同一像素组中的两条数据线划分入不同的数据线组，并将不同的数据线组与不同的选通单元连接。由于向同一像素组内的两条数据线传输信号的选通单元彼此独立，互不影响，因此可以实现对位于同一像素组内的两条相邻数据线的同时驱动，从而避免了相邻数据线分时驱动时，悬空的数据线上的电位受到被驱动的数据线上的电位的影响造成的显示质量的下降。

进一步参考图4，其示出了本发明提供的阵列基板的另一个实施例的结构示意图。

如图4所示，阵列基板400包括多条扫描线401以及沿扫描线401方向排列的多个像素组41。每个像素组41包括相邻的两列像素411和412。在第一列像素411和第二列像素412之间设有第一数据线S_a1和第二数据线S_A1。第一数据线S_a1与像素组41中的一列子像素411连接，第二数据线S_A1与像素组41中的另一列子像素412连接。

阵列基板400上的全部第一数据线S_a1、S_a2、…、S_an、S_b1、…、S_bn、…构成至少一个第一数据线组。例如，第一数据线S_a1、S_a2、…、S_an构成一个第一数据线组，第一数据线S_b1、…、S_bn构成另一个第一数据线组。阵列基板上的全部第二数据线S_A1、S_A2、…、S_An、S_B1、…、S_Bn、…构成至少一个第二数据线组。例如，第二数据线S_A1、S_A2、…、S_An构成一个第二数据线组，第二数据线S_B1、…、S_Bn构成另一个第二数据线组。

如图4所示，相邻两个像素组之间设有触控信号线M41。触控信号线M41可以用于在触摸检测时接收触摸扫描信号，以检测包含阵列基板400的显示屏是否被触摸。

在本实施例中，阵列基板400上可以设有显示区44。如图4所示，显示区44为矩形区域。显示区44包括沿着扫描线401方向延伸的上边界线S1和下边界线S3，沿着数据线S_a1方向延伸的左边界线S2和右边界线S4。阵列基板400还包括至少一个第一选通单元421、422和至少一个第二选通单元431、432。在本实施例中，第一选通单元421、422和第二选通单元431、432设置于阵列基板400上显示区44的两个相对的外侧区域。例如设置于显示区44的上边界线S1和下边界线S3之外的两个区域，也可以设置于显示区44的左边界线S2和右边界线S4之外的两个区域。每个第一选通单元可以包括多个第一晶体管和一条第一连接线，例如第一选通单元421可以包括第一晶体管Ma1、Ma2、…、Man以及第一连接线d41，第一选通单元422可以包括第一晶体管Mb1、Mb2、…、Mbn以及第一连接线d42。每个第二选通单元可以包括多个第二晶体管和一条第二连接线，例如第二选通单元431可以包括多个第二晶体管MA1、MA2、…、MAn以及第二连接线D41，第二选通单元432可以包括第二晶体管MB1、MB2、…、MBn以及第二连接线D42。

阵列基板400还可以包括多条控制线，每一条控制线可以用于接收一个时钟信号。每个第一晶体管的栅极与一条控制线连接，每个第一晶体管的第一极与一条第一数据线连接，每个第一晶体管的第二极与一条第一连接线连接。例如，第一晶体管Ma1的栅极与控制线441连接，第一晶体管Ma1的第一极与第一数据线S_a1连接，第一晶体管Ma1的第二极与第一连接线d41连接；第一晶体管Mb1的栅极与控制线441连接，第一晶体管Mb1的第一极与第一数据线S_b1连接，第一晶体管Mb1的第二极与第一连接线d42连接。控制线441、442、…、44n分别接收第一时钟信号CK1、第二时钟信号CK2、…、第n时钟信号CKn。

每个第二晶体管的栅极与一条控制线连接，每个第二晶体管的第一极与一条第二数据线连接，每个第二晶体管的第二极与一条第二连接线连接。例如，第二晶体管MA1的栅极与控制线451连接，第二晶体管MA1的第一极与第一数据线S_A1连接，第二晶体管MA1的第二极与第二连接线D41连接；第二晶体管MB1的栅极与控制线451连接，第二晶体管MB1的第一极与第一数据线S_B1连接，第二晶体管MB1的第二极与第二连接线D42连接。控制线451、452、…、45n分别接收第一时钟信号CK1、第二时钟信号CK2、…、第n时钟信号CKn。

在本实施例的一些可选的实现方式中，阵列基板400还可以包括驱动电路43，第一选通单元421、422和第二选通单元431、432与所述驱动电路43电连接。上述第一选通单元421、422中的第一晶体管和第二选通单元431、432中的第二晶体管的沟道类型可以相同。与位于同一个像素组内的两条数据线连接的第一晶体管和第二晶体管的栅极由同一个时钟信号控制而导通或截止。在图4中，与位于一个像素组41内的两条数据线S_a1和S_A1连接的第一晶体管Ma1和第二晶体管MA1的栅极分别通过控制线441和451接收第一时钟信号CK1。则第一晶体管Ma1和第二晶体管MA1在第一时钟信号CK1的控制下同时导通，使得第一数据线S_a1、第二数据线S_A1同时接收驱动电路43分别通过第一连接线d41、第二连接线D42施加的数据信号，保证第一数据线S_a1和第二数据线S_A1在第一时钟信号的控制下同时处于充电状态，在其他数据线充电时第一数据线S_a1和第二数据线S_A1均处于悬空状态，从而使得驱动电路在向各数据线施加数据信号时相邻的两根数据线上的电位不会受到干扰，减少了数据线上的杂散电荷，提升了显示效果。

需要说明的是，虽然图3和图4所示的实施例中，各第一数据线组和各第二数据线组包含的第一数据线或第二数据线的数量均相等，但实际应用中，每个第一数据线组和每个第二数据线组中包含的数据线数量可以不相等。例如每个第一数据线组可以包括m条第一数据线，每个第二数据线组可以包括n条第二数据线，m＝n，且m≥2。在另一些实施例中，m与n可以不相等。本发明对此不作限定。

还需要说明的是，虽然图3和图4所示的实施例中，给出了两个第一选通单元421、422以及两个第二选通单元431、432，但第一选通单元和第二选通单元的数量在此不做限定，只要保证第一选通单元和第二选通单元的数量均至少为一个即可，具体的数量可以根据产品的需求而任意设置，在此不再赘述。

还需要说明的是，虽然图3和图4所示的实施例中，第一选通单元421、422以及第二选通单元431、432分别设置在显示区44的相对两侧区域，但这种设置方式并不构成对本发明实施例的限定，也可以将第一选通单元421、422和第二选通单元431、432同时设置在显示区44的相同的一侧，具体的，可以根据产品的需要，或者尽量满足窄边框的要求而设计，在此不做限定。

进一步参考图5，其示出了本发明提供的阵列基板的又一个实施例的结构示意图。与图4所示实施例不同的是，本实施例中阵列基板500的驱动电路可以包括第一驱动电路53a和第二驱动电路53A。在本实施例中，阵列基板500上可以设有显示区54。如图5所示，显示区54为矩形区域。显示区54包括沿着扫描线501方向延伸的上边界线S1和下边界线S3，沿着数据线S_a1方向延伸的左边界线S2和右边界线S4。其中，上边界线S1和下边界线S3、左边界线S2和右边界线S4为显示区54的两个相对的外侧。其中，第一驱动电路53a和第二驱动电路53A分别设置于显示区54的两个相对的外侧。第一选通单元521、522和第二选通单元531、532也设置于显示区的两个相对的外侧。且第一驱动电路53a与第一选通单元521、522设置于同一侧，第二驱动电路53A和第二选通单元531和532设置于同一侧。第一选通单元521和522与第一驱动电路53a电连接，第二选通单元531和532与第二驱动电路53A电连接。

本实施例所提供的阵列基板通过设置于显示区的两个相对的外侧的两个驱动电路分别对第一数据线组和第二数据线组进行驱动，进一步保证第一选通单元和第二选通单元之间不发生信号的干扰。同时，由于第一选通单元与第一驱动电路同侧设置，第二选通单元与第二驱动电路同侧设置，可以减少显示区在扫描线方向的两个外侧的走线，有利于窄边框的设计。

进一步参考图6，其示出了本发明提供的阵列基板的再一个实施例的结构示意图。与图4所示实施例不同的是，所有的第一选通单元和所有的第二选通单元均设置于阵列基板的显示区64之外的同一侧。在图6中，包括第一晶体管Ma1、Ma2、…、Man以及第一连接线d61的第一个第一选通单元、包括第一晶体管MA1、MA2、…、MAn以及第一连接线d62的第二个第一选通单元、包括第二晶体管Mb1、Mb2、…、Mbn以及第二连接线D61的第一个第二选通单元、包括第二晶体管MB1、MB2、…、MBn以及第二连接线D62的第二个第二选通单元均设置于阵列基板的显示区64之外的同一侧。第一晶体管Ma1和第二晶体管MA1由同一条控制线641控制而导通或截止，第一晶体管Ma2和第二晶体管MA2由同一条控制线642控制而导通或截止，第一晶体管Man和第二晶体管MAn由同一条控制线64n控制而导通或截止，第一晶体管Mb1和第二晶体管MB1由同一条控制线641控制而导通或截止，第一晶体管Mbn和第二晶体管MBn由同一条控制线64n控制而导通或截止。驱动电路63可以通过第一选通单元和第二选通单元同时向位于一个像素组中的第一数据线和第二数据线施加数据信号。

在图4所示实施例的基础上，图6所示实施例可以减少控制线的数量，并减少显示区在扫描线方向的外侧的走线，进一步简化了电路结构，在保证显示效果的同时能够减小驱动功耗。

继续参考图7，其示出了图3至图6所示阵列基板的一个工作时序图。如图7所示，在扫描一条扫描线时，该扫描线的信号G为一个脉冲信号。在信号G的脉冲宽度内，驱动电路通过选通单元分时驱动各数据线，位于同一个像素组内的两条数据线同时被驱动。在第一时间段T1内，位于同一像素组内的第一数据线S_a1和第二数据线S_A1同时接收数据信号，位于同一像素组内的第一数据线S_b1和第二数据线S_B1同时接收数据信号；在第二时间段T2内，位于同一像素组内的第一数据线S_a2和第二数据线S_A2同时接收数据信号；在第n时间段Tn内，位于同一像素组内的第一数据线S_an和第二数据线S_An同时接收数据信号，位于同一像素组内的第一数据线S_bn和第二数据线S_Bn同时接收数据信号。

请参考图8，其示出了本发明提供包含公共电极块的阵列基板的一个实施例的结构示意图。如图8所示，在图3所示实施例的基础上，阵列基板800还包括公共电极层，公共电极层包括多个呈阵列式排布公共电极块81，公共电极块81可以复用为触控电极块；每个触控电极块81与至少一条触控信号线811电连接，一条触控信号线811连接一个触控电极块81，触控信号线811设置于相邻的两个像素组之间，可以为触控电极块81传输信号。在本实施例中，触控信号线81在显示阶段作为公共电极线向公共电极块81传输信号。由于公共电极线与数据线走线不交叠，公共电极线和数据线之间不会产生寄生电容，进一步保证了阵列基板的显示效果。

本发明还提供了一种显示面板，包括上述实施例所描述的阵列基板。

本发明还提供了一种显示装置，包括以上实施例所提供的显示面板。

以上描述仅为本发明的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本发明中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本发明中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (10)

1.一种阵列基板，其特征在于，包括扫描线，以及沿扫描线方向排列的多个像素组，每个所述像素组包括相邻的两列像素，在所述相邻的两列像素之间设有第一数据线和第二数据线，所述第一数据线与所述像素组中的一列像素连接，所述第二数据线与所述像素组中的另一列像素连接；

全部所述第一数据线构成至少一个第一数据线组，全部所述第二数据线构成至少一个第二数据线组；

至少一个第一选通单元和至少一个第二选通单元，所述至少一个第一数据线组和所述至少一个第一选通单元一一对应电连接，所述至少一个第二数据线组和所述至少一个第二选通单元一一对应电连接；

位于所述像素组中的所述第一数据线和所述第二数据线同时接收所述第一选通单元和所述第二选通单元传输的信号。

2.根据权利要求1所述的阵列基板，其特征在于，

每个所述第一选通单元包括：多个第一晶体管和一条第一连接线，每个所述第二选通单元包括：多个第二晶体管和一条第二连接线；

所述阵列基板还包括多条控制线；

每个所述第一晶体管的栅极与一条所述控制线连接，每个所述第一晶体管的第一极与一条所述第一数据线连接，每个所述第一晶体管的第二极与所述第一连接线连接；

每个所述第二晶体管的栅极与一条所述控制线连接，每个所述第二晶体管的第一极与一条所述第二数据线连接，每个所述第二晶体管的第二极与所述第二连接线连接。

3.根据权利要求1所述的阵列基板，其特征在于，每个所述第一数据线组包括m条所述第一数据线，每个所述第二数据线组包括n条所述第二数据线，m、n为正整数，且m＝n，m≥2。

4.根据权利要求1所述的阵列基板，其特征在于，所述第一选通单元和所述第二选通单元设置于所述阵列基板上显示区的两个相对的外侧，或者设置于所述阵列基板上所述显示区之外的同一侧。

5.根据权利要求1所述的阵列基板，其特征在于，相邻两个所述像素组之间设有触控信号线。

6.根据权利要求5所述的阵列基板，其特征在于，所述阵列基板还包括公共电极层，所述公共电极层包括多个呈阵列式排布的公共电极块，所述公共电极块复用为触控电极块；

每个所述触控电极块与至少一条所述触控信号线电连接，所述触控信号线为所述触控电极块传输信号。

7.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括驱动电路，所述第一选通单元和所述第二选通单元与所述驱动电路电连接。

8.根据权利要求7所述的阵列基板，其特征在于，所述驱动电路包括第一驱动电路和第二驱动电路，所述第一选通单元与所述第一驱动电路电连接，所述第二选通单元与所述第二驱动电路电连接。

9.一种显示面板，包括如权利要求1-6任一项所述的阵列基板。

10.一种显示装置，包括如权利要求9所述的显示面板。