CN105555061B - 改善内层镀孔板压合白边的pcb板设计方法及装置 - Google Patents

改善内层镀孔板压合白边的pcb板设计方法及装置 Download PDF

Info

Publication number
CN105555061B
CN105555061B CN201510991207.4A CN201510991207A CN105555061B CN 105555061 B CN105555061 B CN 105555061B CN 201510991207 A CN201510991207 A CN 201510991207A CN 105555061 B CN105555061 B CN 105555061B
Authority
CN
China
Prior art keywords
copper
internal layer
plating
plate
plated hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201510991207.4A
Other languages
English (en)
Other versions
CN105555061A (zh
Inventor
李丰
刘�东
王群芳
刘克敢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Suntak Multilayer PCB Co Ltd
Original Assignee
Shenzhen Suntak Multilayer PCB Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Suntak Multilayer PCB Co Ltd filed Critical Shenzhen Suntak Multilayer PCB Co Ltd
Priority to CN201510991207.4A priority Critical patent/CN105555061B/zh
Publication of CN105555061A publication Critical patent/CN105555061A/zh
Application granted granted Critical
Publication of CN105555061B publication Critical patent/CN105555061B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination

Abstract

本发明提供了一种改善内层镀孔板压合白边的PCB板设计方法及装置，通过在内层镀孔图形设计时，将生产板各边做留边露铜，即盖膜区不覆盖生产板的各板边，配合镀孔层的内层图形设计时将蚀刻图形向生产板中拼板方向增加部分露铜，可使得板边镀孔电镀的部分在内层蚀刻时被裸露蚀刻，从而降低板边与板内的铜厚差，进而降低板边与板内的铜厚差，以便压合压力分布均匀，防止失压造成压合白边。

Description

改善内层镀孔板压合白边的PCB板设计方法及装置
技术领域
本发明涉及一种，尤其是指一种改善内层镀孔板压合白边的PCB板设计方法及装置。
背景技术
多层PCB电路板在生产过程中，通常工序会经历：压合→内层机械钻孔→内层沉铜→全板电镀→内层镀孔图形设计→镀孔→退膜→树脂塞孔→砂带磨板→镀孔层的内层图形设计→镀孔层的内层蚀刻→镀孔层的内层AOI→棕化→压合，而在经历上述工序后，由于镀孔图形设计时需板边留铜8-12mm用于电镀夹边，如图1所示，经后续电镀镀孔后板边铜厚由于由板边底铜和板边电镀铜构成，因此远高于板内线路的高度，最终导致在后续压合时板边高压区、低压区之间失压缺胶产生压合白边。
发明内容
本发明所要解决的技术问题是：缓解多层PCB电路板在生产过程中压合白边的产生，提供了一种改善内层镀孔板压合白边的PCB板设计方法及装置。
为了解决上述技术问题，本发明采用的技术方案为：一种改善内层镀孔板压合白边的PCB板设计方法，包括，
在内层镀孔图形设计时，将生产板各边进行留边露铜的步骤；
在镀孔层的内层图形设计时，将镀孔留边区域向生产板中的拼板方向增加不小于0.1mm的露铜的步骤。
上述中，所述内层镀孔图形设计时，于生产板一个边留边露铜8-10mm，其余边留边露铜少于8mm。
上述中，所述内层镀孔图形设计时，于生产板一个短边留边露铜8-10mm，其余边留边露铜少于8mm。
上述中，所述内层镀孔图形设计时，其余边留边露铜3-4mm。
上述中，所述镀孔层的内层图形设计时，将镀孔留边区域向生产板中的拼板增加不小于0.15mm的露铜。
本发明还涉及一种改善内层镀孔板压合白边的PCB板设计装置，包括，
内层镀孔图形设计模块，将生产板各边进行留边露铜的步骤；
镀孔层的内层图形设计模块，用于将镀孔留边区域向生产板中的拼板方向增加不小于0.1mm的露铜。
上述中，所述内层镀孔图形设计模块，用于在生产板一个边留边露铜8-10mm，其余边留边露铜少于8mm。
上述中，所述内层镀孔图形设计模块，用于在生产板一个短边留边露铜8-10mm，其余边留边露铜少于8mm。
上述中，所述内层镀孔图形设计模块中其余边留边露铜3-4mm。
上述中，所述镀孔层的内层图形设计模块，用于将镀孔留边区域向生产板中的拼板增加不小于0.15mm的露铜
本发明的有益效果在于：通过在内层镀孔图形设计时，将生产板各边做留边露铜，即盖膜区不覆盖生产板的各板边，配合镀孔层的内层图形设计时将蚀刻图形向生产板中拼板方向增加部分露铜，可使得板边镀孔电镀的部分在内层蚀刻时被裸露蚀刻，从而降低降低板边与板内的铜厚差，进而降低板边与板内的铜厚差，以便压合压力分布均匀，防止失压造成压合白边。
附图说明
下面结合附图详述本发明的具体结构
图1为现有工艺示意图；
图2为本发明方案应用下设计的内层镀孔图形示例；
图3为图2右下角局部放大图；
图4为本发明方案应用下设计的镀孔层的内层图形示例；
图5为图4右下角局部放大图。
100-生产板；200-拼板；101-短边；102-长边；1-留边露铜；2-板外边线；3-成型线；4-蚀刻图形。
具体实施方式
为详细说明本发明的技术内容、构造特征、所实现目的及效果，以下结合实施方式并配合附图详予说明。
本发明涉及一种改善内层镀孔板压合白边的PCB板设计方法，包括，
在内层镀孔图形设计时，将生产板各边进行留边露铜的步骤；
本步骤中，“留边露铜”为本行业通俗说法，即做镀孔图形时板边部分宽度范围内是不盖干膜的。
在镀孔层的内层图形设计时，将镀孔留边区域向生产板中的拼板方向增加不小于0.1mm的露铜的步骤。
从上述描述可知，本发明的有益效果在于：通过在内层镀孔图形设计时，将生产板各边做留边露铜，即盖膜区不覆盖生产板的各板边，配合镀孔层的内层图形设计时将蚀刻图形向生产板中拼板方向增加部分露铜，可使得板边镀孔电镀的部分在内层蚀刻时被裸露蚀刻，从而降低降低板边与板内的铜厚差，进而降低板边与板内的铜厚差，以便压合压力分布均匀，防止失压造成压合白边。
实施例1
上述中，所述内层镀孔图形设计时，于生产板一个边留边露铜8-10mm，其余边留边露铜少于8mm。
本实施例中，进一步优化了生产板上干膜不覆盖区域，仅一边留边露铜较多用于电镀夹持，从而使得电镀露铜区域减小。结合大量实验发现，该边宽度需考虑到电镀夹点大小，因此8-10mm最为示意，而其他边则可以不设计用于电镀夹持，其留边露铜向板边缩进小于8mm，从而使得生产板在后续电镀、压合时的压合白边向板边靠近，避免对生产板内拼板的线路造成影响。
实施例2
上述中，所述内层镀孔图形设计时，于生产板一个短边留边露铜8-10mm，其余边留边露铜少于8mm。
与实施例1不同的是，本实施例中，将设置留边露铜较多的边选取为生产板的一个短边，从而将压合白边对生产板的影响减到最小。
实施例3
上述中，所述内层镀孔图形设计时，其余边留边露铜3-4mm。
经反复试验，对于无需电镀夹持的边，留边露铜在3-4mm最佳，不宜过窄，因为贴干膜时不能贴满，否则板边压贴不牢，曝光时易曝产生干膜碎，粘在其他板面上成曝光垃圾，影响曝光效果；另因贴满3边后只有电镀夹持边露铜，电镀面积减小且相对集中一边，电镀夹持边会镀铜更厚。
实施例4
上述中，所述镀孔层的内层图形设计时，将镀孔留边区域向生产板中的拼板增加不小于0.15mm的露铜。
本实施例是结合大量实验所得，发现当镀孔留边区域向生产板中的拼板增加0.15mm以上时，在生产过程中可更有效的克服干膜对位误差。从而提高生产效率。
实施示例：
参见图2、3，在内层镀孔图形设计时，对内层镀孔图形中生产板100各边进行留边露铜1，且其一个短边101留边露铜8-10mm，而其余边，包括长边102上仅留边露铜3-4mm。从图可见留边露铜1均盖住板边外线。
参见图3、4，在镀孔层的内层图形设计时，将镀孔留边区域(即蚀刻图形4)向生产板100中的拼板方向在成型线3外增加至少0.15mm的露铜，由此在镀孔时覆盖生产板100边的铜更为窄，而蚀刻时候同时对板边铜进行蚀刻，因此与现有图1不同，最终板边铜厚远低于传统生产，最终在后续压合时板边高压区、低压区之间差异更小，避免压合白边的产生。
本发明还涉及一种改善内层镀孔板压合白边的PCB板设计装置，包括，
内层镀孔图形设计模块，将生产板各边进行留边露铜的步骤；
镀孔层的内层图形设计模块，用于将镀孔留边区域向生产板中的拼板方向增加不小于0.1mm的露铜。
从上述描述可知，本发明的有益效果在于：通过在内层镀孔图形设计时，将生产板各边做留边露铜，即盖膜区不覆盖生产板的各板边，配合镀孔层的内层图形设计时将蚀刻图形向生产板中拼板方向增加部分露铜，可使得板边镀孔电镀的部分在内层蚀刻时被裸露蚀刻，从而降低降低板边与板内的铜厚差，进而降低板边与板内的铜厚差，以便压合压力分布均匀，防止失压造成压合白边。
实施例5
上述中，所述内层镀孔图形设计模块，用于在生产板一个边留边露铜8-10mm，其余边留边露铜少于8mm。
本实施例中，进一步优化了生产板上干膜不覆盖区域，仅一边留边露铜较多用于电镀夹持，结合大量实验发现，该边宽度需考虑到电镀夹点大小，因此8-10mm最为示意，而其他边则可以不设计用于电镀夹持，其留边露铜向板边缩进小于8mm，从而使得生产板在后续电镀、压合时的压合白边向板边靠近，避免对生产板内拼板的线路造成影响。
实施例6
上述中，所述内层镀孔图形设计模块，用于在生产板一个短边留边露铜8-10mm，其余边留边露铜少于8mm。
与实施例6不同的是，本实施例中，将设置留边露铜较多的边选取为生产板的一个短边，从而将压合白边对生产板的影响减到最小。
实施例7
上述中，所述内层镀孔图形设计模块中其余边留边露铜3-4mm。
因为贴干膜时不能贴满，否则板边压贴不牢，曝光时易曝产生干膜碎，粘在其他板面上成曝光垃圾，影响曝光效果；另因贴满3边后只有电镀夹持边露铜，电镀面积减小且相对集中一边，电镀夹持边会镀铜更厚。
实施例8
上述中，所述镀孔层的内层图形设计模块，用于将镀孔留边区域向生产板中的拼板增加不小于0.15mm的露铜。
本实施例是结合大量实验所得，发现当镀孔留边区域向生产板中的拼板增加0.15mm以上时，在生产过程中可更有效的克服干膜对位误差。从而提高生产效率。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种改善内层镀孔板压合白边的PCB板设计方法，其特征在于：包括，在内层镀孔图形设计时，将生产板各边进行留边露铜的步骤；所述留边露铜为做镀孔图形时板边部分宽度范围内是不盖干膜；
在镀孔层的内层图形设计时，将镀孔留边区域向生产板中的拼板方向增加不小于0.1mm的露铜的步骤。
2.如权利要求1所述的改善内层镀孔板压合白边的PCB板设计方法，其特征在于：所述内层镀孔图形设计时，于生产板一个边留边露铜8-10mm，其余边留边露铜少于8mm。
3.如权利要求1所述的改善内层镀孔板压合白边的PCB板设计方法，其特征在于：所述内层镀孔图形设计时，于生产板一个短边留边露铜8-10mm，其余边留边露铜少于8mm。
4.如权利要求2或3所述的改善内层镀孔板压合白边的PCB板设计方法，其特征在于：所述内层镀孔图形设计时，其余边留边露铜3-4mm。
5.如权利要求1-3任意一项所述的改善内层镀孔板压合白边的PCB板设计方法，其特征在于：所述镀孔层的内层图形设计时，将镀孔留边区域向生产板中的拼板增加不小于0.15mm的露铜。
6.一种改善内层镀孔板压合白边的PCB板设计装置，其特征在于：包括，
内层镀孔图形设计模块，将生产板各边进行留边露铜的步骤；所述留边露铜为做镀孔图形时板边部分宽度范围内是不盖干膜；
镀孔层的内层图形设计模块，用于将镀孔留边区域向生产板中的拼板方向增加不小于0.1mm的露铜。
7.如权利要求6所述的改善内层镀孔板压合白边的PCB板设计装置，其特征在于：所述内层镀孔图形设计模块，用于在生产板一个边留边露铜8-10mm，其余边留边露铜少于8mm。
8.如权利要求6所述的改善内层镀孔板压合白边的PCB板设计装置，其特征在于：所述内层镀孔图形设计模块，用于在生产板一个短边留边露铜8-10mm，其余边留边露铜少于8mm。
9.如权利要求7或8所述的改善内层镀孔板压合白边的PCB板设计装置，其特征在于：所述内层镀孔图形设计模块中其余边留边露铜3-4mm。
10.如权利要求6-8任意一项所述的改善内层镀孔板压合白边的PCB板设计装置，其特征在于：所述镀孔层的内层图形设计模块，用于将镀孔留边区域向生产板中的拼板增加不小于0.15mm的露铜。
CN201510991207.4A 2015-12-25 2015-12-25 改善内层镀孔板压合白边的pcb板设计方法及装置 Expired - Fee Related CN105555061B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510991207.4A CN105555061B (zh) 2015-12-25 2015-12-25 改善内层镀孔板压合白边的pcb板设计方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510991207.4A CN105555061B (zh) 2015-12-25 2015-12-25 改善内层镀孔板压合白边的pcb板设计方法及装置

Publications (2)

Publication Number Publication Date
CN105555061A CN105555061A (zh) 2016-05-04
CN105555061B true CN105555061B (zh) 2018-03-06

Family

ID=55833915

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510991207.4A Expired - Fee Related CN105555061B (zh) 2015-12-25 2015-12-25 改善内层镀孔板压合白边的pcb板设计方法及装置

Country Status (1)

Country Link
CN (1) CN105555061B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106507614B (zh) * 2016-11-18 2019-03-19 东莞市五株电子科技有限公司 一种软硬结合板的制作方法
CN108617103B (zh) * 2018-05-10 2019-12-24 广州兴森快捷电路科技有限公司 拼板结构
CN112105155B (zh) * 2020-08-20 2022-01-11 瑞声新能源发展(常州)有限公司科教城分公司 一种片式fpc及其制作方法
CN114867220A (zh) * 2022-05-27 2022-08-05 广州美维电子有限公司 一种减少精细线路板干膜碎的图形设计方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6632314B1 (en) * 1999-12-29 2003-10-14 International Business Machines Corporation Method of making a lamination and surface planarization for multilayer thin film interconnect
KR20120040937A (ko) * 2010-10-20 2012-04-30 삼성전기주식회사 필름 적층장치
CN103052261A (zh) * 2011-10-14 2013-04-17 北大方正集团有限公司 用于制作pcb的折断边制作方法和拼板
CN204906848U (zh) * 2015-09-02 2015-12-23 竞陆电子(昆山)有限公司 Pcb内层板边均匀流胶结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5001868B2 (ja) * 2008-01-25 2012-08-15 パナソニック株式会社 多層板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6632314B1 (en) * 1999-12-29 2003-10-14 International Business Machines Corporation Method of making a lamination and surface planarization for multilayer thin film interconnect
KR20120040937A (ko) * 2010-10-20 2012-04-30 삼성전기주식회사 필름 적층장치
CN103052261A (zh) * 2011-10-14 2013-04-17 北大方正集团有限公司 用于制作pcb的折断边制作方法和拼板
CN204906848U (zh) * 2015-09-02 2015-12-23 竞陆电子(昆山)有限公司 Pcb内层板边均匀流胶结构

Also Published As

Publication number Publication date
CN105555061A (zh) 2016-05-04

Similar Documents

Publication Publication Date Title
CN105555061B (zh) 改善内层镀孔板压合白边的pcb板设计方法及装置
CN105430929B (zh) 一种局部厚铜pcb的制作方法
CN103687312B (zh) 镀金线路板制作方法
CN103400772B (zh) 先封后蚀芯片正装三维系统级金属线路板结构及工艺方法
CN103390563B (zh) 先封后蚀芯片倒装三维系统级金属线路板结构及工艺方法
CN105517370B (zh) 电路板焊盘加工方法
CN105704946B (zh) 一种具有四面包金金手指的印制电路板制作方法
CN101820728A (zh) 一种具有台阶槽的pcb板加工工艺方法
CN102427685A (zh) 一种hdi板的制作流程
CN102404942A (zh) 一种制造厚铜箔pcb的方法
CN104427773A (zh) 印制电路板的制作方法及相应的印制电路板
CN109068491B (zh) 一种铝基板加工工艺
CN103400773A (zh) 先封后蚀无源器件三维系统级金属线路板结构及工艺方法
TW200638826A (en) Circuit board structure and fabricating method thereof
CN106211561A (zh) Pcb外层图形电镀分流结构及其分流方法
CN201674724U (zh) 一种高频电路板
CN203040024U (zh) 柔性电路板生产用辅助框板
CN103400770B (zh) 先封后蚀芯片倒装凸点三维系统级金属线路板及工艺方法
CN105578767B (zh) 一种pcb阶梯槽的制作方法
CN105744737A (zh) 一种电路板的加工方法及电路板
CN106211632B (zh) 电路板的填孔方法及其所制成的电路板
CN103561538A (zh) 软硬双面电路板制作方法
CN204377264U (zh) 塞孔万用透气垫板
CN104411094A (zh) 一种fpc的制作方法
CN106550555A (zh) 一种奇数层封装基板及其加工方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180306

Termination date: 20201225

CF01 Termination of patent right due to non-payment of annual fee