CN105553595A - 一种分布式系统中的设备及其同步方法 - Google Patents

Abstract

一种分布式系统中的设备及其同步方法；所述设备包括：主交换盘、一个或多个业务盘；时钟盘，用于产生1588报文，经过所述主交换盘转发给所述业务盘；从所述主交换盘接收1588报文，根据1588协议处理所接收的1588报文；所述业务盘用于将从所述主交换盘接收的1588报文输出到所述设备的外部；将从所述设备的外部接收的1588报文经过所述主交换盘转发给所述时钟盘。本发明能够在采用分布式时钟盘的情况下实现设备1588协议的功能。

Description

一种分布式系统中的设备及其同步方法

技术领域

本发明涉及网络领域，尤其涉及一种分布式系统中的设备及其同步方法。

背景技术

当分组承载网逐步取代PDH(PlesiochronousDigitalHierarchy，准数字同步层次结构)/SDH(SynchronousDigitalHierarchy，同步数字层次结构)网络时，除了业务(比如但不限于语音业务)承载网络外，原有的时钟同步网络也需要利用分组承载设备来分发时钟。针对GPS(GlobalPositioningSystem，全球定位系统)存在成本过高和军事风险等问题，目前比较通用的解决方案是：通过同步以太网技术在物理层实现全网设备的频率同步，通过基于IEEE(InstituteofElectricalandElectronicsEngineers，电气和电子工程师协会)的1588v2协议同步全网设备的相位，该协议又称为PTP(PrecisionTimeSynchronizationProtocol，精确时间同步协议)。在分组业务通过OTN(OpticalTransportNetwork，光传送网络)承载时，设备也需要支持同步以太网或PTP协议的相关功能。

现有技术方案实现1588协议都是集中式的(有CPU参与)，通过交换芯片或者外接PHY(physicallayer，物理层)芯片给1588报文打时间戳，CPU负责发送和接收1588报文，同时提取1588报文的时间戳信息，然后进行协议计算，进行时钟同步处理。这种方案有两个缺点：1、由于是集中式设备，不管用户是否需要1588协议的功能，这个设备本身都会带上1588协议的功能，硬件成本会增加。2、CPU既要实现1588协议的配置功能，又要实现1588协议的业务功能(比如时间戳提取和协议计算、同步)，加重了CPU的负担，由于CPU处理能力有限，对于下挂多个slave(从)设备的情况下，slave设备的个数和1588报文速率都会有限制，因此限制了同步性能。

发明内容

本发明要解决的技术问题是如何在采用分布式时钟盘的情况下实现设备1588协议的功能。

为了解决上述问题，采用如下技术方案。

一种分布式系统中的设备，包括：主交换盘、一个或多个业务盘；

时钟盘，用于产生1588报文，经过所述主交换盘转发给所述业务盘；从所述主交换盘接收1588报文，根据1588协议处理所接收的1588报文；

所述业务盘用于将从所述主交换盘接收的1588报文输出到所述设备的外部；将从所述设备的外部接收的1588报文经过所述主交换盘转发给所述时钟盘。

可选地，所述时钟盘包括：

处理芯片及第一物理层PHY芯片；

所述处理芯片用于产生1588报文发送给所述第一PHY芯片，根据1588协议处理从所述第一PHY芯片所接收的1588报文；

所述第一PHY芯片用于将从所述处理芯片收到的1588报文经过所述主交换盘转发给所述业务盘；将从所述主交换盘收到的1588报文转发给所述处理芯片；

所述业务盘包括：

第二PHY芯片，用于将从所述主交换盘收到的1588报文输出到所述设备的外部；当从所述设备的外部接收到1588报文时，将该1588报文经过所述主交换盘转发给所述第一PHY芯片。

可选地，所述主交换盘还用于在第一时刻发送帧同步信号给所述第一PHY芯片和第二PHY芯片；

所述第一PHY芯片和第二PHY芯片还用于将从同一时钟源接收的频率信号作为工作频率，当接收到所述帧同步信号时将时间基准校准到预定时刻。

可选地，所述第一时刻由所述时钟盘、主交换盘及业务盘通过板间通信协商确定。

可选地，所述预定时刻为所述第一PHY芯片或第二PHY芯片收到所述帧同步信号时，本芯片所保存的时刻；所保存的时刻为默认时刻，或通过板间通信收到的时刻。

可选地，所述的设备还包括：

现场可编程门阵列FPGA；

所述主交换盘还用于当所述设备中在位的盘都正常启动后，输出系统时钟给所述FPGA；

所述FPGA用于对所述系统时钟进行分频，产生所述频率信号，发送给所述第一PHY芯片和第二PHY芯片。

可选地，所述第一PHY芯片还用于在收到所述处理芯片发送的1588报文时，在该1588报文中记录第一接收时刻；在收到所述主交换盘转发的1588报文时记录第二发送时刻，并计算所述第二发送时刻和第二接收时刻相隔的时间长度，将计算结果填充到该1588报文的CF域中；

所述第二PHY芯片还用于在收到所述主交换盘转发的1588报文时记录第一发送时刻，并计算第一发送时刻和所述第一接收时刻相隔的时间长度，将计算结果填充到该1588报文的CF域中；当从所述设备的外部接收到1588报文时，在该1588报文中记录所述第二接收时刻。

可选地，所述第一PHY芯片还用于当所述设备插入新的业务盘时，获取本PHY芯片的时间戳，在所获取的时间戳上加上预定的时间长度得到预计时刻，将预计时刻通过板间通信发送给所述新的业务盘的第二PHY芯片；在所述预计时刻到达时，发送帧同步信号给所述新的业务盘的第二PHY芯片。

可选地，所述第一PHY芯片、第二PHY芯片分别包括：用于接收频率信号的第一同步管脚、用于接收帧同步信号的第二同步管脚；

所述第一PHY芯片的第二同步管脚还用于在所述预计时刻到达时，发送所述第一PHY芯片产生的帧同步信号给所述新的业务盘的第二PHY芯片。

一种分布式系统中的设备的同步方法，应用于上述的设备中，包括：

所述时钟盘产生1588报文，经过所述主交换盘转发给所述业务盘；

所述业务盘将从所述主交换盘接收的1588报文输出到所述设备的外部；

所述业务盘将从所述设备的外部接收的1588报文经过所述主交换盘转发给所述时钟盘；

所述时钟盘根据1588协议处理从所述主交换盘接收的1588报文。

可选地，所述的方法还包括：

所述主交换盘在第一时刻发送帧同步信号；所述时钟盘的第一物理层PHY芯片、和所述业务盘的第二PHY芯片当接收到所述帧同步信号时将时间基准校准到预定时刻；

所述第一PHY芯片和第二PHY芯片从同一时钟源接收频率信号，以所述频率信号作为工作频率。

可选地，所述主交换盘在第一时刻发送帧同步信号前还包括：

所述时钟盘、主交换盘及业务盘通过板间通信协商确定所述第一时刻。

可选地，所述预定时刻为所述第一PHY芯片或第二PHY芯片收到所述帧同步信号时，本芯片所保存的时刻；所保存的时刻为默认时刻，或通过板间通信收到的时刻。

可选地，所述第一PHY芯片和第二PHY芯片从同一时钟源接收的频率信号前还包括：

所述主交换盘当所述设备中在位的盘都正常启动后，输出系统时钟；

所述设备中的现场可编程门阵列FPGA对所述系统时钟进行分频，产生所述频率信号，发送给所述第一PHY芯片和第二PHY芯片。

可选地，所述时钟盘产生1588报文，经过所述主交换盘转发给所述业务盘包括：所述时钟盘的处理芯片产生1588报文发送给所述时钟盘的第一PHY芯片；所述第一PHY芯片在收到所述处理芯片发送的1588报文时，在该1588报文中记录第一接收时刻，将该1588报文经过所述主交换盘转发给所述业务盘；

所述业务盘将从所述主交换盘接收的1588报文输出到所述设备的外部包括：所述业务盘的第二PHY芯片在收到所述主交换盘转发的1588报文时记录第一发送时刻，并计算第一发送时刻和所述第一接收时刻相隔的时间长度，将计算结果填充到该1588报文的CF域中，将该1588报文输出到所述设备的外部；

所述业务盘将从所述设备的外部接收的1588报文经过所述主交换盘转发给所述时钟盘包括：所述第二PHY芯片当从所述设备的外部接收到1588报文时，在该1588报文中记录所述第二接收时刻，将该1588报文经过所述主交换盘转发给所述第一PHY芯片；

所述时钟盘从所述主交换盘接收1588报文后，根据1588协议处理所接收的1588报文前还包括：所述第一PHY芯片在收到所述主交换盘转发的1588报文时记录第二发送时刻，并计算所述第二发送时刻和第二接收时刻相隔的时间长度，将计算结果填充到该1588报文的CF域中，将该1588报文转发给所述处理芯片。

可选地，所述的方法还包括：

当所述设备插入新的业务盘时，所述时钟盘的第一PHY芯片获取本PHY芯片的时间戳，在所获取的时间戳上加上预定的时间长度得到预计时刻，将预计时刻通过板间通信发送给所述新的业务盘的第二PHY芯片；所述新的业务盘的第二PHY芯片保存通过板间通信收到的所述预计时刻；

所述第一PHY芯片在所述预计时刻到达时，发送帧同步信号给所述新的业务盘的第二PHY芯片；所述新的业务盘的第二PHY芯片当收到所述帧同步信号时，将时间基准校准到所保存的所述预计时刻。

本发明实施例提供的方案中，1588协议的业务功能由时钟盘来实现，这样大大减少了主控盘的CPU负担，使其可以专注于1588协议的配置功能和其它业务功能，提高了同步性能；而且可以保护用户现有网络投资，可以当需要使用1588协议功能时再增加分布式的时钟盘，使网络能够逐步升级。

本发明的可选方案中，时钟盘和业务盘的PHY芯片依赖的频率信号只要是同源的就可以，不要求一定来自系统时钟，同时PHY芯片采用的是相对时间，不依赖于系统时钟，相对独立，实现灵活。

本发明的可选方案中，利用软件IBC(板间通信)和FPGA(Field-ProgrammableGateArray，现场可编程门阵列)送入的外围时钟控制信号进行单盘之间的同步，实现方法简单易用。

本发明的可选方案中，利用PHY芯片的打戳功能，计算内部TC(transparentclock，透明时钟)的CF值很精确，能很好地过滤设备内部的驻留时间抖动，同步性能高。

本发明的可选方案中，支持业务盘的热插拔处理，在插入新的业务盘时不会中断正在进行的业务和应用，不影响网络扩展和升级，实际组网灵活。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。

图1为实施例一的分布式系统中的设备的示意图；

图2为实施例一中分布式系统1588报文的转发路径图；

图3为实施例一中分布式系统1588内部TC支持热插拔处理示意图；

图4为实施例一中分布式系统1588内部TC热插拔应用示意图；

图5为实施例二的分布式系统中的设备的同步方法的流程图。

具体实施方式

下面将结合附图及实施例对本发明的技术方案进行更详细的说明。

需要说明的是，如果不冲突，本发明实施例以及实施例中的各个特征可以相互结合，均在本发明的保护范围之内。另外，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。

实施例一、一种分布式系统中的设备，如图1所示，包括：

时钟盘11，主交换盘12，一个或多个业务盘13；

所述时钟盘用于产生1588报文，经过所述主交换盘转发给所述业务盘；从所述主交换盘接收1588报文，根据1588协议处理所接收的1588报文；

所述业务盘用于将从所述主交换盘接收的1588报文输出到所述设备的外部；将从所述设备的外部接收的1588报文经过所述主交换盘转发给所述时钟盘。

本实施例中，采用分布式的时钟盘来支持分布式系统中设备的1588协议的业务功能；所述设备可以但不限于为PTN(分组传送网，PacketTransportNetwork)/IPRAN(InternetProtocolRadioAccessNetwork，网络互连协议无线接入网)设备。所述1588报文是指支持1588协议的sync(同步)报文；处理芯片根据1588协议进行处理。

本实施例可以降低设备成本，保护用户现有网络投资，使网络能够逐步升级；由于采用分布式的时钟盘来支持设备的1588协议的业务功能，只有当存在支持1588协议的功能的网络时，才需要时钟盘。同时由于是分布式系统，1588协议的业务功能由时钟盘来实现，能够大大减少主控盘的CPU的负担，使CPU可以专注于1588协议的配置功能和其它业务功能，提高了1588协议的同步性能。

本实施例的一种可选方案中，所述时钟盘包括：处理芯片及第一PHY芯片；

所述处理芯片用于产生1588报文发送给所述第一PHY芯片，根据1588协议处理从所述第一PHY芯片所接收的1588报文；

所述第一PHY芯片用于将从所述处理芯片收到的1588报文经过所述主交换盘转发给所述业务盘；将从所述主交换盘收到的1588报文转发给所述处理芯片；

每个所述业务盘分别包括：

第二PHY芯片，用于将从所述主交换盘收到的1588报文输出到所述设备的外部；当从所述设备的外部接收到1588报文时，将该1588报文经过所述主交换盘转发给所述第一PHY芯片。

本可选方案中，所述主交换盘12可以用于在第一时刻发送Framesync(帧同步)信号给所述第一PHY芯片和第二PHY芯片；

所述第一PHY芯片和第二PHY芯片还可以用于将从同一时钟源所接收的频率信号作为工作频率，当接收到所述Framesync信号时将时间基准校准到预定时刻；所述预定时刻可以但不限于为0。

设备中的时钟盘和业务盘根据Framesync信号将时间基准同时校准到0或其它预定时刻，这样就保证了设备中时钟盘和每个业务盘的时间基准一致；而采用相同的频率信号作为工作频率，保证了设备中时钟盘和每个业务盘的工作频率一致。

其中，所述第一时刻可以是所述时钟盘、主交换盘及业务盘通过IBC协商确定的时刻。

其中，所述预定时刻可以但不限于为所述第一PHY芯片或第二PHY芯片收到所述帧同步信号时，本芯片所保存的时刻；所保存的时刻为默认时刻，或通过板间通信收到的时刻。

所述帧同步信号作为触发信号，触发所述第一、第二PHY芯片将预定时刻设置为时间基准；所述预定时刻可以但不限于是保存在芯片的时间打戳计数器中的时刻。

本可选方案中，所述第一PHY芯片/第二PHY芯片可以通过本芯片的第一同步管脚接收所述频率信号，通过本芯片的第二同步管脚接收所述Framesync信号。

本可选方案中，所述设备还可以包括：

FPGA；

所述主交换盘还可以用于当所述设备中在位的盘都正常启动后，输出系统时钟给所述FPGA；

所述FPGA用于对所述系统时钟进行分频，产生所述频率信号，发送给所述第一PHY芯片和第二PHY芯片。

其中，所述FPGA可以与PHY芯片一一对应，比如有一个时钟盘、两个业务盘，且这三个单盘分别包括一个PHY芯片时，所述设备包括3个FPGA，分别连接第一PHY芯片和两个第二PHY芯片。

在其它可选方案中，所述时钟源也可以不是所述主交换盘提供的系统时钟，只要保证提供给一个设备中的时钟盘和业务盘的时钟源是同源的即可。

本实施例中，由于实现方案是分布式的，将会涉及到时钟盘和业务盘的配合问题。1588报文在分布式系统各单盘之间转发，由于报文拥塞或者设备自身的硬件特性的原因，每个1588报文在设备内部的驻留时间是不一样的，如果不对这部分驻留时间做处理，可能会降低1588协议的同步性能，严重时可能造成不满足应用的性能要求。

本可选方案中，所述第一PHY芯片还可以用于在收到所述处理芯片发送的1588报文时，在该1588报文中记录第一接收时刻(从主交换盘的角度是“接收”)；

所述第二PHY芯片还可以用于在收到所述主交换盘转发的1588报文时记录第一发送时刻(从主交换盘的角度是“发送”)，并计算第一发送时刻和所述第一接收时刻相隔的时间长度，将计算结果填充到1588报文的CF域中；当从所述设备的外部接收到1588报文时，在该1588报文中记录第二接收时刻(从主交换盘的角度是“接收”)。

所述第一PHY芯片还用于在收到所述主交换盘转发的1588报文时记录第二发送时刻(从主交换盘的角度是“发送”)，并计算第二发送时刻和所述第二接收时刻相隔的时间长度，将计算结果填充到1588报文的CF域中。

也就是说：在时钟盘和业务盘的PHY芯片同步(工作频率一样，而且时间基准一样)的基础上，在每个PHY芯片分别记录1588报文的接收时刻和发送时刻(从主交换盘的角度看)，并在报文发送时将时间差填充到1588报文的CF(CorrectionField，校正域)中；时钟盘上用于处理1588协议的处理芯片根据1588协议处理1588报文的CF值，就能消除设备内部驻留时间波动对同步性能的影响。

本可选方案的一个例子如图2所示，图2中包括一个时钟盘、一个主交换盘和两个业务盘。时钟盘包括第一PHY芯片PHY1以及处理芯片，两个业务盘分别包括第二PHY芯片：PHY2和PHY3。

如图2所示，1588报文在设备中存在两条传输路径：

1588报文输出方向：时钟盘产生1588报文，经过主交换盘转发后从业务盘发出去。

1588报文输入方向：业务盘接收1588报文，经过主交换盘转发后给时钟盘，由时钟盘处理。

1588报文的输出过程如实线箭头所示，处理芯片生成1588报文后发送到时钟盘的PHY1；PHY1记录本芯片从处理芯片接收到1588报文的第一接收时间T1，然后将1588报文发送到主交换盘中的交换芯片；交换芯片将时钟盘发送的1588报文分别转发给业务盘的PHY2和PHY3；PHY2记录本芯片从交换芯片接收到1588报文的第一发送时间T2，并将时间差(T2－T1)填充到该1588报文的CF域中后输出该1588报文；PHY3记录本芯片从交换芯片接收到1588报文的第一发送时间T3，并将时间差(T3－T1)填充到该1588报文的CF域中后输出该1588报文。

1588报文的输入过程如虚线箭头所示，PHY2记录本芯片从设备的外部接收到1588报文的第二接收时间T4，然后将1588报文发送到主交换盘中的交换芯片；PHY3记录本芯片从设备的外部接收到1588报文的第二接收时间T5，然后将1588报文发送到主交换盘中的交换芯片；PHY1记录本芯片从交换芯片接收到1588报文的第二发送时间T6，并将时间差(T6－T4)或(T6－T5)填充到该1588报文的CF域中后，将该1588报文发送给处理芯片。

本例子中，采用分布式的时钟盘实现1588协议的功能的框架，使用PHY打时间戳，以过滤设备的驻留时间抖动。设备内部TC的驻留时间计算独立于系统时钟。

本可选方案中，考虑网络扩容时的业务盘热插入对同步的影响，使用时钟盘PHY产生的定时脉冲配合业务盘的时间计数器模块同步PHY时间基准以支持1588协议的热插拔功能。

本可选方案中，所述第一PHY芯片还可以用于当所述设备插入新的业务盘时，获取本PHY芯片的时间戳，在所获取的时间戳上加上预定的时间长度得到预计时刻，将预计时刻通过板间通信发送给所述新的业务盘的第二PHY芯片；在所述预计时刻到达时，发送帧同步信号给所述新的业务盘的第二PHY芯片；

所述新的业务盘的第二PHY芯片将会保存通过板间通信接收的所述预计时刻；当从所述时钟盘收到帧同步信号时，将时间基准校准到所保存的所述预计时刻。

其中，所述预定的时间长度为预期的延时，可以根据经验或试验获得，可以但不限于为10秒。

其中，主交换盘可以通过不断轮询来感知有新的业务盘插入的，然后主交换盘通过板间通信告知时钟盘有新的业务盘插入，从而触发时钟盘进行PHY配置，包括：计算预计时刻、以及在预计时刻发送帧同步信号给所述新的业务盘的第二PHY芯片。

其中，所获取的时间戳可以但不限于为PHY芯片中时间打戳计数器的快照。

本可选方案中，所述第一PHY芯片、第二PHY芯片可以分别包括：用于接收频率信号的第一同步管脚、用于接收帧同步信号的第二同步管脚；

其中，所述第一PHY芯片的第二同步管脚还可以用于在所述预计时刻到达时，发送所述第一PHY芯片产生的帧同步信号给所述新的业务盘的第二PHY芯片。

即：所述第一PHY芯片中的第二同步管脚可以在输入(收帧同步信号)/输出(发帧同步信号)之间进行切换。

本可选方案的优点是别的支持1588协议的业务盘插入设备后也能正常工作，而且不会影响设备中原来已经正常工作的业务盘(比如之前slave设备和master设备已经同步了，设备的时钟功能正在正常工作的情况)，不会中断正在进行的业务和应用。业务盘拔出的情况时不会影响设备中其它业务盘的正常工作，因此无需另外设计业务盘拔出时的处理流程。

本可选方案的一个例子如图3所示。假设开始时在位的是第一业务盘，第二业务盘为后续插入的业务盘，过程包括以下步骤301～305：

301、如果设备要支持1588协议的功能，则时钟盘肯定是在位的，待设备各个盘(包括时钟盘、主交换盘和第一业务盘)都正常启动后，由主交换盘通过FPGA将设备的系统时钟分频(比如8K)后送给时钟盘和第一业务盘的PHY芯片(分别是PHY1和PHY2)的管脚Syncin0，保证各个PHY芯片的工作频率一致。同时主交换盘会在某个适当的时刻(通过板间通信和时钟盘及业务盘协商好的时刻)，给时钟盘和第一业务盘的PHY芯片的管脚Syncin1同时送一个Framesync信号(比如一个上升沿)，各个单盘的PHY芯片根据这个上升沿将时间基准同时校准到0。这样就保证了各个PHY芯片的时间基准和频率一致，其计算的设备驻留时间准确。

302、步骤301之后，时钟盘和第一业务盘的1588内部TC工作正常，主交换盘断开输出的Framesync信号，第一业务盘断开管脚Syncin1的连接。现在插入第二业务盘，该第二业务盘正常启动之后，首先设置自己的PHY芯片的1588协议的基本功能和DPLL(DigitalPhaseLockedLoop，数字锁相环)。主交换盘通过FPGA将设备的系统时钟分频(比如8K)后送给第二业务盘的PHY芯片(PHY3)。

303、时钟盘的PHY1首先获取本PHY芯片的时间戳(就是一个时间计数器的快照)，比如200秒，然后在这个时间戳的基础上加上一个预期的延时(比如10秒)得到预计时刻，将时钟盘的管脚syncin1/syncout从syncin1切换为syncout，syncout在所述预计时刻(210秒)到达时(即步骤305)会产生一个Framesync信号(比如一个上升沿)，通过FPGA送给第二业务盘的管脚syncin1。

304、时钟盘完成上面的动作后，会给第二业务盘发送一个IBC消息，其中携带所述预计时刻210秒(200+10)，让它在收到帧同步信号时设置PHY芯片当前的系统时间为210秒。

305、当210秒这个时刻到来的时候，时钟盘从管脚syncout输出一个Framesync信号，第二业务盘从管脚syncin1收到这个Framesync信号，PHY3将时间基准校准到210秒，这样第二业务盘就和时钟盘就同步了，内部TC功能就能正常工作。

本例子的应用场景如图4所示，在设备作为master(主)设备时，下游是可以接多个slave设备的。开始的时候可能只有第一slave设备和master设备通过第一业务盘同步并锁定时钟，这时候网络中第二slave设备也有时间同步的需求，要求挂接在第二业务盘上。这时候就需要插入第二业务盘，并通过上面提供的分布式系统1588内部TC的实现方法，保证既不影响原来的第一slave设备和master设备同步，又可以支持第二slave设备和master设备同步。

当设备作为slave设备时，也可以通过本实施例的方法实现业务盘和时钟盘时间的内部TC功能，以过滤设备内部转发1588报文导致的驻留时间抖动，保证1588协议的功能正常。

实施例二、一种分布式系统中的设备的同步方法，应用于实施例一所述的设备，如图5所示，包括：

S110、所述时钟盘产生1588报文，经过所述主交换盘转发给所述业务盘；

S120、所述业务盘将从所述主交换盘接收的1588报文输出到所述设备的外部；

S130、所述业务盘将从所述设备的外部接收的1588报文经过所述主交换盘转发给所述时钟盘；

S140、所述时钟盘根据1588协议处理从所述主交换盘接收的1588报文。

本实施例中，S110和S120为设备产生并向外部发送1588报文的过程；S130和S140为设备从外部接收1588报文的过程，这两个过程可以不分先后也可以并行。

本实施例的一种可选方案中，所述方法还包括：

S210、所述主交换盘在第一时刻发送帧同步信号；所述时钟盘的第一物理层PHY芯片、和所述业务盘的第二PHY芯片当接收到所述帧同步信号时将时间基准校准到预定时刻；

S220、所述第一PHY芯片和第二PHY芯片从同一时钟源接收频率信号，以所述频率信号作为工作频率。

其中，步骤S220是一个持续的步骤，需要在设备工作期间一直执行，以保证工作频率持续同步；步骤S210则用来同步时间基准，可以只在设备启动时执行一次，也可以周期性执行。

本可选方案中，是采用同时钟源加帧同步信号的方式保证第一、第二PHY芯片时间完全同步，从而使时钟盘和业务盘之间保持时间同步；在实际应用中，也不排除采用其它方式实现时钟盘和业务盘的时间同步。

本可选方案中，S210前还可以包括：

所述时钟盘、主交换盘及业务盘通过板间通信协商确定所述第一时刻。

本可选方案中，所述预定时刻可以但不限于为所述第一PHY芯片或第二PHY芯片收到所述帧同步信号时，本芯片所保存的时刻；所保存的时刻为默认时刻，或通过板间通信收到的时刻。

本可选方案中，所述方法还可以包括：

S230、所述主交换盘当所述设备中在位的盘都正常启动后，输出系统时钟；所述设备中的现场可编程门阵列FPGA对所述系统时钟进行分频，产生所述频率信号，发送给所述第一PHY芯片和第二PHY芯片。

同S220一样，S230是一个持续的步骤，需要在设备工作期间一直执行，以保证工作频率持续同步；在实际应用中，不限于将系统时钟分频后作为时钟源的做法，用设备外部的时钟源也可以，只要保证第一、第二PHY芯片是从同一个时钟源或完全同步的时钟源接收频率信号即可。

本实施例的一种可选方案中，所述时钟盘产生1588报文，经过所述主交换盘转发给所述业务盘包括：

所述时钟盘的处理芯片产生1588报文发送给所述时钟盘的第一PHY芯片；所述第一PHY芯片在收到所述处理芯片发送的1588报文时，在该1588报文中记录第一接收时刻，将该1588报文经过所述主交换盘转发给所述业务盘；

所述业务盘将从所述主交换盘接收的1588报文输出到所述设备的外部包括：

所述业务盘的第二PHY芯片在收到所述主交换盘转发的1588报文时记录第一发送时刻，并计算第一发送时刻和所述第一接收时刻相隔的时间长度，将计算结果填充到该1588报文的CF域中，将该1588报文输出到所述设备的外部；

所述业务盘将从所述设备的外部接收的1588报文经过所述主交换盘转发给所述时钟盘包括：

所述第二PHY芯片当从所述设备的外部接收到1588报文时，在该1588报文中记录所述第二接收时刻，将该1588报文经过所述主交换盘转发给所述第一PHY芯片；

所述时钟盘从所述主交换盘接收1588报文后，根据1588协议处理所接收的1588报文前还包括：

所述第一PHY芯片在收到所述主交换盘转发的1588报文时记录第二发送时刻，并计算所述第二发送时刻和第二接收时刻相隔的时间长度，将计算结果填充到该1588报文的CF域中，将该1588报文转发给所述处理芯片。

本可选方案可以过滤设备内部的驻留时间抖动，同步性能高。

本实施例的一种可选方案中，所述的方法还包括：

当所述设备插入新的业务盘时，所述时钟盘的第一PHY芯片获取本PHY芯片的时间戳，在所获取的时间戳上加上预定的时间长度得到预计时刻，将预计时刻通过板间通信发送给所述新的业务盘的第二PHY芯片；所述新的业务盘的第二PHY芯片保存通过板间通信收到的所述预计时刻；

所述第一PHY芯片在所述预计时刻到达时，发送帧同步信号给所述新的业务盘的第二PHY芯片；所述新的业务盘的第二PHY芯片当收到所述帧同步信号时，将时间基准校准到所保存的所述预计时刻。

其它实施细节可参见实施例一。

本领域普通技术人员可以理解上述方法中的全部或部分步骤可通过程序来指令相关硬件完成，所述程序可以存储于计算机可读存储介质中，如只读存储器、磁盘或光盘等。可选地，上述实施例的全部或部分步骤也可以使用一个或多个集成电路来实现。相应地，上述实施例中的各模块/单元可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。本发明不限制于任何特定形式的硬件和软件的结合。

虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (16)

1.一种分布式系统中的设备，包括：主交换盘、一个或多个业务盘；

其特征在于，还包括：

时钟盘，用于产生1588报文，经过所述主交换盘转发给所述业务盘；从所述主交换盘接收1588报文，根据1588协议处理所接收的1588报文；

所述业务盘用于将从所述主交换盘接收的1588报文输出到所述设备的外部；将从所述设备的外部接收的1588报文经过所述主交换盘转发给所述时钟盘。

2.如权利要求1所述的设备，其特征在于，所述时钟盘包括：

处理芯片及第一物理层PHY芯片；

所述处理芯片用于产生1588报文发送给所述第一PHY芯片，根据1588协议处理从所述第一PHY芯片所接收的1588报文；

所述第一PHY芯片用于将从所述处理芯片收到的1588报文经过所述主交换盘转发给所述业务盘；将从所述主交换盘收到的1588报文转发给所述处理芯片；

所述业务盘包括：

第二PHY芯片，用于将从所述主交换盘收到的1588报文输出到所述设备的外部；当从所述设备的外部接收到1588报文时，将该1588报文经过所述主交换盘转发给所述第一PHY芯片。

3.如权利要求2所述的设备，其特征在于：

所述主交换盘还用于在第一时刻发送帧同步信号给所述第一PHY芯片和第二PHY芯片；

所述第一PHY芯片和第二PHY芯片还用于将从同一时钟源接收的频率信号作为工作频率，当接收到所述帧同步信号时将时间基准校准到预定时刻。

4.如权利要求3所述的设备，其特征在于：

所述第一时刻由所述时钟盘、主交换盘及业务盘通过板间通信协商确定。

5.如权利要求3所述的设备，其特征在于：

所述预定时刻为所述第一PHY芯片或第二PHY芯片收到所述帧同步信号时，本芯片所保存的时刻；所保存的时刻为默认时刻，或通过板间通信收到的时刻。

6.如权利要求3所述的设备，其特征在于，还包括：

现场可编程门阵列FPGA；

所述主交换盘还用于当所述设备中在位的盘都正常启动后，输出系统时钟给所述FPGA；

所述FPGA用于对所述系统时钟进行分频，产生所述频率信号，发送给所述第一PHY芯片和第二PHY芯片。

7.如权利要求2～6任一项所述的设备，其特征在于：

所述第一PHY芯片还用于在收到所述处理芯片发送的1588报文时，在该1588报文中记录第一接收时刻；在收到所述主交换盘转发的1588报文时记录第二发送时刻，并计算所述第二发送时刻和第二接收时刻相隔的时间长度，将计算结果填充到该1588报文的CF域中；

所述第二PHY芯片还用于在收到所述主交换盘转发的1588报文时记录第一发送时刻，并计算第一发送时刻和所述第一接收时刻相隔的时间长度，将计算结果填充到该1588报文的CF域中；当从所述设备的外部接收到1588报文时，在该1588报文中记录所述第二接收时刻。

8.如权利要求2～6任一项所述的设备，其特征在于：

所述第一PHY芯片还用于当所述设备插入新的业务盘时，获取本PHY芯片的时间戳，在所获取的时间戳上加上预定的时间长度得到预计时刻，将预计时刻通过板间通信发送给所述新的业务盘的第二PHY芯片；在所述预计时刻到达时，发送帧同步信号给所述新的业务盘的第二PHY芯片。

9.如权利要求8所述的设备，其特征在于：

所述第一PHY芯片、第二PHY芯片分别包括：用于接收频率信号的第一同步管脚、用于接收帧同步信号的第二同步管脚；

所述第一PHY芯片的第二同步管脚还用于在所述预计时刻到达时，发送所述第一PHY芯片产生的帧同步信号给所述新的业务盘的第二PHY芯片。

10.一种分布式系统中的设备的同步方法，应用于权利要求1～8中任一项所述的设备中，包括：

所述时钟盘产生1588报文，经过所述主交换盘转发给所述业务盘；

所述业务盘将从所述主交换盘接收的1588报文输出到所述设备的外部；

所述业务盘将从所述设备的外部接收的1588报文经过所述主交换盘转发给所述时钟盘；

所述时钟盘根据1588协议处理从所述主交换盘接收的1588报文。

11.如权利要求10所述的方法，其特征在于，还包括：

所述主交换盘在第一时刻发送帧同步信号；所述时钟盘的第一物理层PHY芯片、和所述业务盘的第二PHY芯片当接收到所述帧同步信号时将时间基准校准到预定时刻；

所述第一PHY芯片和第二PHY芯片从同一时钟源接收频率信号，以所述频率信号作为工作频率。

12.如权利要求11所述的方法，其特征在于，所述主交换盘在第一时刻发送帧同步信号前还包括：

所述时钟盘、主交换盘及业务盘通过板间通信协商确定所述第一时刻。

13.如权利要求11所述的方法，其特征在于：

所述预定时刻为所述第一PHY芯片或第二PHY芯片收到所述帧同步信号时，本芯片所保存的时刻；所保存的时刻为默认时刻，或通过板间通信收到的时刻。

14.如权利要求11所述的方法，其特征在于，所述第一PHY芯片和第二PHY芯片从同一时钟源接收的频率信号前还包括：

所述主交换盘当所述设备中在位的盘都正常启动后，输出系统时钟；

所述设备中的现场可编程门阵列FPGA对所述系统时钟进行分频，产生所述频率信号，发送给所述第一PHY芯片和第二PHY芯片。

15.如权利要求10～14中任一项所述的方法，其特征在于，所述时钟盘产生1588报文，经过所述主交换盘转发给所述业务盘包括：所述时钟盘的处理芯片产生1588报文发送给所述时钟盘的第一PHY芯片；所述第一PHY芯片在收到所述处理芯片发送的1588报文时，在该1588报文中记录第一接收时刻，将该1588报文经过所述主交换盘转发给所述业务盘；

所述业务盘将从所述主交换盘接收的1588报文输出到所述设备的外部包括：所述业务盘的第二PHY芯片在收到所述主交换盘转发的1588报文时记录第一发送时刻，并计算第一发送时刻和所述第一接收时刻相隔的时间长度，将计算结果填充到该1588报文的CF域中，将该1588报文输出到所述设备的外部；

所述业务盘将从所述设备的外部接收的1588报文经过所述主交换盘转发给所述时钟盘包括：所述第二PHY芯片当从所述设备的外部接收到1588报文时，在该1588报文中记录所述第二接收时刻，将该1588报文经过所述主交换盘转发给所述第一PHY芯片；

所述时钟盘从所述主交换盘接收1588报文后，根据1588协议处理所接收的1588报文前还包括：所述第一PHY芯片在收到所述主交换盘转发的1588报文时记录第二发送时刻，并计算所述第二发送时刻和第二接收时刻相隔的时间长度，将计算结果填充到该1588报文的CF域中，将该1588报文转发给所述处理芯片。

16.如权利要求10～14中任一项所述的方法，其特征在于，还包括：

当所述设备插入新的业务盘时，所述时钟盘的第一PHY芯片获取本PHY芯片的时间戳，在所获取的时间戳上加上预定的时间长度得到预计时刻，将预计时刻通过板间通信发送给所述新的业务盘的第二PHY芯片；所述新的业务盘的第二PHY芯片保存通过板间通信收到的所述预计时刻；

所述第一PHY芯片在所述预计时刻到达时，发送帧同步信号给所述新的业务盘的第二PHY芯片；所述新的业务盘的第二PHY芯片当收到所述帧同步信号时，将时间基准校准到所保存的所述预计时刻。