CN105552015A - 处理半导体封装体的装置及用该装置获其位置信息的方法 - Google Patents

处理半导体封装体的装置及用该装置获其位置信息的方法 Download PDF

Info

Publication number
CN105552015A
CN105552015A CN201510696789.3A CN201510696789A CN105552015A CN 105552015 A CN105552015 A CN 105552015A CN 201510696789 A CN201510696789 A CN 201510696789A CN 105552015 A CN105552015 A CN 105552015A
Authority
CN
China
Prior art keywords
semiconductor package
package body
vacuum
adsorption zone
evacuated panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510696789.3A
Other languages
English (en)
Other versions
CN105552015B (zh
Inventor
韩光勋
李祯燮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semes Co Ltd
Original Assignee
Semes Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semes Co Ltd filed Critical Semes Co Ltd
Publication of CN105552015A publication Critical patent/CN105552015A/zh
Application granted granted Critical
Publication of CN105552015B publication Critical patent/CN105552015B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

一种处理半导体封装体的装置,包括具有吸附区的真空板,在吸附区中真空孔形成贯穿吸附区以真空吸附半导体封装体,与真空板连接并配置成提供与真空孔连通的真空室的主体,以及在真空板上邻近吸附区设置的基准标记,以提供基准位置来获得半导体封装体在吸附区上的位置信息。半导体封装体的位置信息包括半导体封装体相对于基准位置的相对位置。

Description

处理半导体封装体的装置及用该装置获其位置信息的方法
技术领域
本发明涉及一种用于处理半导体封装体的装置,以及使用该装置来获得半导体封装体的位置信息的方法,更特别地,涉及一种真空吸附半导体封装体以处理经由切割工艺(sawingprocess)而个体化的半导体封装体的装置,以及获得由半导体封装体处理装置真空吸附的半导体封装体的位置信息的方法。
背景技术
通常,通过重复执行一连串的制造工艺,半导体器件形成于用作半导体衬底的硅晶圆上。形成于硅晶圆上的半导体器件通过划切工艺(dicingprocess)划分,并通过粘合工艺(bondingprocess)粘合到衬底上。粘合后的半导体器件通过模压工艺(moldingprocess)封装,从而得到了由多个半导体封装体组成的半导体带。
半导体封装体由半导体带通过切割工艺而个体化,然后通过分类过程(sortingprocess)分类成良品或不良品。详细地,半导体带装载在卡盘台(chucktable)上,然后由切割刀划分成半导体封装体。进一步地,个体化的半导体封装体由封装体拾取器拾取,然后执行清洗和干燥工艺。更进一步地,半导体封装体由检测相机检测,然后传送到托盘上。接着,半导体封装体根据检测结果分类成良品或不良品。
诸如拾取器、检测台、翻转台、托盘等的半导体封装体处理装置可用来执行清洗、干燥、检测和分类工艺。拾取器和台可真空吸附半导体封装体以便处理该半导体封装体。然而,当半导体封装体的大小和/或数量改变时,必须更换半导体封装体处理装置,这样切割和分类设备的运转率可能因此而降低。
为了解决上述问题,可使用具有真空板的半导体封装体处理装置,该真空板具有能够支承各种半导体封装体的吸附区。特别地,吸附区可具有充分大的面积以支承各种半导体封装体。
然而,半导体封装体放置在吸附区上的位置可根据半导体封装体的大小和/或数量而变化。也就是说,由于较大的半导体封装体放置的位置可能不同于较小的半导体封装体放置的位置,因此必须获得半导体封装体的位置信息以检测和分类半导体封装体。
发明内容
本发明提供了一种能够获得半导体封装体的位置信息的半导体封装体处理装置,以及使用该装置来获得半导体封装体的位置信息的方法。
根据本发明一方面,用于处理半导体封装体的装置可包括具有吸附区的真空板,在吸附区中真空孔形成贯穿吸附区以真空吸附半导体封装体,与真空板连接并配置成提供与真空孔连通的真空室的主体,和在真空板上邻近吸附区设置的基准标记,以提供基准位置来获得半导体封装体在吸附区上的位置信息。
根据一些示范性实施方式,真空板可具有矩形板状,并且基准标记可分别设置在真空板的至少三个转角部分上。
根据一些示范性实施方式,基准标记可以是形成于真空板的转角部分上的矩形袋。
根据一些示范性实施方式,主体可包括平行于真空板设置的基板和设置在真空板与基板之间以形成真空室的侧壁。
根据一些示范性实施方式,基板可具有多个与真空泵连接的真空通道,以及多个用于连接真空通道与真空室的第二真空孔。
根据一些示范性实施方式,各个半导体封装体可由多个真空孔真空吸附。
根据一些示范性实施方式,装置还可包括设置在真空室中以调节吸附区的大小的止挡单元,和配置成使止挡单元与吸附区的外围部分形成紧密接触以减少吸附区的大小的驱动部。
根据一些示范性实施方式,止挡单元可包括配置成与吸附区的第一外围部分形成紧密接触的第一止挡部件,设置在第一止挡部件内侧并配置成与第一外围部分内侧的第二外围部分形成紧密接触的第二止挡部件,配置成支承第一止挡部件和第二止挡部件的支承部件,和设置在第一止挡部件和支承部件之间的弹性部件。特别地,当支承部件藉由驱动部向上移动时,第一止挡部件在第二止挡部件之前与吸附区形成紧密接触。
根据一些示范性实施方式,具有柔性的吸附垫可设置在真空板上,并且真空孔可形成贯穿所述真空板与所述吸附垫。
根据一些示范性实施方式,装置还可包括配置成将真空室分隔成多个空间的隔断壁部件。
根据一些示范性实施方式,具有通孔的挡板水平设置在真空室中,并且隔断壁部件可设置在挡板上。
根据一些示范性实施方式,装置还可包括至少一个设置在隔断壁部件下面并配置成提供真空室中的真空压力的真空单元。
根据一些示范性实施方式,真空单元可与压缩空气源连接,真空单元具有中空管形状以提供由压缩空气源供给的空气的流动通道,并且具有至少一个配置成连接空气的流动通道与真空室的开口,以便提供真空压力到真空室中。
根据本发明的另一方面,获得半导体封装体的位置信息的方法可包括准备用于处理半导体封装体的装置,该装置包括具有吸附区的真空板,在吸附区中真空孔形成贯穿吸附区以真空吸附半导体封装体,与真空板连接并配置成提供与真空孔连通的真空室的主体,和在真空板上邻近吸附区设置的基准标记,以提供基准位置来获得半导体封装体在吸附区上的位置信息;获取基准标记的图像以获得对应于基准标记的基准坐标;将半导体封装体以多个行与列的方式放置在吸附区上;和获得邻近基准标记设置的半导体封装体的图像以获得半导体封装体相对于基准标记的相对坐标。
根据一些示范性实施方式,真空板可具有矩形板状,并且基准标记可分别设置在真空板的至少三个转角部分上。
根据一些示范性实施方式,该方法还可包括通过使用半导体封装体在行与列方向上的数量和相对坐标之间在行与列方向上的距离来计算半导体封装体的行距与列距。
附图说明
根据以下说明连同附图能够更详细地理解示范性实施方式,其中:
图1是根据本发明一示范性实施方式的半导体封装体处理装置的示意平面图;
图2及图3是图1中所示半导体封装体处理装置的示意剖面图;
图4是图1中所示真空板的放大剖面图;
图5是具有不同大小的半导体封装体支承于图1中所示的真空板上的状态的放大剖面图;
图6是图1中所示真空板的另一实例的剖面图;
图7是图6中所示真空板的放大剖面图;
图8及图9是图2及图3中所示的止挡单元和驱动部的剖面图;
图10及图11是根据本发明另一示范性实施方式的半导体封装体处理装置的剖面图;
图12至图14是使用图1中所示的半导体封装体处理装置来获得半导体封装体的位置信息的方法的示意图。
具体实施方式
以下,参照附图详细描述根据本发明实施方式用于粘合裸芯的装置及方法。本发明可作出各种改型,并且可以以各种形式体现,所以具体实施方式会示于附图中,并在说明书中详细描述。然而,本发明不应解释为局限于本文提出的实施方式。更确切地说,应当理解,不脱离本发明实质及技术范围的改型、等同方式和替代形式也落在本发明的范围内。在各个附图中,相同的附图标记始终指代相同的元件。在附图中,为了清楚说明,结构尺寸会放大或缩小。
“第一”或“第二”的术语可用来描述各种元件,然而元件不应局限于这些术语。这些术语仅用来区分一个元件与另一个元件。例如,在不脱离本发明范围的情况下,第一元件可命名为第二元件,反之亦然。
本文中使用的术语仅用来描述具体实施方式,并不旨在限制本发明。单数形式的术语可包括复数形式,除非表示相反的。在说明书中,诸如“包含”、“包括”、或“具有”的术语用来列举本文公开的特征、数量、步骤、操作、元件、组件或其组合的存在,不应解释为预先排除了一个或多个其他特征、数量、步骤、操作、元件、组件或其组合的存在或是可追加性。
除非另有定义,本文使用的所有术语,包括技术和科学术语,具有通常可被本领域普通技术人员理解的相同的含义。进一步理解,诸如常用字典中定义的那些术语应当理解成具有与相关领域中上下文含义相一致的含义,而不应理解成理想化或过度形式化的含义,除非在本文中明确定义为具有这种含义。
图1是根据本发明一示范性实施方式的半导体封装体处理装置的示意平面图。
参照图1,根据本发明一示范性实施方式的半导体封装体处理装置100可用来在切割和分类工艺中处理半导体封装体10。例如,半导体封装体处理装置100可用作干燥半导体封装体10的干燥台,检测半导体封装体10的检测台,拾取半导体封装体10的拾取器,分类半导体封装体10的托盘等。
装置100可包括具有吸附区112的真空板110以真空吸附半导体封装体10,在吸附区112中形成有贯穿其的真空孔114(见图2)。特别地,基准标记102可设置在真空板110上。基准标记102可提供基准位置以获得放置在吸附区112上的半导体封装体10的位置信息。真空板110可具有矩形板状,基准标记102可设置在真空板110的转角部分。例如,基准标记102可设置在真空板110的三个转角部分上。
根据一示范性实施方式,矩形袋可用作基准标记102。然而,基准标记102的形状可以变化。例如,十字或矩形图案,圆形袋等可用作基准标记102。进一步地,圆形,矩形或十字形贴纸也可用作基准标记102。
具有各种尺寸的半导体封装体10可置于吸附区112上,并且半导体封装体10的数量还可以变化。置于吸附区112上的半导体封装体10可藉由真空孔114提供的真空压力而真空吸附在吸附区112上。
半导体封装体10的位置信息可包括半导体封装体10相对于基准标记102的相对位置。例如,获得对应于基准标记102的基准坐标,然后可获得半导体封装体10相对于基准标记102的相对坐标。
图2及图3是图1中所示的半导体封装体处理装置的示意剖面图。
参照图2及图3,主体120可与真空板110的下部连接。主体120可配置成提供与真空孔114连通的真空室122。然而,当半导体封装体处理装置100用作拾取半导体封装体10的拾取器时,主体120可设置在真空板110上,于是半导体封装体10可真空吸附到真空板110的下部上。
主体120可以是具有开放上部的矩形盒状。主体120的开放上部可由真空板110覆盖。根据一示范性实施方式,隔断壁部件130可设置于主体120中以将真空室122分隔成多个空间。隔断壁部件130可用来规律地保持在真空室122的分隔空间中的真空压力。
特别地,当半导体封装体处理装置100在半导体封装体分类过程中用作托盘时,即使是在一些半导体封装体由拾取器拾取之后,在剩下的半导体封装体10下面的空间中的真空损失藉由隔断壁部件130可充分地减少。这样,在执行半导体封装体分类工艺时,半导体封装体10可由半导体封装体处理装置100稳定地支承。
根据一示范性实施方式,具有多个通孔142的挡板140可水平设置在真空室122中,并且隔断壁部件130可设置在该挡板140上。
进一步地,至少一个真空单元150可设置在隔断壁部件130下面,即在挡板140下面,以提供真空室122中的真空压力。
真空单元150可在主体120的内部空间(即,真空室122)中提供压缩空气的流动通道。特别地,如图2和图3所示,真空单元150可具有在真空室122中纵向延伸的中空管形状,并且可具有与真空室122连通的开口152。
真空单元150可与供给压缩空气的压缩空气源160连接。压缩空气源160供给的压缩空气可以以高速在真空单元150中流动。详细地,真空单元150的端部可与压缩空气源160连接,这样压缩空气可通过真空单元150的另一个端部释放到主体120外。
由于压缩空气的流动,真空单元150的内压力可变得低于主体120的内压力(即,真空室122的压力),借此真空室122中的空气可通过开口152吸入到真空单元150中。结果,真空压力可通过真空单元150提供至真空室122,这样半导体封装体10可因此真空吸附到真空板110上。
如图所示,虽然有三个真空单元150设置在真空室122中,真空单元150的数量可以改变。因此,本发明的范围并不受真空单元150的数量限制。
真空室122藉由挡板140可分成上真空室和下真空室。通过通孔142,真空压力可均匀地提供至由设置在挡板140上的隔断壁部件130分隔出的空间。
真空单元150可藉由空气管与压缩空气源160连接。例如,虽未示于图中,压缩空气源160可包括空气泵、用于容纳压缩空气的空气筒等。
如图3所示,当使用多个真空单元150时,共轨式歧管162可设置在真空单元150与压缩空气源160之间。详细地,歧管162可用来均匀地供给压缩空气至真空单元150。歧管162可藉由主空气管164与压缩空气源160连接,并藉由分支空气管166与真空单元150连接。
根据一示范性实施方式,各半导体封装体10可被多个真空孔114真空吸附。也就是说,真空孔114可配置成使得各半导体封装体10对应于多个真空孔114。
图4是图1中所示真空板的放大剖面图。
参照图4,多个真空孔114可用来真空吸附一个半导体封装体10。与一个真空孔用来真空吸附一个半导体封装体的现有技术相比较,由于具有较小尺寸的多个真空孔114用来真空吸附一个半导体封装体,即使半导体封装体10的大小和数量有所改变,也不需要改变半导体封装体处理装置100。
图5是具有不同尺寸的半导体封装体支承在如图1所示的真空板上的状态的放大剖面图。
参照图4及图5,与图4中所示的半导体封装体10相比较,当具有不同尺寸的半导体封装体10A支承在真空板110上时,一些真空孔112可设置在半导体封装体10A之间。然而,由于真空孔114具有相对较小的内径,通过一些在半导体封装体10A之间的真空孔114的真空损失可以不考虑,因此半导体封装体10A可充分地真空吸附到真空板110上。
根据一示范性实施方式,多个凹部116可形成于真空板110的上表面部分。真空孔114可各自与凹部116连接,因此小的真空室可仅在半导体封装体10的下面由凹部116形成。凹部116可用来增加真空压力施加于半导体封装体10上的面积。
再次参照图2及图3,隔断壁部件130可与真空板110的吸附区112的下表面形成紧密接触。可取地,隔断壁部件130的上部与真空孔114之间的吸附区112的下表面形成紧密接触。特别地,隔断壁部件130可具有刀刃形状以防止隔断壁部件闭合真空孔114。详细地,隔断壁部件130的厚度可往上逐渐减少,因此隔断壁部件130的上部可与吸附区112的下表面形成线接触。
图6是图1中所示真空板的另一个实例的剖面图,图7是图6中所示真空板的放大剖面图。
参照图6及图7,吸附垫110B可设置在真空板110A上。特别地,真空孔114可形成贯穿真空板110A和吸附垫110B。
例如,第二凹部(吸附垫110B插入其中)可形成于真空板110A的上表面部分。特别地,吸附垫110B可由柔性材料制成以稳定地真空吸附半导体封装体10。例如,吸附垫110B可由硅树脂、橡胶等制成。
再次参照图2及图3,止挡单元170可设置于真空室122中以调节吸附区112(其中真空孔114形成贯穿吸附区112)的大小。止挡单元170可藉由驱动部180竖直移动。驱动部180可使止挡单元170与吸附区112下表面的外围部分形成紧密接触以减小吸附区112的大小。
例如,止挡单元170可具有矩形环状。或者,止挡单元170可具有条状。在这种情况下,四个止挡单元170可以以矩形环状设置在真空室122中。
图8及图9是图2及图3中所示的止挡单元和驱动部的操作的剖面图。
参照图8及图9,止挡单元170可包括配置成与吸附区112下表面的第一外围部分形成紧密接触的第一止挡部件172,和设置在第一止挡部件172内侧、配置成与第一外围部分内侧的第二外围部分形成紧密接触的第二止挡部件174。
第一止挡部件172及第二止挡部件174可由支承部件176支承,并且驱动部180可竖直移动支承部件176。例如,驱动部180可包括气缸。然而,驱动部180的构造可改变,因此本发明的范围并不受驱动部180的构造限制。
根据一示范性实施方式,第一止挡部件172可弹性地支承在支承部件176上。例如,诸如螺旋弹簧的弹性部件178可设置在第一止挡部件172与支承部件176之间,第一止挡部件172通过弹性部件178可定位成高于第二止挡部件174。因此,当支承部件176藉由驱动部180向上移动时,第一止挡部件172可在第二止挡部件174之前与吸附区112的下表面形成紧密接触。
虽然未于图中示出,第二弹性部件(未示出)可设置在第二止挡部件174与支承部件176之间以吸收第二止挡部件174与吸附区112下表面之间的震动。然而,尽管如此,第一止挡部件172可定位成高于第二止挡部件174。
如图所示,使用了第一止挡部件172和第二止挡部件174。然而,替代地,第三止挡部件(未示出)可进一步设置在第二止挡部件174的内侧。因此,本发明的范围并不受止挡部件的数量限制。
驱动部180可调节第一止挡部件172和第二止挡部件174的高度以调节吸附区112的大小。例如,根据半导体封装体10的整体尺寸,即,半导体带的尺寸,驱动部180可选择性地使第一止挡部件172或者是使第一止挡部件172和第二止挡部件174两者与吸附区112的下表面形成紧密接触。
例如,如图8所示,当具有相对较小的第一尺寸的半导体封装体10A支承在真空板110上时,驱动部180可使第一止挡部件172与吸附区112下表面的第一外围部分形成紧密接触。进一步地,如图9所示,当具有小于第一尺寸的第二尺寸的半导体封装体10B支承在真空板110上时,驱动部180可使第一止挡部件172和第二止挡部件174两者与吸附区112下表面的第一外围部分和第二外围部分形成紧密接触。
结果,即使半导体封装体10的大小与数量有所改变,也不需要改变半导体封装体处理装置100。
图10及图11是根据本发明另一示范性实施方式的半导体封装体处理装置的剖面图。
参照图10及图11,用于支承半导体封装体10的半导体封装体处理装置100可包括具有吸附区112的真空板110,以及与真空板110连接的主体190,在吸附区112中形成有贯穿吸附区112的真空孔114,主体190配置成提供与真空孔114连通的真空室122。
主体190可包括平行于真空板110设置的基板192,和设置在真空板110与基板192之间的侧壁194。侧壁194可用来提供真空室122。特别地,基板192可具有多个与真空泵200连接的真空通道196,以及多个用于连接真空通道196与真空室122的第二真空孔198。
虽未于图中示出,例如,真空泵200可包括如图2及图3中所示的真空单元,并且真空通道196可藉由真空管与真空单元的开口连接。然而,真空泵200的构造可变化。因此,本发明的范围并不受真空泵200的构造限制。
图12至图14是使用图1中所示的半导体封装体处理装置来获得半导体封装体的位置信息的方法的示意图。
参照图12至图14,首先,可准备如上所述的半导体封装体处理装置100。此时,基准标记102可设置在真空板110的三个转角部分。
例如相机的图像获取单元210可设置在半导体封装体处理装置100上以获得置于真空板110的吸附区112上的半导体封装体10的位置信息。图像获取单元210和/或半导体封装体处理装置100可藉由附加的驱动部(未示出)移动。
图像获取单元210可获取在真空板110上的基准标记102的图像。基准标记102的图像可传送至计算装置(未示出)。计算装置可根据基准标记102的图像获得基准标记102的中心坐标,基准标记102的中心坐标可用作基准坐标以获得半导体封装体10的位置信息。
半导体封装体10可置于吸附区112上,然后半导体封装体10藉由真空孔114提供的真空压力真空吸附到吸附区112上。半导体封装体10可在吸附区112上布置成多个行与列。
接着,图像获取单元210可获取邻近基准标记102设置的半导体封装体10的图像。
半导体封装体10的图像可传送至计算装置。计算装置可根据半导体封装体10的图像获得其中心坐标。进一步地,计算装置可获得半导体封装体10相对于基准标记102的相对坐标。
例如,计算装置可计算第一基准标记102A与相邻的第一半导体封装体10C之间在行与列方向上的距离dx及dy,以便获得第一半导体封装体10C相对于第一基准标记102A的第一相对坐标。
进一步地,计算装置可计算第二基准标记102B(其在行方向上与第一基准标记102A分隔设置)与相邻的第二半导体封装体10D之间在行与列方向上的距离,以便获得第二半导体封装体10D相对于第二基准标记102B的第二相对坐标。更进一步地,计算装置可计算第三基准标记102C(其在列方向上与第一基准标记102A分隔设置)与邻近的第三半导体封装体10E之间在行与列方向上的距离,以便获得第三半导体封装体10E相对于第三基准标记102C的第三相对坐标。
所有半导体封装体10的位置信息可根据第一半导体封装体10C、第二半导体封装体10D和第三半导体封装体10E的相对坐标获得。
特别地,半导体封装体10的行距及列距可通过使用半导体封装体10在行与列方向上的数量,和三个半导体封装体10C、10D和10E在行与列方向上的相对坐标之间的距离来计算。特别是,即使半导体封装体10的大小与数量有所改变,如图13与图14所示,半导体封装体10的位置信息可通过使用上述方法容易地获得。
根据本发明如上所述的示范性实施方式,半导体封装体处理装置100可包括具有吸附区112的真空板110,与真空板110连接的主体120,和真空板110上邻近吸附区112设置以提供基准位置来获得半导体封装体10在吸附区112上的位置信息的基准标记102,在吸附区112中形成有贯穿吸附区112的真空孔114,主体120配置成提供与真空孔114连通的真空室122。
基准标记102可用来获得基准坐标,半导体封装体10的位置信息可根据邻近基准标记102的半导体封装体10C、10D和10E的相对坐标获得。特别地,即使半导体封装体10的大小与数量有所改变,基准坐标可用作绝对坐标。因此,获得半导体封装体10的位置信息所需的时间可充分地缩短。
而且,即使半导体封装体10的大小及数量有所改变,也不需要改变半导体封装体处理装置100。因此,切割与分类工艺所需的时间与成本可充分地降低。
尽管已参考具体实施方式描述了半导体封装体处理装置以及使用该装置来获得半导体封装体位置信息的方法,但本方明并不局限于此。因此,本领域技术人员容易理解,在不脱离本发明由所附权利要求限定的实质及范围的情况下,可作出各种改型及变化。

Claims (16)

1.处理半导体封装体的装置,所述装置包括:
具有吸附区的真空板,在所述吸附区中真空孔形成贯穿所述吸附区以真空吸附所述半导体封装体;
与所述真空板连接并配置成提供与所述真空孔连通的真空室的主体;和
在所述真空板上邻近所述吸附区设置的基准标记,以提供基准位置来获得所述半导体封装体在所述吸附区上的位置信息。
2.如权利要求1所述的装置,其中所述真空板具有矩形板状,并且所述基准标记分别设置在所述真空板的至少三个转角部分上。
3.如权利要求2所述的装置,其中所述基准标记是形成于所述真空板的所述转角部分上的矩形袋。
4.如权利要求1所述的装置,其中所述主体包括:
平行于所述真空板设置的基板;和
设置在所述真空板与所述基板之间以形成所述真空室的侧壁。
5.如权利要求4所述的装置,其中所述基板具有多个与真空泵连接的真空通道,以及多个用于连接所述真空通道与所述真空室的第二真空孔。
6.如权利要求1所述的装置,其中各个所述半导体封装体由多个真空孔真空吸附。
7.如权利要求1所述的装置,还包括:
设置在所述真空室中以调节所述吸附区的大小的止挡单元;和
配置成使所述止挡单元与所述吸附区的外围部分形成紧密接触以减少所述吸附区的大小的驱动部。
8.如权利要求7所述的装置,其中所述止挡单元包括:
配置成与所述吸附区的第一外围部分形成紧密接触的第一止挡部件;
设置在所述第一止挡部件内侧并配置成与所述第一外围部分内侧的第二外围部分形成紧密接触的第二止挡部件;
配置成支承所述第一止挡部件和所述第二止挡部件的支承部件;和
设置在所述第一止挡部件和所述支承部件之间的弹性部件,并且
当所述支承部件藉由所述驱动部向上移动时,所述第一止挡部件在所述第二止挡部件之前与所述吸附区形成紧密接触。
9.如权利要求1所述的装置,其中具有柔性的吸附垫设置在所述真空板上,并且所述真空孔形成贯穿所述真空板与所述吸附垫。
10.如权利要求1所述的装置,还包括配置成将所述真空室分隔成多个空间的隔断壁部件。
11.如权利要求10所述的装置,其中具有通孔的挡板水平设置在所述真空室中,并且所述隔断壁部件设置在所述挡板上。
12.如权利要求10所述的装置,还包括至少一个设置在所述隔断壁部件下面并配置成提供所述真空室中的真空压力的真空单元。
13.如权利要求12所述的装置,其中所述真空单元与压缩空气源连接,所述真空单元具有中空管形状以提供由所述压缩空气源供给的空气的流动通道,并且具有至少一个配置成连接所述空气的所述流动通道与所述真空室的开口,以便提供所述真空压力到所述真空室中。
14.获得半导体封装体的位置信息的方法,所述方法包括:
准备处理所述半导体封装体的装置,所述装置包括:具有吸附区的真空板,在所述吸附区中真空孔形成贯穿所述吸附区以真空吸附所述半导体封装体;与所述真空板连接并配置成提供与所述真空孔连通的真空室的主体;和在所述真空板上邻近所述吸附区设置的基准标记,以提供基准位置来获得所述半导体封装体在所述吸附区上的位置信息;
获取所述基准标记的图像以获得对应于所述基准标记的基准坐标;
将所述半导体封装体以多个行与列的方式放置在所述吸附区上;和
获得邻近所述基准标记设置的半导体封装体的图像以获得所述半导体封装体相对于所述基准标记的相对坐标。
15.如权利要求14所述的方法,其中所述真空板具有矩形板状,并且所述基准标记分别设置在所述真空板的至少三个转角部分上。
16.如权利要求15所述的方法,还包括通过使用所述半导体封装体在行与列方向上的数量和所述相对坐标之间在所述行与列方向上的距离来计算所述半导体封装体的行距与列距。
CN201510696789.3A 2014-10-24 2015-10-23 处理半导体封装体的装置及用该装置获其位置信息的方法 Active CN105552015B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140144755A KR101704124B1 (ko) 2014-10-24 2014-10-24 반도체 패키지 핸들링 장치 및 이를 이용하여 반도체 패키지들의 위치 정보를 획득하는 방법
KR10-2014-0144755 2014-10-24

Publications (2)

Publication Number Publication Date
CN105552015A true CN105552015A (zh) 2016-05-04
CN105552015B CN105552015B (zh) 2018-06-01

Family

ID=55831118

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510696789.3A Active CN105552015B (zh) 2014-10-24 2015-10-23 处理半导体封装体的装置及用该装置获其位置信息的方法

Country Status (3)

Country Link
KR (1) KR101704124B1 (zh)
CN (1) CN105552015B (zh)
TW (1) TWI562266B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108811327A (zh) * 2017-05-05 2018-11-13 苏州微影激光技术有限公司 一种pcb的真空吸附装置、方法及pcb曝光机
CN110637357A (zh) * 2017-06-21 2019-12-31 惠普印迪格公司 真空工作台

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100835977B1 (ko) * 2007-02-28 2008-06-09 주식회사 고려반도체시스템 웨이퍼 절삭 장치용 척 테이블 및 그 제어방법
CN101924017A (zh) * 2009-06-11 2010-12-22 细美事有限公司 基板加热单元和包含该基板加热单元的基板处理装置
KR20110034176A (ko) * 2009-09-28 2011-04-05 송인직 가변형 진공흡착테이블
JP2013172130A (ja) * 2012-02-23 2013-09-02 Panasonic Corp 電子部品搭載方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480628B1 (ko) * 2002-11-11 2005-03-31 삼성전자주식회사 에어 블로잉을 이용한 칩 픽업 방법 및 장치
US7028396B2 (en) * 2003-04-14 2006-04-18 Texas Instruments Incorporated Semiconductor chip pick and place process and equipment
KR100582056B1 (ko) * 2004-07-05 2006-05-23 삼성전자주식회사 박형 칩 분리 장치 및 그를 이용한 박형 칩 분리 방법
TWI463580B (zh) * 2007-06-19 2014-12-01 Renesas Electronics Corp Manufacturing method of semiconductor integrated circuit device
KR101195827B1 (ko) * 2009-04-23 2012-11-05 세크론 주식회사 반도체 칩 패키지의 에지 검출 방법
KR20110138879A (ko) * 2010-06-22 2011-12-28 삼성전기주식회사 광 픽업을 이용한 가공 오차 수정방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100835977B1 (ko) * 2007-02-28 2008-06-09 주식회사 고려반도체시스템 웨이퍼 절삭 장치용 척 테이블 및 그 제어방법
CN101924017A (zh) * 2009-06-11 2010-12-22 细美事有限公司 基板加热单元和包含该基板加热单元的基板处理装置
KR20110034176A (ko) * 2009-09-28 2011-04-05 송인직 가변형 진공흡착테이블
JP2013172130A (ja) * 2012-02-23 2013-09-02 Panasonic Corp 電子部品搭載方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108811327A (zh) * 2017-05-05 2018-11-13 苏州微影激光技术有限公司 一种pcb的真空吸附装置、方法及pcb曝光机
CN110637357A (zh) * 2017-06-21 2019-12-31 惠普印迪格公司 真空工作台

Also Published As

Publication number Publication date
KR20160048370A (ko) 2016-05-04
KR101704124B1 (ko) 2017-02-07
TW201616591A (zh) 2016-05-01
CN105552015B (zh) 2018-06-01
TWI562266B (en) 2016-12-11

Similar Documents

Publication Publication Date Title
KR102651554B1 (ko) 접합 장치, 접합 시스템, 접합 방법 및 컴퓨터 기억 매체
TWI584396B (zh) 用於支撐半導體封裝體之托盤台架
US20090026676A1 (en) Non-Contact Type Suction Holding Apparatus
JP6407803B2 (ja) 接合装置、接合システム、接合方法、プログラム及びコンピュータ記憶媒体
KR102057266B1 (ko) 엔드 핸들러
KR101647877B1 (ko) 반도체 패키지들을 지지하기 위한 테이블 조립체
CN110265318A (zh) 芯片贴装装置及半导体装置的制造方法
TW201603179A (zh) 用以支撐半導體封裝體之台架組裝體
CN105552015A (zh) 处理半导体封装体的装置及用该装置获其位置信息的方法
KR101684803B1 (ko) 반도체 패키지들을 진공 흡착하기 위한 진공 테이블
KR20160052195A (ko) 반도체 패키지 및 반도체 스트립 이송 장치
KR102401361B1 (ko) 다이 본딩 장치
KR101489373B1 (ko) 반도체 장치용 테스트 핸들러의 트레이 이물질 제거장치
JP5311458B2 (ja) 容器群積付け装置及び積付け方法
TW202023902A (zh) 真空包裝機構
KR101496041B1 (ko) 반도체 패키지들을 지지하기 위한 테이블 조립체
KR101684785B1 (ko) 반도체 패키지 픽업 장치
KR102158825B1 (ko) 반도체 패키지 픽업 장치
KR100861024B1 (ko) 반도체 제조 장치
CN104985417A (zh) 一种胶圈全自动插pin机
CN215918273U (zh) 移载装置及其应用的油冷器检测站
KR102344112B1 (ko) 반도체 패키지들을 진공 흡착하기 위한 진공 테이블
US20240165829A1 (en) Vacuum suction head and apparatus for transferring semiconductor product using the same
KR102312862B1 (ko) 반도체 패키지 픽업 장치
TW202426373A (zh) 取料裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant