CN105531394A - 成膜掩模、成膜装置、成膜方法以及触摸面板基板 - Google Patents
成膜掩模、成膜装置、成膜方法以及触摸面板基板 Download PDFInfo
- Publication number
- CN105531394A CN105531394A CN201480049663.0A CN201480049663A CN105531394A CN 105531394 A CN105531394 A CN 105531394A CN 201480049663 A CN201480049663 A CN 201480049663A CN 105531394 A CN105531394 A CN 105531394A
- Authority
- CN
- China
- Prior art keywords
- mask
- mentioned
- film
- substrate
- patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/04—Coating on selected surface areas, e.g. using masks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/04—Coating on selected surface areas, e.g. using masks
- C23C14/042—Coating on selected surface areas, e.g. using masks using masks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
- G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
- G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Organic Chemistry (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Physical Vapour Deposition (AREA)
- Position Input By Displaying (AREA)
Abstract
本发明涉及成膜掩模、成膜装置、成膜方法以及触摸面板基板。本发明为具备:第一掩模(2),其形成有与在基板上成膜的薄膜图案相同的形状尺寸的多个第一开口图案(4);以及第二掩模(3),其形成内含上述多个第一开口图案(4)中的至少一个的大小的第二开口图案(10),并以相对于该第一掩模(2)成为非约束状态的方式被重叠地设置在上述第一掩模(2)上而构成。
Description
技术领域
本发明涉及成膜掩模,特别是涉及以廉价的方法抑制由掩模材料与薄膜材料的线膨胀系数的差引起的掩模的变形的影响而能够实现薄膜图案的位置精度的提高的成膜掩模、成膜装置、成膜方法以及触摸面板基板。
背景技术
对以往的成膜掩模而言,覆盖应成为非堆积区域的部分并与基体材料表面紧贴的材料使用利用了由挠性的薄膜构成的可挠性粘贴薄膜的成膜掩模,并在使可挠性粘贴薄膜紧贴于基体材料的成膜侧整个表面后,选择性地除去覆盖应形成所希望的堆积层的区域的可挠性粘贴薄膜,之后实施形成堆积层的成膜工序,最后除去残留在基体材料表面上的可挠性粘贴薄膜(例如,参照专利文献1)。
专利文献1:日本特开2012-111985号公报
但是,在这样的以往的成膜掩模中,由于掩模材料例如是聚酰亚胺等可挠性的树脂薄膜,所以存在因该薄膜与作为被堆积在薄膜上的薄膜材料的例如透明导电膜的线膨胀系数的差而在薄膜上产生褶皱、翘曲等变形,成膜的薄膜图案的位置精度恶化的问题。
在该情况下,也考虑将设置了内含被形成于树脂制的薄膜的开口图案的大小的贯通孔的例如由殷钢、或者殷钢合金的磁性金属材料构成的薄板紧密接触在薄膜上而一体化,并通过被配置于基板的背面的磁铁吸引磁性薄板而使薄膜紧贴于基板的成膜面而成膜,但由于薄膜与磁性薄板的线膨胀系数不同,所以双方产生内部应力。因此,若在将薄膜和磁性薄板固定于框架之后,在薄膜上激光加工开口图案,则有上述内部应力一部分被释放而产生开口图案的位置偏移的可能。因此,实现在基板上成膜的薄膜图案的位置精度的提高很困难。
并且,由于在磁性薄板与在该磁性薄板上堆积的薄膜的线膨胀系数的差较大时,磁性薄板变形为凸状,所以存在薄膜的一部分从基板的成膜面浮起而第一开口图案的位置偏移,或因薄膜材料从开口图案的边缘部绕到薄膜与基板的间隙并成膜,所以薄膜图案的边缘部模糊的问题。因此,在该情况下,实现在基板上成膜的薄膜图案的位置精度的提高也很困难。
同时,由于磁性薄板的变形而作用于磁性薄板的磁力降低,所以有成膜掩模的位置偏移的可能,由此实现在基板上成膜的薄膜图案的位置精度的提高很困难。
为了同时解决上述任意的问题,需要选择基板、薄膜及磁性薄板的各材料、以及成膜材料的线膨胀系数相互近似的材料。然而,存在选择的各材料被限定,材料费升高的问题。
发明内容
因此,本发明的目的在于提供一种应对这样的问题点,以廉价的方法抑制由掩模材料与薄膜材料的线膨胀系数的差引起的掩模的变形的影响而能够实现薄膜图案的位置精度的提高的成膜掩模、成膜装置、成膜方法以及触摸面板基板。
为了实现上述目的,本发明的成膜掩模具备以下部件而构成:第一掩模,其形成了与在基板上成膜的薄膜图案相同的形状尺寸的多个第一开口图案;以及第二掩模,其形成内含上述多个第一开口图案中的至少一个的大小的第二开口图案,并以相对于该第一掩模成为非约束状态的方式被重叠地设置在上述第一掩模上。
另外,本发明的成膜装置在真空室内具备以下的部件而构成:掩模支架,其以在两者间成为非约束状态的方式重叠地具备形成了与在基板上成膜的薄膜图案相同的形状尺寸的多个第一开口图案的第一掩模、以及形成了内含上述多个第一开口图案中的至少一个的大小的第二开口图案的第二掩模的成膜掩模的上述第一掩模成为上述基板侧的方式进行保持;以及掩模加载机构,其使上述掩模支架移动并使上述第一掩模紧贴于被基板支架保持的上述基板的成膜面。
并且,本发明的成膜方法进行使以在两者间成为非约束状态的方式重叠地具备形成了与在基板上成膜的薄膜图案相同的形状尺寸的多个第一开口图案的第一掩模、以及形成了内含上述多个第一开口图案中的至少一个的大小的第二开口图案的第二掩模的成膜掩模的上述第一掩模侧紧贴于上述基板的成膜面的第一步骤;经由上述第一掩模的上述第一开口图案在上述基板的成膜面成膜上述薄膜图案的第二步骤;以及在对多张基板实施了上述第一以及第二步骤后,从上述第一掩模剥离上述第二掩模的第三步骤。
而且,本发明的触摸面板基板是使用上述成膜方法,在透明的玻璃基板上形成了由透明导电膜构成的电极的装置。
根据本发明,由于使成膜掩模成为在第一掩模上以相对于第一掩模成为非约束状态的方式重叠第二掩模的构造,并使第一掩模侧紧贴于基板的成膜面来使用,所以堆积在掩模上的薄膜材料主要在第二掩模上。因此,由掩模材料与堆积在其上的薄膜材料的线膨胀系数的差引起而变形的主要是第二掩模,能够抑制作为主掩模的第一掩模的变形。因此,能够实现成膜的薄膜图案的位置精度的提高。并且,在成膜掩模的使用次数增加而第二掩模的变形量超过预先决定的变形的允许极限值时,能够剥离第二掩模更换为其它的第二掩模。并且,由于第二掩模的第二开口图案的形成精度与第一掩模的第一开口图案的形成精度相比可以较为粗糙,所以第二掩模的制造成本廉价。因此,能够以廉价的方法抑制对由掩模的变形引起的开口图案的位置偏移的影响,实现成膜的薄膜图案的位置精度的提高。
附图说明
图1是表示本发明的成膜掩模的一个实施方式的图,图1中的(a)是俯视图,图1中的(b)是图1中的(a)的O-O线剖面向视图。
图2是表示使用上述成膜掩模的成膜装置的一个实施方式的简要结构图。
图3是对使用上述成膜装置进行的成膜方法进行说明的流程图。
图4是表示使用上述成膜方法制造的触摸面板基板的一个构成例的俯视图。
图5是表示上述成膜掩模的第二掩模的变形量的测量的说明图,表示成膜前的状态。
图6是表示上述触摸面板基板的透明电极的成膜的剖视图。
图7是表示使用上述成膜掩模反复进行成膜,第二掩模的变形进展的状态的说明图。
具体实施方式
以下,基于附图对本发明的实施方式详细地进行说明。图1是表示本发明的成膜掩模的实施方式的图,图1中的(a)是俯视图,图1中的(b)是图1中的(a)的O-O线剖面向视图。该成膜掩模1是用于在基板上经由开口图案成膜的部件,具备第一掩模2以及第二掩模3而构成。
上述第一掩模2是用于在基板上经由第一开口图案4成膜,并形成薄膜图案的掩膜,为主掩模,构成为具备树脂制的薄膜5、金属薄膜6、以及金属框架7。此外,第一掩模2也可以仅由薄膜5构成,在本实施方式中,对带有金属框架7的情况进行说明。
在这里,上述薄膜5与在基板上成膜的多个薄膜图案对应地形成了与该薄膜图案形状尺寸相同的贯通的多个第一开口图案4,例如是厚度为10μm~30μm左右的聚酰亚胺或者聚对苯二甲酸乙二酯(PET)等透过可见光的树脂制薄膜。此外,在以下的说明中,对线膨胀系数是近似作为被成膜基板的玻璃的线膨胀系数的3×10-6~5×10-6/℃左右的聚酰亚胺的情况进行说明。
并且,上述薄膜5设置有与上述第一开口图案4分立地贯通的开口部8。该开口部8用于测量在第一掩模2的薄膜5与后述的第二掩模3之间产生的间隙并估计第二掩模3的变形量。详细而言,能够利用与透明的玻璃基板的成膜面相反的一侧所具备的第一传感器,通过上述开口部8来测量第二掩模3的上述基板侧的面3a的位置,并利用与上述第一传感器邻接并具备的第二传感器来测量第一掩模2的上述薄膜5的基板侧的面5a的位置,并基于两个测量值来计算第一掩模2的薄膜5与第二掩模3之间的间隙。
此外,如图1所示,薄膜5形成多个开口部8,也可以与各开口部8对应地设置将第一以及第二传感器设为一组的多个组的传感器。由此,能够在较宽的范围内测量第一掩模2的薄膜5与第二掩模3之间的间隙,根据其最大值或者平均值更加准确地估计第二掩模3的变形量。
另外,在上述薄膜5的面5a,在形成上述多个第一开口图案4的有效区域的外侧区域,沿着薄膜5的周边部设置有由独立的多个图案构成的金属薄膜6。该金属薄膜6被点焊于后述的金属框架7的一端面7a,用于将上述薄膜5固定于金属框架7,例如电镀形成。或者,也可以使用金属掩模通过溅射或者蒸镀来形成,也可以在薄膜5的一面5a的整个面成膜了金属薄膜后,蚀刻来形成独立的多个金属薄膜6的图案。
并且,在上述薄膜5的面5a侧,设置有具有内含上述薄膜5的多个第一开口图案4以及开口部8的大小的开口9,且外形与上述薄膜5的外形大致相等的大小的框状的金属框架7。该金属框架7在架设了上述薄膜5的状态下,将薄膜5的金属薄膜6的部分点焊于一端面7a来支承薄膜5,由厚度为30mm~50mm左右的例如殷钢或者殷钢合金等磁性金属材料形成。
在上述第一掩模2的上述薄膜5的另一面5b,以相对于第一掩模2在水平方向不被约束且能够剥离的方式设置有第二掩模3。该第二掩模3用于在第一掩模2的薄膜5上堆积薄膜材料,基于薄膜5与薄膜材料的线膨胀系数的差来防止薄膜5变形,且为子掩模,由形成了内含多个第一开口图案4中的至少一个的大小的第二开口图案10的、与第一掩模2的薄膜5相同的树脂制的薄膜,例如聚酰亚胺形成。
接下来,对使用这样构成的成膜掩模1的成膜装置进行说明。图2是表示上述成膜装置的一个实施方式的简要结构图。
该成膜装置是用于使用上述成膜掩模1在基板11上形成多个薄膜图案的装置,且是例如在靶12与基板11之间生成等离子体并成膜的溅射装置。在以下的说明中,对成膜装置是RF溅射装置的情况进行说明。
上述RF溅射装置在真空室13内具备靶支架14、基板支架15、闸门16、掩模支架17、以及掩模加载机构18而构成。
上述靶支架14保持将成膜材料整形为板状的靶12,经由旁路电容器20与外部具备的高频电源19电连接,能够施加13.56MHz的高频电压,为阴极电极。
在上述靶支架14的下侧,设置有基板支架15。该基板支架15与上述靶12对置地保持作为被成膜基板的玻璃基板11,并被接地,且为阳极电极。另外,在基板支架15,与被后述的掩模支架17保持的成膜掩模1的第一掩模2的开口部8对应地内置有第一传感器21,与该第一传感器21邻接地内置有第二传感器22(参照图5)。
上述第一传感器21用于通过第一掩模2的上述开口部8来测量第二掩模3的基板11侧的面3a的高度方向的相对位置,第二传感器22用于测量第一掩模2的薄膜5的基板11侧的面5a的高度方向的相对位置,并且,例如具备发光部和受光部,是将根据距离变化的受光元件的成像位置换算为距离的三角测距方式的位移传感器。
在上述靶支架14与基板支架15之间,以能够进退的方式设置有闸门16。该闸门16在图2中沿箭头A、B方向移动用于开闭溅射粒子的通路,在基板11与靶12之间生成等离子体来进行的溅射中,通过控制从向箭头A方向移动打开溅射粒子的通路的状态到向箭头B方向移动关闭溅射粒子的通路的时间,能够控制成膜的薄膜的膜厚。
在上述基板支架15与闸门16之间设置有掩模支架17。该掩模支架17将上述成膜掩模1保持为该第一掩模2侧成为基板支架15侧,且固定住成膜掩模1的边缘部而一体地保持第一掩模2和第二掩模3。
以能够驱动上述掩模支架17的方式设置有掩模加载机构18。该掩模加载机构18使掩模支架17在例如基板支架15与闸门16之间进退,而且上下移动,且能够在掩模支架17下降时使第一掩模2的薄膜5紧贴于被基板支架15保持的基板11的成膜面。
此外,在图2中,符号23是用于排出真空室13内的气体的排气口,符号24是用于向真空室13内导入非活性气体的气体导入口。另外,符号25是用于避免阳极离子碰撞与基板11对置的靶12的部分以外的、例如靶支架14的部分的屏蔽部件,与靶12的中央区域对应地设置有开口26。
接下来,参照图3的流程图对使用这样构成的成膜装置的成膜进行说明。在以下的说明中,作为一个例子对图4所示那样的触摸面板基板27的透明电极28的形成进行描述。另外,在这里,对成膜装置是在作为成膜室的真空室13的旁边具备被闸阀分隔且能够抽真空的前室的串排的成膜装置的情况进行说明。
首先,在真空室13内的靶支架14安装氧化铟锡(以下称为“ITO(IndiumTinOxide)”)的靶12。
并且,在对准了第一掩模2和第二掩模3之后,将重叠成为一体的成膜掩模1保持于掩模支架17。此时,成膜掩模1被保持为第一掩模2成为基板支架15侧(在图2中为下侧)。由此成膜准备结束(步骤S1)。
接着,进行抽真空直到真空室13内的真空度达到预先决定的值。详细而言,被设置于排气口23的排气阀打开,真空室13内被排气。此时,气体导入口24的气体导入阀关闭。
另一方面,在被抽真空到与上述真空室13内的真空度大致相同的真空度的未图示的前室内,将作为被成膜基板的例如多张透明玻璃基板11收纳于例如省略图示的盒并待机。
若真空室13内的真空度达到预先决定的值,则打开分隔上述前室与真空室13的省略图示的闸阀,通过省略图示的基板加载机构输送在上述前室待机中的多张玻璃基板11中的一张并设置于真空室13内的基板支架15的中央部(步骤S2)。之后,关闭上述闸阀。
接下来,在掩模加载机构18启动将成膜掩模1置于基板11上后,例如通过内置于基板支架15并具备的省略图示的对准照相机,拍摄在玻璃基板11上预先设置的省略图示的对准标记和在成膜掩模1的第一掩模2上预先设置的省略图示的对准标记,以两个对准标记成为规定的位置关系的方式,移动例如成膜掩模1侧来进行对准。而且,若对准结束则通过掩模加载机构18使成膜掩模1下降,并将第一掩模2的薄膜5紧贴于玻璃基板11的成膜面(步骤S3)。
此时,也可以在玻璃基板11的周边部的侧方的基板支架15上设置磁铁,通过该磁铁吸附成膜掩模1的金属框架7将成膜掩模1固定于基板支架15。在该情况下,成膜掩模1的第一掩模2的薄膜5因自重而下垂并紧贴于玻璃基板11的成膜面,优选以磁铁和金属框架7的总高度尺寸比玻璃基板11的高度尺寸稍微升高的方式设定磁铁和金属框架7的高度。
若成膜掩模1的设置结束,则通过第一以及第二传感器21、22来测量第一掩模2的薄膜5与第二掩模3之间的间隙尺寸。详细而言,如图5所示,利用第一传感器21通过第一掩模2的开口部8例如照射激光L1,另一方面测定被第二掩模3的基板11侧的面3a反射的激光L1的在受光元件上成像的位置的相对于预先决定的基准位置的位移量,并通过三角距离方式来测量第二掩模3的基板11侧的面3a的高度方向的位置t1。
同时,利用第二传感器22例如照射激光L2,另一方面测定被第一掩模2的薄膜5的基板11侧的面5a反射的激光L2的在受光元件上成像的位置的、相对于预先决定的基准位置的位移量,并通过三角距离方式来测量第一掩模2的薄膜5的基板11侧的面5a的高度方向的位置t2。而且,通过省略图示的控制用个人计算机(PC)运算{t1-t2-t0(薄膜5的厚度)},并计算第一掩模2与第二掩模3之间的间隙尺寸Δt。并且,将其计算结果存储至控制用PC的存储器(步骤S4)。
若成膜开始前的上述间隙尺寸Δt的测量结束,则打开省略图示的气体导入阀,从气体导入口24导入一定流量的非活性气体,例如氩(Ar)气。并且,对排气口23的省略图示的排气阀进行调节来调整排气流量,将真空室13内的氩气的量设定为预先决定的规定值。
接着,启动高频电源19,对靶支架14(阴极电极)施加预先决定的规定值的高频电压。由此,氩气电离在靶12与基板11之间生成等离子体。此外,此时,闸门16被关闭。
在闸门16被关闭的状态下执行了一定时间的预溅射后,闸门16被打开而开始主溅射(步骤S5)。而且,若主溅射经过预先决定的规定时间,则闸门16被关闭而成膜结束。由此,如图6所示,经由第一掩模2的第一开口图案4在玻璃基板11上成膜ITO的透明导电膜29,制造形成有如图4所示那样的透明电极28的触摸面板基板27。
在上述步骤S5的成膜执行中,与上述相同,如图7所示,通过第一传感器21测量第二掩模3的面3a的高度位置t1′以及通过第二传感器22测量第一掩模2的薄膜5的面5a的高度位置t2′,并运算(t1′-t2′-t0)来计算第一以及第二掩模2、3间的间隙尺寸Δt′。而且,对从控制用PC的存储器读出的成膜开始前的第一以及第二掩模2、3间的间隙尺寸Δt与成膜后的该间隙尺寸Δt′进行减法处理,来计算间隙的增加量(Δt′-Δt)(步骤S6)。
此外,在上述间隙的增加量(Δt′-Δt)的计算中,第一掩模2的薄膜5的厚度t0被抵消,所以第一以及第二掩模2、3间的间隙尺寸即使确定为
Δt=t1-t2
Δt′=t1′-t2′
来进行处理,在计算上也不会影响。
在执行成膜时,由于等离子体而成膜掩模1被加热而成膜掩模1的温度上升。因此,若通过成膜在第二掩模3上堆积ITO膜,则由于ITO的线膨胀系数约为7.2×10-6/℃,相对于此作为第二掩模3的聚酰亚胺的线膨胀系数约为3×10-6/℃,所以第二掩模3因与由ITO构成的透明导电膜29的线膨胀系数的差,如图7所示变形为凸状。而且,其变形量随着透明导电膜29的膜厚增加而增大。即、意味着第一以及第二掩模2、3间的间隙增大。因此,基于第一以及第二掩模2、3间的间隙尺寸的增加量(Δt′-Δt)来判定第二掩模3的变形量是否超过了允许范围(步骤S7)。此外,由于堆积在第一掩模2的第一开口图案4的边缘部的透明导电膜29与堆积在邻接的第一开口图案4的边缘部的透明导电膜29断开,所以基于第一掩模2的薄膜5与堆积在其上的透明导电膜29的线膨胀系数的差的上述薄膜5的变形小到能够忽略的程度。因此,在这里,关注第二掩模3的变形量即可。
详细而言,将上述计算出的上述间隙的增加量(Δt′-Δt)与存储于存储器的允许值的判定基准值(阈值)进行比较。而且。在间隙的增加量(Δt′-Δt)比阈值小时,判断为第二掩模3的变形量是允许范围内(在步骤S7中判定为“否”)。
若朝向玻璃基板11的电极28的形成结束,则关闭高频电源19,关闭上述气体导入阀来停止氩气的导入。另外,打开上述排气阀排出真空室13内的气体。
而且,若在步骤S7中,判断为第二掩模3的变形量是允许范围内,则在为“否”判定的情况下,启动掩模加载机构18将成膜掩模1移动到待机位置。并且,打开上述闸阀,启动基板加载机构将触摸面板基板27从真空室13内运到上述前室(步骤S8),并被收纳至上述盒。而且,将盒内的其它的玻璃基板11通过基板加载机构输送到真空室13内(步骤S9),并被设置在基板支架15上(步骤S2)。
而且,与上述相同,在将成膜掩模1紧贴在玻璃基板11上(步骤S3)后,测量第一以及第二掩模2、3间的间隙尺寸。此外,也可以省略该阶段的间隙尺寸的测量。
接下来,与上述相同地向真空室13内导入氩气,开始成膜(步骤S5)。而且,在成膜执行中,与上述相同地测量第一以及第二掩模2、3的间隙尺寸。并且,对该测量值与控制用PC的存储器中最初存储的间隙尺寸值Δt进行减法处理(步骤S6),与存储器中保存的阈值进行比较(步骤S7)。在这里,在上述减法处理结果超过阈值时(在步骤S7中判定为“是”),判断为第二掩模3的变形量超过允许值。
像这样,若在判断为第二掩模3的变形量超过允许值时,成膜结束,则对真空室13内排气,并且搬出触摸面板基板27(步骤S10)。而且,在关闭了分隔真空室13和上述前室的上述闸阀的状态下,破坏真空室13内的真空而成为大气压,室被打开。并且,在剥离并除去了被掩模支架17保持的成膜掩模1的第二掩模3后,安装其它的第二掩模3(步骤S11)。而且,在与上述相同地进行了真空室13内的抽真空后,输送新的基板11(步骤S9),并设置于基板支架15(步骤S2),开始对该新的玻璃基板11的成膜。
根据本发明,由于在作为主掩模的第一掩模2上设置有作为子掩模的第二掩模3,所以成膜材料主要堆积在第二掩模3上。因此,因成膜材料的堆积而变形的主要是第二掩模3,能够抑制第一掩模2的薄膜5的变形。即、由于第二掩模3的开口图案10的加工精度以及位置精度可以比第一掩模2的开口图案4的加工精度以及位置精度粗糙,而且第一以及第二掩模2、3在水平方向相互自由,所以即使第二掩模3稍微变形,对第一掩模2的开口图案4的位置精度的影响也较少。因此,能够提高在基板11上成膜的薄膜图案的位置精度。此外,由于第二掩模3以能够剥离的方式被设置在第一掩模2上,所以在第二掩模3变形为预先设定的值以上时能够更换。因此,成膜掩模1能够长期维持第一掩模2的第一开口图案4的位置精度并能够长时间使用。另外,由于第二掩模3的开口图案10的加工精度可以比第一掩模2的开口图案4的加工精度粗糙,所以第二掩模3的制造成本比第一掩模2的制造成本低。因此,能够减少成膜掩模1的成本。
在上述实施方式中,对在第二掩模3的变形量超过了预先决定的阈值时,判断第二掩模3的更换时期的情况进行了说明,但也可以根据成膜掩模1的使用次数或者成膜时间来判断更换时期。在该情况下,也可以预先通过实验,调查成膜掩模1的使用次数或者成膜时间与第二掩模3的变形量的关系。
另外,在上述实施方式中,对第一以及第二掩模2、3均为树脂制的薄膜的情况进行了说明,但特别地第二掩模3也可以用磁性或者非磁性的金属薄膜或者金属薄板来形成。而且,也可以在第二掩模3的外周边与第一掩模2相同地,设置有具有内含多个第二开口图案10的大小的开口的框状的金属框架。
并且,在上述实施方式中,对薄膜是ITO的透明导电膜29的情况进行了说明,但本发明并不局限于此,也可以是有机或者无机材料的任意的薄膜。
并且,在上述实施方式中,对串排的成膜装置进行了说明,但本发明也可以是间歇式的成膜装置。
而且,在以上的说明中,对成膜装置是溅射装置的情况进行了叙述,但本发明并不局限于此,成膜装置也可以是蒸镀装置。
附图标记说明
1…成膜掩模;2…第一掩模;3…第二掩模;4…第一开口图案;5…薄膜;8…开口部;10…第二开口图案;11…基板;13…真空室;15…基板支架;17…掩模支架;18…掩模加载机构;21…第一传感器;22…第二传感器;27…触摸面板基板;28…透明电极;29…透明导电膜。
Claims (12)
1.一种成膜掩模,其特征在于,构成为具备:
第一掩模,其形成有与在基板上成膜的薄膜图案相同的形状尺寸的多个第一开口图案;以及
第二掩模,其形成内含上述多个第一开口图案中的至少一个的大小的第二开口图案,并以相对于该第一掩模成为非约束状态的方式被重叠地设置在上述第一掩模上。
2.根据权利要求1所述的成膜掩模,其特征在于,
在上述第一掩模,与上述第一开口图案独立地设置了用于测量上述第二掩模的变形量的贯通的开口部。
3.根据权利要求1或2所述的成膜掩模,其特征在于,
至少上述第一掩模是树脂制薄膜。
4.一种成膜装置,其特征在于,
在真空室内,构成为具备:
掩模支架,其以具备第一掩模和第二掩模的成膜掩模中的所述第一掩模成为基板侧的方式进行保持,并且所述第一掩模和所述第二掩模以在两者间成为非约束状态的方式重叠,所述第一掩模形成了与在基板上成膜的薄膜图案相同的形状尺寸的多个第一开口图案,所述第二掩模形成了内含上述多个第一开口图案中的至少一个的大小的第二开口图案;以及
掩模加载机构,其使上述掩模支架移动并使上述第一掩模紧贴于被基板支架保持的上述基板的成膜面。
5.根据权利要求4所述的成膜装置,其特征在于,
上述基板是透明基板,
上述第一掩模与上述第一开口图案独立地设置用于测量上述第二掩模的变形量的贯通的开口部,
上述基板支架内置有用于通过上述第一掩模的上述开口部来测量上述第二掩模的上述基板侧的面的位置的第一传感器、以及用于测量上述第一掩模的上述基板侧的面的位置的第二传感器。
6.根据权利要求4或5所述的成膜装置,其特征在于,
设置了通过闸阀与上述成膜室分隔并能够抽真空的前室。
7.一种成膜方法,其特征在于,进行以下步骤:
使具备第一掩模和第二掩模的成膜掩模中的上述第一掩模侧紧贴于上述基板的成膜面的第一步骤,其中,上述第一掩模和上述第二掩模以在两者间成为非约束状态的方式重叠,并且上述第一掩模形成了与在基板上成膜的薄膜图案相同的形状尺寸的多个第一开口图案的第一掩模,上述第二掩模形成了内含上述多个第一开口图案中的至少一个的大小的第二开口图案;
经由上述第一掩模的上述第一开口图案在上述基板的成膜面成膜上述薄膜图案的第二步骤;以及
对多个基板实施了上述第一以及第二步骤后,从上述第一掩模剥离上述第二掩模的第三步骤。
8.根据权利要求7所述的成膜方法,其特征在于,
上述第三步骤利用在透明的上述基板的与上述成膜面相反的一侧具备的第一传感器,通过在上述第一掩模与上述第一开口图案独立地形成的开口部来测量上述第二掩模的上述基板侧的面的位置,利用与上述第一传感器邻接地具备的第二传感器测量上述第一掩模的上述基板侧的面的位置,若基于两个测量值计算出的上述第二掩模的变形量超过预先决定的值则从上述第一掩模剥离上述第二掩模。
9.根据权利要求7或8所述的成膜方法,其特征在于,
至少上述第一掩模是树脂制薄膜。
10.根据权利要求7或8所述的成膜方法,其特征在于,
上述薄膜图案是被形成在透明的玻璃基板上的透明导电膜。
11.根据权利要求9所述的成膜方法,其特征在于,
上述薄膜图案是被形成在透明的玻璃基板上的透明导电膜。
12.一种触摸面板基板,其特征在于,
使用权利要求7所述的成膜方法,在透明的玻璃基板上形成了由透明导电膜构成的电极。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013186711A JP6142393B2 (ja) | 2013-09-09 | 2013-09-09 | 成膜マスク、成膜装置及び成膜方法並びにタッチパネル基板 |
JP2013-186711 | 2013-09-09 | ||
PCT/JP2014/073761 WO2015034097A1 (ja) | 2013-09-09 | 2014-09-09 | 成膜マスク、成膜装置、成膜方法及びタッチパネル基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105531394A true CN105531394A (zh) | 2016-04-27 |
CN105531394B CN105531394B (zh) | 2019-04-30 |
Family
ID=52628554
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201480049663.0A Expired - Fee Related CN105531394B (zh) | 2013-09-09 | 2014-09-09 | 成膜掩模、成膜装置、成膜方法以及触摸面板基板 |
Country Status (5)
Country | Link |
---|---|
JP (1) | JP6142393B2 (zh) |
KR (1) | KR20160055126A (zh) |
CN (1) | CN105531394B (zh) |
TW (1) | TW201522677A (zh) |
WO (1) | WO2015034097A1 (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108277455A (zh) * | 2018-04-25 | 2018-07-13 | 京东方科技集团股份有限公司 | 掩模板组件及其制备方法 |
CN109287117A (zh) * | 2017-05-23 | 2019-01-29 | 株式会社奥普特尼克斯精密 | 成膜方法以及成膜装置 |
CN111636048A (zh) * | 2020-05-12 | 2020-09-08 | 清华大学 | 一种掩膜及其制造方法、二维材料薄膜图案制造方法 |
CN111769214A (zh) * | 2020-06-22 | 2020-10-13 | 武汉华星光电半导体显示技术有限公司 | 掩膜板及其制作方法 |
CN112342519A (zh) * | 2019-08-09 | 2021-02-09 | 佳能特机株式会社 | 成膜系统、成膜系统的异常部位判别方法及计算机可读取的存储介质 |
CN113093944A (zh) * | 2021-04-19 | 2021-07-09 | 江西展耀微电子有限公司 | 线路及其制备方法、触摸屏 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106367716B (zh) * | 2015-07-24 | 2020-01-07 | 上海和辉光电有限公司 | 掩模板及显示面板的制作方法 |
JP6466589B2 (ja) * | 2015-09-30 | 2019-02-06 | 鴻海精密工業股▲ふん▼有限公司Hon Hai Precision Industry Co.,Ltd. | 微細パターンを有する樹脂フィルムの製造方法および有機el表示装置の製造方法ならびに微細パターン形成用基材フィルムとサポート部材付き樹脂フィルム |
CN108474101B (zh) * | 2016-01-06 | 2020-11-27 | 鸿海精密工业股份有限公司 | 蒸镀掩模及其制造方法、有机el显示装置的制造方法 |
US11331273B2 (en) | 2016-03-31 | 2022-05-17 | Intercept Pharmaceuticals, Inc. | Film-coated tablet having high chemical stability of active ingredient |
CN108461379A (zh) * | 2017-02-21 | 2018-08-28 | 上海和辉光电有限公司 | 掩模装置及显示面板的制作方法 |
KR102634162B1 (ko) * | 2018-10-30 | 2024-02-05 | 캐논 톡키 가부시키가이샤 | 마스크 교환시기 판정장치, 성막장치, 마스크 교환시기 판정방법, 성막방법 및 전자 디바이스의 제조방법 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57143265U (zh) * | 1981-03-02 | 1982-09-08 | ||
JPS62295310A (ja) * | 1986-06-13 | 1987-12-22 | 松下電器産業株式会社 | 透明導電膜の製法 |
JPS6445160U (zh) * | 1987-09-05 | 1989-03-17 | ||
JP2001135704A (ja) * | 1999-11-09 | 2001-05-18 | Sharp Corp | 基板処理装置及び基板搬送用トレイの搬送制御方法 |
CN1534383A (zh) * | 2003-03-27 | 2004-10-06 | ����Sdi��ʽ���� | 显示装置的沉积掩模及其制造方法 |
CN101065827A (zh) * | 2004-11-23 | 2007-10-31 | 阿德文泰克全球有限公司 | 沉积阴影掩膜保护的多层阴影掩膜结构及其制造和使用方法 |
CN102945788A (zh) * | 2011-08-16 | 2013-02-27 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 遮蔽装置及具有其的半导体处理设备 |
WO2013105645A1 (ja) * | 2012-01-12 | 2013-07-18 | 大日本印刷株式会社 | 多面付け蒸着マスクの製造方法及びこれにより得られる多面付け蒸着マスク並びに有機半導体素子の製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005163099A (ja) * | 2003-12-02 | 2005-06-23 | Seiko Epson Corp | マスク、マスクの製造方法、有機el装置の製造方法、有機el装置 |
JP2006063361A (ja) * | 2004-08-25 | 2006-03-09 | Daishinku Corp | 成膜マスク装置 |
JP2012111985A (ja) * | 2010-11-22 | 2012-06-14 | Toppan Printing Co Ltd | 蒸着マスクおよびそれを用いた薄膜パターン形成方法 |
-
2013
- 2013-09-09 JP JP2013186711A patent/JP6142393B2/ja not_active Expired - Fee Related
-
2014
- 2014-09-09 WO PCT/JP2014/073761 patent/WO2015034097A1/ja active Application Filing
- 2014-09-09 CN CN201480049663.0A patent/CN105531394B/zh not_active Expired - Fee Related
- 2014-09-09 TW TW103130982A patent/TW201522677A/zh unknown
- 2014-09-09 KR KR1020167002711A patent/KR20160055126A/ko not_active Application Discontinuation
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57143265U (zh) * | 1981-03-02 | 1982-09-08 | ||
JPS62295310A (ja) * | 1986-06-13 | 1987-12-22 | 松下電器産業株式会社 | 透明導電膜の製法 |
JPS6445160U (zh) * | 1987-09-05 | 1989-03-17 | ||
JP2001135704A (ja) * | 1999-11-09 | 2001-05-18 | Sharp Corp | 基板処理装置及び基板搬送用トレイの搬送制御方法 |
CN1534383A (zh) * | 2003-03-27 | 2004-10-06 | ����Sdi��ʽ���� | 显示装置的沉积掩模及其制造方法 |
CN101065827A (zh) * | 2004-11-23 | 2007-10-31 | 阿德文泰克全球有限公司 | 沉积阴影掩膜保护的多层阴影掩膜结构及其制造和使用方法 |
CN102945788A (zh) * | 2011-08-16 | 2013-02-27 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 遮蔽装置及具有其的半导体处理设备 |
WO2013105645A1 (ja) * | 2012-01-12 | 2013-07-18 | 大日本印刷株式会社 | 多面付け蒸着マスクの製造方法及びこれにより得られる多面付け蒸着マスク並びに有機半導体素子の製造方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109287117A (zh) * | 2017-05-23 | 2019-01-29 | 株式会社奥普特尼克斯精密 | 成膜方法以及成膜装置 |
CN108277455A (zh) * | 2018-04-25 | 2018-07-13 | 京东方科技集团股份有限公司 | 掩模板组件及其制备方法 |
CN112342519A (zh) * | 2019-08-09 | 2021-02-09 | 佳能特机株式会社 | 成膜系统、成膜系统的异常部位判别方法及计算机可读取的存储介质 |
CN112342519B (zh) * | 2019-08-09 | 2023-09-22 | 佳能特机株式会社 | 成膜系统、成膜系统的异常部位判别方法及计算机可读取的存储介质 |
CN111636048A (zh) * | 2020-05-12 | 2020-09-08 | 清华大学 | 一种掩膜及其制造方法、二维材料薄膜图案制造方法 |
CN111636048B (zh) * | 2020-05-12 | 2021-05-07 | 清华大学 | 一种掩膜及其制造方法、二维材料薄膜图案制造方法 |
CN111769214A (zh) * | 2020-06-22 | 2020-10-13 | 武汉华星光电半导体显示技术有限公司 | 掩膜板及其制作方法 |
CN111769214B (zh) * | 2020-06-22 | 2022-10-04 | 武汉华星光电半导体显示技术有限公司 | 掩膜板及其制作方法 |
CN113093944A (zh) * | 2021-04-19 | 2021-07-09 | 江西展耀微电子有限公司 | 线路及其制备方法、触摸屏 |
Also Published As
Publication number | Publication date |
---|---|
JP2015052162A (ja) | 2015-03-19 |
CN105531394B (zh) | 2019-04-30 |
TW201522677A (zh) | 2015-06-16 |
KR20160055126A (ko) | 2016-05-17 |
JP6142393B2 (ja) | 2017-06-07 |
WO2015034097A1 (ja) | 2015-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105531394A (zh) | 成膜掩模、成膜装置、成膜方法以及触摸面板基板 | |
KR101893309B1 (ko) | 얼라인먼트 장치, 얼라인먼트 방법, 성막장치, 성막방법, 및 전자 디스바이스 제조방법 | |
JP4336739B2 (ja) | 成膜装置 | |
CN105555991B (zh) | 成膜掩模以及触摸面板基板 | |
US20120199477A1 (en) | Film forming apparatus | |
KR20160141802A (ko) | 멀티-캐소드를 갖는 증착 시스템 및 그 제조 방법 | |
US20090166195A1 (en) | Sputtering apparatus | |
TWI312012B (en) | Improved magnetron sputtering system for large-area substrates having removable anodes | |
US20190259586A1 (en) | Methods and apparatus for maintaining low non-uniformity over target life | |
US20060254904A1 (en) | Ground shield for a PVD chamber | |
KR20190087382A (ko) | 성막 시스템, 자성체부 및 막의 제조 방법 | |
CN108456860B (zh) | 一种沉积腔室和膜层沉积装置 | |
KR102447419B1 (ko) | 기판 에지 균일성을 위한 방법들 및 장치 | |
US20190036026A1 (en) | A shadow mask with tapered openings formed by double electroforming using positive/negative photoresists | |
JP7069280B2 (ja) | 成膜装置、成膜方法及び電子デバイスの製造方法 | |
KR20200048841A (ko) | 마스크 교환시기 판정장치, 성막장치, 마스크 교환시기 판정방법, 성막방법 및 전자 디바이스의 제조방법 | |
US11387085B2 (en) | Multicathode deposition system | |
JP2006089793A (ja) | 成膜装置 | |
CN100447291C (zh) | 物理气相沉积方法及其设备 | |
US20240035142A1 (en) | Diaphragm assembly for delimiting the coating region of a sputter source, and sputtering device | |
KR101988336B1 (ko) | 인라인 스퍼터 장치 | |
KR102244623B1 (ko) | 재료를 기판 표면 상에 스퍼터링하기 위한 스퍼터링 배열체 | |
CN114908329B (zh) | 校正方法及半导体制造设备 | |
CN102817001A (zh) | 溅镀机及其磁铁的控制方法 | |
KR101245046B1 (ko) | 액정표시장치의 스퍼터링 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20190430 Termination date: 20200909 |
|
CF01 | Termination of patent right due to non-payment of annual fee |