CN105515202B - 数据采集、处理和发送装置、数据处理和发送的方法 - Google Patents

Abstract

本发明提供了一种数据采集、处理和发送装置、数据处理和发送的方法，装置包括：数据采集模块、冗余的数据处理模块、网络发送模块以及一个或多个网络接口，所述冗余的数据处理模块分别从数据采样模块得到n个采样数据，经过所述冗余的数据处理模块处理后分别得到n个处理结果，所述网络发送模块选择n个处理结果的组合形成一网络数据帧，通过所述一个或多个网络接口发送该网络数据帧，n为冗余数，n大于等于2。本本发明的益处是避免了现有技术中过程层设备硬件故障引起网络数据异常、网络控制命令数据异常导致的误动作风险。

Description

数据采集、处理和发送装置、数据处理和发送的方法

技术领域

本发明实施例涉及数字化变电站中过程层装置技术领域，尤其涉及一种数据采集、处理和发送装置、数据处理和发送的方法和数据处理装置。

背景技术

数字化变电站是由智能化一次设备(电子式互感器、智能化开关等)和网络化二次设备分层(过程层、间隔层、站控层)构建，建立在IEC61850标准和通信规范基础上，能够实现变电站内智能电气设备间信息共享和互操作的现代化变电站。

数字化变电站与传统变电站自动化系统相比，不管是在各自的构成元件上还是在系统结构上都有很多差异。从元件方面来说的话，数字化变电站可以分为一次和二次设备这两个层面，再加上一些新的技术的应用，使得这两类设备之间的联系更紧密；从结构方面来说，数字化变电站的每层可以分为：过程层、间隔层和站控层，在每层之间都是采用以太网进行数据通信的。

过程层装置能够采集间隔内所有的模拟量，将其同步后再通过不同的网络通信方式(如IEC61850-9-2等)上送给间隔层装置(如保护、测控等)。同时接收间隔层装置(如保护、测控等)的网络控制命令(如通过GOOSE通信发送的命令)，从而实现对断路器、刀闸的分合操作。随着数字化变电站不断发展，过程层装置如合并单元、智能终端等装置的安全性、可靠性显得尤为重要。

现有技术中，在过程层设备中，通过一个CPU或DSP的计算或逻辑，使得模拟量数据转化为网络数据，或者网络控制命令数据转换成分合操作的控制命令，不存在针对全过程的数据校验。当过程层设备的硬件(如CPU、AD芯片、存储器等)异常的情况，网络数据就会出现异常，根据过程层设备发送的网络数据来控制保护操作，就会存在误动的风险。具体如芯片时序或存储器偶尔异常，造成发送出去的网络数据里的采样数据与实际计算结果不符，但网络数据内的品质位是有效的，因此保护设备接收到此网络数据时不知道此数据是异常的网络数据，一旦符合其动作逻辑就会产生误动；在接收方向，如果此类硬件异常造成送给开出模块的分合闸控制命令与实际期望的不符，也同样会造成误动情况的出现。

因此，亟待提供一种技术方案，解决由于过程层设备硬件故障引起网络采样数据异常、网络控制命令处理异常导致的误动作风险。

发明内容

本发明实施例的目的在于提供一种数据采集、处理和发送装置、数据处理和发送的方法、数据处理装置，用以解决现有技术中过程层设备硬件故障引起网络采样数据异常、网络控制命令处理异常导致的误动作风险。

本发明实施例采用的技术方案如下：

本发明实施例提供一种数据采集、处理和发送装置，其特征在于，包括：数据采集模块、冗余的数据处理模块、网络发送模块以及一个或多个网络接口，所述冗余的数据处理模块分别从数据采样模块得到n个采样数据，经过所述冗余的数据处理模块处理后分别得到n个处理结果，所述网络发送模块选择n个处理结果的组合形成一网络数据帧，通过所述一个或多个网络接口发送该网络数据帧，n为冗余数，n大于等于2。

本发明实施例提供一种数据处理和发送的方法，其包括：冗余的数据处理结果经过冗余的发送处理，形成与冗余发送处理结果对应的冗余的网络数据帧，冗余的网络数据帧经过数据帧比较器比较，比较通过后取其中一帧进行发送，否则不发送。

本发明实施例提供一种数据处理装置，其包括：处理器组、网络接口、输出接口，所述处理器组用于分别对从所述网络接口接收到的冗余的网络数据帧进行解析处理，分别获得其中对应的控制指令，根据控制指令一致的判定结果，控制输出接口输出有效动作信号。

本发明实施例的技术方案具有以下优点：本发明通过数据采集、数据处理、网络发送以及网络数据接收处理环节的冗余和有效比对，避免了现有技术中过程层设备硬件故障引起网络采样数据异常、网络控制命令处理异常导致的误动作风险。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例一数据采集、处理和发送装置结构示意图；

图2为本发明实施例二数据采集模块与数据处理模块结构示意图；

图3为本发明实施例三网络发送模块具体实现结构示意图；

图4为本发明实施例四发送模块具体实现结构示意图；

图5为本发明实施例五数据处理和发送方法流程示意图；

图6为本发明实施例六数据处理装置结构示意图；

图7为本发明实施例七数据处理装置网络数据接收部分具体结构示意图；

图8为本发明实施例八数据处理装置网络数据接收部分具体结构示意图；

图9为本发明具体应用示例的系统结构示意图；

图10为本发明具体应用例基于单FPGA实现的CPU插件架构示意图；

图11为本发明具体应用例单FPGA芯片内部结构示意图；

图12为本发明具体应用例基于双FPGA的实现的CPU插件架构示意图；

图13为本发明具体应用例两片FPGA芯片的内部结构示意图；

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明下述实施例中，以现场可编程门阵列芯片(Field-Programmable GateArra，简称FPGA)来实现为例，需要说明的是，也可以通过其他方式来实现，详细不再赘述。

本发明下述实施例中，以冗余数为2进行说明，在本发明的启发下，冗余数也可以多于2个，本发明实施例详细不再赘述。

图1为本发明实施例一数据采集、处理和发送装置结构示意图；如图1所示，其可以包括：数据采集模块、冗余的数据处理模块、网络发送模块以及一个或多个网络接口，所述冗余的数据处理模块分别从数据采样模块得到与n个采样数据，经过所述冗余的数据处理模块处理后分别得到n个处理结果，所述网络发送模块选择n个处理结果的组合形成一网络数据帧，通过所述一个或多个网络接口发送该网络数据帧，n为冗余数，n大于等于2。

优选地，本实施中，所述冗余的处理模块为下列形式之一或组合：物理上冗余的处理器或一个物理芯片中冗余的处理器核；冗余的FPGA芯片或一个FPGA芯片中冗余的处理模块，所述冗余的处理模块的冗余数量至少为2个，冗余的处理模块处理得到n个处理结果。

优选地，本实施中，所述网络发送模块包含一个或多个网络发送子模块及网络帧比较器，所述网络发送子模块为将n个处理结果的组合转换为网络数据帧的模块。

优选地，本实施例中，所述网络发送子模块取n个处理结果中一个或多个处理结果的组合，结合报文协议和帧格式要求形成网络数据帧。

可选地，当所述网络发送子模块多于一个时，多个网络发送子模块形成的网络数据帧经过网络帧比较器，以帧完全相同或关键数据相同或关键数据误差小于预定范围为比较条件，比较通过则取其中一网络数据帧发送，否则不发送。

图2为本发明实施例二数据采集与数据处理模块结构示意图；如图2所示，数据采集数据处理模块100可以包括：AD采集芯片组以及处理器组，所述AD采集芯片组用于分别对同一模拟信号进行采样处理分别得到互为冗余的采样数据；所述处理器组为冗余处理模块，用于对互为冗余的采样数据分别进行处理得到第一处理结果和第二处理结果。

本实施例中，优选地，所述AD采集芯片组用于分别对同一模拟信号进行采样处理分别得到第一采样数据和第二采样数据，所述第一采样数据和第二采样数据互为冗余；具体地，所述AD采集芯片组至少包括第一AD采集芯片以及第二AD采集芯片，所述第一AD采集芯片和第二AD采集芯片用于分别对同一模拟信号进行采样处理分别得到第一采样数据和第二采样数据。

本实施例中，优选地，所述处理器组用于对第一采样数据进行包括但不限于精度、相位补偿等处理得到第一处理结果数据，以及对第二采样数据进行包括但不限于精度、相位补偿等处理得到第二处理结果数据。具体地，所述处理器组包括第一处理器以及第二处理器，所述第一处理器用于对第一采样数据进行处理得到第一处理结果数据，所述第二处理器用于对第二采样数据进行处理得到第二处理结果数据。

需要说明的是，在其他实施例中，所述AD采集芯片组可以包括多于3个的AD采集芯片，处理器组可以包括多于3个处理器。

上述实施例中，所述数据采集模块输出数字形式的代表一个或多个物理信号量值的数据作为采样数据。

在另外实施例中，所述数据采集模块还可以为下列形式之一或组合：模拟数字转换采集电路；光纤、光电转换电路及接收处理模块组成的数据采集模块；差分电缆线、差分信号接收电路及接收处理模块组成的数据采集模块。具体地，所述数据采集模块为单重化的或冗余的采集电路及接收处理模块，如冗余时，冗余数量为2或以上。所述数据采集模块以物理可见或不可见(如FPGA中不同寄存器)的形式提供n个采样数据。

图3为本发明实施例三网络发送模块具体实现结构示意图；如图3所示，本实施例可以适用于单FPGA实现处理和发送的情形。具体地，网络发送模块300包括：存储块、网络块、比较器，所述存储块用于分别存储接收到冗余的处理结果数据；所述网络块用于对冗余的处理结果数据进行处理生成冗余的网络数据帧；所述比较器用于判断冗余的网络数据帧是否一致，如果一致则发送冗余的网络数据帧之一或全部；否则不发送。

本实施例中，优选地，所述存储块包括若干个数据块，所述若干个数据块用于选择性的存储接收到的冗余的处理结果数据。具体地，所述存储块包括第一数据块、第二数据块、第三数据块以及第四数据块，所述第一数据块和第三数据块用于分别存储接收来自第一处理器接口的第一处理结果数据，所述第二数据块和第四数据块用于分别存储接收来自第二处理器接口的第二处理结果数据。

本实施例中，优选地，所述网络块进一步用于对第一数据块存储的第一处理结果数据和第二数据块存储的第二处理结果数据进行组合、处理生成第一网络数据帧，以及对第三数据块存储的第一处理结果数据和第四数据块存储的第二处理结果数据进行组合、处理生成第二网络数据帧。本实施例中，在根据第一/第二处理结果数据生成第一/第二网络数据帧时，可以合并第一/第二处理结果数据并加上必要的网络帧的格式数据和校验数据后生成第一/第二网络数据帧。

本实施例中，进一步地，所述网络比较器用于判断第一网络数据帧和第二网络数据帧是否一致，如果一致则发送所述第一网络数据帧和第二网络数据帧；否则不发送。

本实施例中，优选地，还可以包括：网络接口，用于发送所述第一网络数据帧或第二网络数据帧。

本实施例中，优选地，还可以包括：第一处理器接口以及第二处理器接口，所述第一处理器接口用于接收第一处理结果数据，所述第二处理器接口用于接收第二处理结果数据。

图4为本发明实施例四网络发送模块具体实现结构示意图；如图4所示，本实施例可以适用于双FPGA实现处理和发送的情形。具体地网络发送模块400可以包括：第一数据处理单元、第二数据处理单元以及比较器，所述第一数据处理单元包括：第一存储块、第一网络块，所述第一存储块用于存储接收到的冗余的处理结果数据；所述第一网络块用于对冗余的处理结果数据进行处理生成一网络数据帧；第二数据处理单元包括：第二存储块、第二网络块，第二存储块用于存储接收到的冗余的处理结果数据；第二网络块用于对冗余的处理结果数据进行处理生成另一网络数据帧；所述比较器用于判断所述一网络数据帧与所述另一网络数据帧是否一致，如果一致则发送所述一网络数据帧和/或所述另一网络数据帧；否则不发送。

本实施例中，优选地，所述第一存储块包括若干个数据块，所述第一存储块的若干个数据块用于选择性的存储接收到的多个处理结果数据，和/或，所述第二存储块包括若干个数据块，所述第二存储块的若干个数据块用于选择性的存储接收到的多个处理结果数据。

本实施例中，具体地，所述第一存储块至少包括第一数据块、第二数据块，第一数据块、第二数据块用于分别存储接收到的第一处理结果数据和第二处理结果数据；和/或，第二存储块包括第三数据块和第四数据块，所述第三数据块、第四数据块用于分别存储接收到的第一处理结果数据和第二处理结果数据。

本实施例中，进一步地，所述第一网络块用于对第一数据块存储的第一处理结果数据和第二数据块存储的第二处理结果数据进行组合、处理生成第一网络数据帧；和/或第二网络块用于对第三数据块存储的第一处理结果数据与第四数据块存储的第二处理结果数据进行组合、处理生成第二网络数据帧；

本实施例中，所述比较器进一步用于判断第一网络数据帧和第二网络数据帧是否一致，如果一致则发送所述第一网络数据帧和第二网络数据帧；否则不发送。

本实施例中，优选地，通过第一数据处理单元的网络接口发送第一或第二网络数据帧。可替代，也可以使用第二数据处理单元发送第一或第二网络数据帧。

本实施例中，优选地，第一数据处理单元包括第一处理器接口以及第二处理器接口，所述第一处理器接口用于接收发送的第一处理结果数据，所述第二处理器接口用于接收发送的第二处理结果数据；第二数据处理单元包括第三处理器接口以及第四处理器接口，所述第三处理器接口用于接收发送的第一处理结果数据，所述第四处理器接口用于接收发送的第二处理结果数据。

图5为本发明实施例五数据处理和发送方法流程示意图；如图5所示，其包括：

S501：冗余的数据处理结果经过冗余的发送处理，形成与冗余发送处理对应的冗余的网络数据帧；

本实施例中，所述冗余的数据处理结果是经过多个处理器或多个处理模块分别处理得到的数据处理结果。

本实施例中，分别选择所述冗余的数据处理结果的之一或组合，根据设定的协议/帧格式形成冗余的网络数据帧。

S502：冗余的网络数据帧经过数据帧比较器比较，比较通过后取其中一帧进行发送，否则不发送。

本实施例中，将所述冗余的网络数据帧进行比较，比较方法包括下述方法之一或者任一组合：帧完全相同、关键数据相同、关键数据误差小于设定范围。

图6为本发明实施例六数据处理装置结构示意图；如图6所示，其可以包括：处理器组、网络接口、输出接口，所述处理器组用于分别对从所述网络接口接收到的冗余的网络数据帧进行解析处理，分别获得其中对应的控制指令，根据控制指令一致的判定结果，控制输出接口输出有效动作信号。

本实施例中，所述冗余的网络数据帧，如图11和图13中RX1、RX2模块所示，为来自同一个物理网络接口的两个冗余的接收模块对一个数据帧的接收结果。

本实施例中，所述输出接口可为继电器输出接点或数据总线信号或光纤网络信号或IO信号。

本实施例中，所述一致的判断结果的判断方法包括：处理器组的一个处理器根据控制指令输出控制信号(1)，另一个处理器根据控制指令输出控制信号(2)，控制信号(1)和控制信号(2)经过逻辑比较控制继电器输出，控制信号(1)和控制信号(2)分别控制继电器的电源端和驱动信号端，两个处理器相互传递信号进行判断，控制信号(1)和控制信号(2)通过总线或IO线传递出去由第三方装置进行判断。

如图10和图12所示，以继电器为输出模块时，CPU1将接收到的控制命令转换为总线和I/O信号传送到输出模块，CPU2根据接收到的控制命令和自身状态分别输出启动、闭锁信号到输出模块，只有CPU1、CPU2给出的信号一致输出模块对应的继电器的接点才会动作。

图7为本发明实施例七数据处理装置网络数据接收的具体结构示意图；如图7所示，本实施例对应于基于单FPGA实现的方案，具体地，网络接口600可以包括：网络块、存储块，所述网络块用于接收冗余的网络数据帧，所述冗余的网络数据帧包括控制指令，所述存储块缓存并发送接收到的第一网络数据帧和第二网络数据。

本实施例中，优选地，所述网络块包括第一接收模块以及第二接收模块，所述第一接收模块用于通过网络接口接收第一网络数据帧，所述第二接收模块用于通过网络接口接收第二网络数据帧，所述冗余的网络数据帧包括第一网络数据帧和第二网络数据帧，所述存储块进一步用于缓存并发送接收到的第一网络数据帧和第二网络数据帧，具体可通过第一数据块和第二数据块来分别存储接收到的第一网络数据帧和第二网络数据帧。并通过第一处理器接口和第二处理器接口分别传送接收到的第一网络数据帧和第二网络数据到第一处理器和第二处理器。

本实施例中，物理网络接口模块的接收信号同时连接到网络块的第一接收模块以及第二接收模块。

上述的第一/第二处理器接口可以视情况具体确定为写接口/读接口，其作为输出接口使用。

图8为本发明实施例八数据处理装置网络数据接收的具体结构示意图；如图8所示，本实施例对应基于双FPGA实现的方案，具体地，网络接口700包括第一数据处理单元、第二数据处理单元，所述第一数据处理单元包括：第一网络块、第一存储块，第一网络块用于接收冗余的网络数据帧中一网络数据帧，所述第一存储块用于缓存并发送所述冗余的网络数据帧中一网络数据帧；第二数据处理单元包括：第二网络块、第二存储块，第二网络块用于接收冗余的网络数据帧中另一网络数据帧，所述第二存储块用于缓存并发送冗余的网络数据帧中另一网络数据帧。

本实施例中，优选地，所述冗余的网络数据帧包括第一网络数据帧和第二网络数据帧，所述第一网络数据第二网络数据帧互为冗余。

本实施例中，第一网络块包括第一接收模块，用于接收第一网络数据帧，所述第一存储块进一步用于缓存并发送第一网络数据帧；第二网络块包括第二接收模块，用于接收第二网络数据帧，所述第二存储块用于缓存并发送第二网络数据帧。

本实施例中，物理网络接口模块的接收信号同时连接到第一网络块的第一接收模块以及第二网络块的第二接收模块。

在上述图7和图8基础上，数据处理装置还包括有处理器组，所述处理器组用于分别对接从网络接口收到的冗余的网络数据帧进行解析处理分别获得对应的控制指令，以根据控制指令一致的判定结果，控制继电器输出有效的接点动作信号。

下述将结合具体应用示例对本发明上述的实施例进行说明。

图9为本发明具体应用示例的系统结构示意图；如图9所示，CPU插件、交流头插件、开入开出插件和电源插件，CPU插件包括由冗余的两片中央处理器CPU1和CPU2(图中未示出)、冗余的AD采样芯片AD1、AD2(图中未示出)，现场可编程门阵列芯片FPGA(图中未示出)、存储芯片等组成(图中未示出)；交流头插件包含各种保护级、测量级PT、CT，其输出送至CPU插件的冗余AD采样芯片AD1、AD2；开入开出插件实现就地采集断路器、刀闸等一次设备的开关量信号通过CAN总线或I/O送至CPU插件的CPU1和CPU2，同时接收CPU1和CPU2通过CAN总线或I/O送过来的网络数据控制命令实现对断路器、刀闸的分合操作；电源插件可接入直流110V、220V或交流220V电源，输出其他插件的工作电源。

图10为本发明具体应用例基于单FPGA实现的CPU插件架构示意图；如图10所示，其包括第一处理器CPU1、第二处理器CPU2、第一AD采集芯片、第二AD采集芯片、开出模块(图11中开出开入插件的结构单元)、光电转换模块，以及单FPGA芯片。

本实施例中，第一处理器CPU1、第二处理器CPU2分别具有外部存储器。

第一处理器CPU1、第二处理器CPU2可以组成处理器组，第一AD采集芯片、第二AD采集芯片可以组成AD采集芯片组，从而组成上述图1的数据采集装置。

AD采集芯片组可以采集多路模拟信号，对于单一模拟信号来说，通过第一AD采集芯片、第二AD采集芯片进行冗余采样分别得到第一采样数据AD1Data和第二采样数据AD2Data，采集芯片采集数据的采样率可以为4KHz。

所述第一处理器CPU1获取并对第一采样数据AD1Data进行处理得到第一处理结果数据AD1data'并发送所述第一处理结果数据AD1data'，所述第二处理器获取并对第二采样数据AD2Data进行处理得到第二处理结果数据并发送第二处理结果数据AD2data'，处理器获取数据的采样率可以为4KHz。第一处理结果数据AD1data'和第二处理结果数据AD2data'通过高速数据总线如PCIE传输给单FPGA芯片进行处理。单FPGA芯片对第一处理结果数据AD1data'和第二处理结果数据AD2data'获得冗余的网络数据帧，当冗余的网路数据帧经过比较一致，则发送冗余的网络数据帧中其中之一或者全部，第一网络数据帧和/或第二网络数据帧可以通过光电转换模块发送。第一处理器CPU1通过第一处理器读接口获取并对接收模块接收的第一网络数据帧解析获得其中的网络数据控制指令，第二处理器CPU2通过第二处理器读接口获取并对另一接收模块接收的第二网络数据帧解析获得其中的网络数据控制指令，如果从第一网络数据帧解析获得的网络数据控制指令与从第二网络数据帧解析获得的网络数据控制指令一致，则可以启动或闭锁相应的开出控制模块继电器线圈的电源端，通过CAN总线或者I/O控制开出模块中继电器线圈的驱动信号端，使继电器才会输出有效的接点动作信号，实现对断路器、刀闸的分合操作。

本实施例中，还可以包括AD处理模块1和AD处理模块2，取代第一处理器CPU1和第二处理器CPU2对第一/第二采样数据进行处理得到第一/第二处理结果数据，而是由AD处理模块1和AD处理模块2直接进行处理。

图11为为本发明具体应用例单FPGA芯片内部结构示意图；如图11所示，其包括：数据块，网络块、网络接口、第一处理器写/读接口、第二处理器读/写接口、比较器，所述存储块包括四个独立的数据块：第一数据块block1_1、第二数据块block1_2、第三数据块block2_1以及第四数据块block2_2，所述第一数据块block1_1和第三数据块block2_1用于分别存储接收到的第一处理结果数据AD1data'，所述第二数据块block1_2和第四数据块block2_2用于分别存储接收到的第二处理结果数据AD2data'，网络块对第一数据块block1_1存储的第一处理结果数据AD1data'和第二数据块block1_2存储的第二处理结果数据AD2data'进行处理生成第一网络数据帧Frame1，以及对第三数据块block2_1存储的第一处理结果数据AD1data'和第四数据块block2_2存储的第二处理结果数据AD2data'进行处理生成第二网络数据帧Frame2。第一网络数据帧Frame1、第二网络数据帧Frame2可以是基于IEC61850-9-2网络数据帧，并包括数据帧的校验部分。

本实施例中，第一处理器CPU1和第二处理器CPU2可以通过第一处理器写/读接口以及高速数据总线PCIE将第一处理结果数据AD1data'第二处理结果数据AD2data'存储到第一数据块block1_1、第二数据块block1_2、第三数据块block2_1以及第四数据块block2_2。

比较器判断第一网络数据帧Frame1和第二网络数据帧Frame2是否一致，如果一致则通过网络接口发送给光电转换模块，由光电转换模块发送所述第一网络数据帧和第二网络数据帧；否则不发送。本实施例中，比较器为数据帧比较器，其按照帧的格式进行所述第一网络数据帧和第二网络数据帧的比对，比较内容包括但不限于数据帧类型、数据帧长度、数据内容和校验部分。

判断所述第一网络数据帧的数据帧类型与所述第二网络数据帧的数据帧类型是否一致；

判断所述第一网络数据帧的数据帧长度与所述第二网络数据帧数据帧长度是否一致；

判断所述第一网络数据帧的数据内容与所述第二网络数据帧的数据据内容是否一致；

判断所述第一网络数据帧的校验部分与所述第二网络数据帧的校验部分是否一致；

当判定所述第一网络数据帧和第二网络数据帧中各自包括的数据帧类型、数据帧长度、数据内容和校验部分均一致则发送，否则不发送。

本实施例中，网络块还包括第一接收模块RX1以及第二接收模块RX2，所述第一接收模块用于接收包括第一网络数据控制指令的第一网络数据帧Frame1，所述第二接收模块用于接收包括第二网络数据控制指令的第二网络数据帧Frame2。包括第一网络数据控制指令的第一网络数据帧和包括第二网络数据控制指令的第二网络数据帧由光电转换模块发送。所述存储块的buffer1缓存并通过第一处理器读接口发送接收到的第一网络数据帧Frame1至第一处理器CPU1、buffer2缓存并通过第二处理器读接口发送第二网络数据Frame2至第二处理器CPU2。

图12为本发明具体应用例基于双FPGA的实现的CPU插件架构示意图，如图12所示，其包括两片FPGA芯片：FPGA1和FPGA2，FPGA1为第一数据处理单元具体实现形式，FPGA2为第二数据处理单元的具体实现形式。

第一处理结果数据AD1data'和第二处理结果数据AD2data'发送给FPGA1进行处理输出第一网络数据帧Frame1，第一处理结果数据AD1data'和第二处理结果数据AD2data'发送给FPGA2进行处理输出第二网络数据帧Frame1。

本实施例中，第一处理器CPU1、第二处理器CPU2可以组成处理器组，第一AD采集芯片、第二AD采集芯片可以组成AD采集芯片组，从而组成上述图1的数据采集装置。

AD采集芯片组可以采集多路模拟信号，对于单一模拟信号来说，通过第一AD采集芯片、第二AD采集芯片进行冗余采样分别得到第一采样数据AD1Data和第二采样数据AD2Data，采集芯片采集数据的采样率可以为4KHz。

图13为为本发明具体应用例两片FPGA芯片的内部结构示意图；如图13所示，FPGA1包括：第一存储块、第一网络块、第一网络接口、第一处理器cpu1写接口、第二处理器cpu2写接口、第一处理器cpu2读接口，FPGA2包括：第一存储块、第一网络块、第二网络接口、第一处理器cpu1写接口、第二处理器cpu2写接口、第二处理器cpu2读接口。

所述第一存储块至少包括第一数据块block1、第二数据块block1，第一数据块block1存储通过第一处理器cpu1写接口接收到的第一处理结果数据AD1Data'，第二数据块block2用于存储通过第二处理器cpu2写接口接收到的第二处理结果数据AD2Data'；第二存储块包括第三数据块block3和第四数据块block4，第三数据块block3用于存储经过第一处理器cpu1写接口接收到的第一处理结果数据AD1Data'，第四数据块block4用于存储经过第二处理器cpu2写接口接收到的第二处理结果数据AD2Data'。

第一网络块用于对第一数据块block1存储的第一处理结果数据AD1Data'和第二数据块存储的第二处理结果数据AD2Data'进行处理生成第一网络数据帧Frame1；第二网络块用于对第三数据块block3存储的第一处理结果数据AD1Data'与第四数据块block4存储的第二处理结果数据AD2Data'进行处理生成第二网络数据帧Frame2；

数据帧比较器将第二网络数据帧Frame2与第一网络数据帧Frame1进行比对，根据两者一致的比对结果，通过第一网络接口将第一网络数据帧Frame1发送给一总的网络接口，由该总的网络接口发送给光电转化模块，和/或通过第二网络接口将第二网络数据帧Frame2发送给一总的网络接口，由该总的网络接口发送给光电转换模块。本实施例中，数据比较器可以位于FPGA1中。此时，FPGA1和FPGA2相当于实现图4的数据处理装置的功能。

第一网络块还包括第一接收模块RX1，用于接收包括了第一网络数据控制指令的第一网络数据帧Frame1，所述第一存储块进一步用于通过buffer1缓存并发送第一网络数据帧；第二网络块包括第二接收模块，用于接收包括了第二网络数据控制指令的第二网络数据帧Frame2，所述第二存储块用于通过buffer2缓存并发送第二网络数据帧Frame2，此时，包括了第一网络数据控制指令的第一网络数据帧Frame1和第二网络数据控制指令的第二网络数据帧Frame2由光电转换模块接收并分别发送给第一网络接口和第二网络接口。此时，FPGA1和FPGA2组成图7发送包括控制指令的网络数据帧的数据处理装置。

第一处理器CPU1通过第一处理器cpu1读接口获取第一网络数据帧Frame1并进行解析处理获得第一网络数据控制指令，；第二处理器CPU2通过第二处理器cpu2接口获取第二网络数据帧Frame2并进行解析获得第二网络数据控制指令，如果第一网络数据控制指令与第二网络数据控制指令一致，第一网络数据控制指令、第二网络数据控制指令分别输出到继电器的电源端和驱动信号端，则由一个处理器启动或闭锁相应的开出控制模块继电器线圈的电源端，另外一个处理器通过CAN总线或者I/O控制开出模块中继电器线圈的驱动信号端，当这两个控制指令一致时，使继电器才会输出有效的接点动作信号，实现对断路器、刀闸的分合操作。此时，第一处理器CPU1和第二处理器CPU2相当于实现图8数据采集装置的功能。

本发明上述实施例的技术方案可以应用于数字化变电站中的合并单元、智能终端等，对于本领域普通技术人员来说，无须创造性劳动即可想到。上述实施例中装置在结构单元可以共用。

以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (5)

1.一种数据采集、处理和发送装置，其特征在于，包括：数据采集模块、冗余的数据处理模块、网络发送模块以及一个或多个网络接口，所述的数据采集模块包括冗余的采集电路或接收处理模块；所述冗余的数据处理模块独立地分别从冗余的采集电路或接收处理模块得到n个采样数据，经过所述冗余的数据处理模块处理后分别得到n个数据处理结果，所述网络发送模块包含多个网络发送子模块及网络帧比较器，所述网络发送子模块为将n个数据处理结果的组合转换为网络数据帧的模块，多个网络发送子模块形成的网络数据帧经过网络帧比较器，以帧完全相同或关键数据相同或关键数据误差小于预定范围为比较条件，比较通过则取其中一网络数据帧发送，否则不发送，发送通过所述一个或多个网络接口进行，n为冗余数，n大于等于2；

所述数据采集模块输出数字形式的代表一个或多个物理信号量值的数据作为采样数据；所述数据采集模块以物理可见或不可见的形式提供n个采样数据；

所述冗余的数据处理模块为下列形式之一或组合：物理上冗余的处理器或一个物理芯片中冗余的处理器核；冗余的FPGA芯片或一个FPGA芯片中冗余的处理模块，所述冗余的处理模块的冗余数量为n，n大于等于2，冗余的处理模块分别处理得到n个数据处理结果；

所述网络发送子模块取n个数据处理结果中一个或多个数据处理结果的组合，结合报文协议和帧格式要求形成网络数据帧；

处理和发送数据的方法，包括：冗余的数据处理结果经过冗余的发送处理，形成与冗余发送处理对应的冗余的网络数据帧，冗余的网络数据帧经过数据帧比较器比较，比较通过后取其中一帧进行发送，否则不发送。

2.根据权利要求1所述的数据采集、处理和发送装置，其特征在于，所述数据采集模块为下列形式之一或组合：模拟数字转换采集电路；光纤、光电转换电路及接收处理模块组成的数据采集模块；差分电缆线、差分信号接收电路及接收处理模块组成的数据采集模块。

3.根据权利要求1所述的数据采集、处理和发送装置，其特征在于，处理和发送数据的方法中，所述冗余的数据处理结果是经过多个处理器或多个处理模块分别处理得到的数据处理结果。

4.根据权利要求1所述的数据采集、处理和发送装置，其特征在于，处理和发送数据的方法中，分别选择所述n个数据处理结果的之一或组合，根据设定的协议/帧格式形成冗余的网络数据帧。

5.一种数据处理装置，其特征在于，包括：处理器组、网络接口、输出接口，所述处理器组用于分别对从所述网络接口接收到的冗余的网络数据帧进行解析处理，分别获得其中对应的控制指令，根据控制指令一致的判定结果，控制输出接口输出有效动作信号，所述冗余的网络数据帧来自同一个网络中的一个数据帧的复制，所述输出接口为继电器输出接点或数据总线信号或光纤网络信号或IO信号，所述一致的判断结果的判断方法包括：处理器组的一个处理器根据控制指令输出控制信号(1)，另一个处理器根据控制指令输出控制信号(2)，控制信号(1)和控制信号(2)经过逻辑比较控制继电器输出，控制信号(1)和控制信号(2)分别控制继电器的电源端和驱动信号端，两个处理器相互传递信号进行判断，控制信号(1)和控制信号(2)通过总线或IO线传递出去由第三方装置进行判断。

Images