CN105510804A - 一种信号环路检测电路及方法 - Google Patents

一种信号环路检测电路及方法 Download PDF

Info

Publication number
CN105510804A
CN105510804A CN201511034497.XA CN201511034497A CN105510804A CN 105510804 A CN105510804 A CN 105510804A CN 201511034497 A CN201511034497 A CN 201511034497A CN 105510804 A CN105510804 A CN 105510804A
Authority
CN
China
Prior art keywords
signal check
check
output
door
cnt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201511034497.XA
Other languages
English (en)
Other versions
CN105510804B (zh
Inventor
赵旺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Amicro Semiconductor Co Ltd
Original Assignee
Zhuhai Amicro Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Amicro Semiconductor Co Ltd filed Critical Zhuhai Amicro Semiconductor Co Ltd
Priority to CN201511034497.XA priority Critical patent/CN105510804B/zh
Publication of CN105510804A publication Critical patent/CN105510804A/zh
Application granted granted Critical
Publication of CN105510804B publication Critical patent/CN105510804B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

本发明公开一种信号环路检测电路及方法，通过计数器产生特定的计数信号序列并配合巧妙的逻辑运算电路，计数信号依次为：01、00、10、11，逻辑运算电路设计为：在集成电路上电或启动时，输出的控制信号check_ok＝1；信号环路为完整状态时，检测完成后输出的控制信号check_ok＝1；信号环路为切断状态时，检测完成后输出的控制信号check_ok＝0；仅在计数器的计数信号为11时，输出的检测完成信号check_ready＝1，此时输出的控制信号check_ok有效。本发明可以在集成电路进行初始化信息配置时，通过检测信号环路是否完整，进入不同的工作模式，进而选择加载不同的配置信息。

Description

一种信号环路检测电路及方法
技术领域
本发明涉及电子电路技术领域，具体涉及例如在上电或启动时检测集成电路信号环路完整性的检测电路及方法。
背景技术
众所周知，同一款芯片，由于生产工艺的细微不同，不同生产批次的芯片性能会有所差异，进而影响芯片的功能，导致芯片最终的良率很低。在测试阶段，可以通过调整芯片的初始化配置参数，改善芯片的性能，提高良率。但是在使用阶段，芯片的初始化配置信息不希望被更改，以免影响芯片的正常功能。这样，我们希望在生产测试阶段开放芯片初始化配置参数的修改权限，而在正常使用阶段禁止对其进行修改。
一般，会通过一个控制信号来管理芯片的访问权限。可以通过很多手段产生这样一个控制信号，但是，最可靠、最简单的办法是通过一根物理信号连线的状态来产生此控制信号。在生产测试阶段保持物理信号环路完整，在芯片测试完成后，切断此物理信号连线，使信号环路断开。这样，芯片内部就需要一个信号环路检测电路，根据信号环路完整性的状态，产生一个控制信号。
发明内容
本发明提供了一种信号环路检测电路及方法，通过检测信号环路的断开或连接状态，产生相应控制信号，从而使集成电路完成不同的功能。本发明的目的由以下技术方案实现：
一种信号环路检测电路，用于在上电或启动时对集成电路信号环路完整性进行检测，其特征在于：包括时钟单元、计数器和逻辑运算电路；时钟单元为计数器提供时钟，计数器在集成电路复位完成后开始计数，依次产生：01、00、10、11的计数信号，计数器的高位计数信号check_cnt[1]作为输出检测信号check_out提供给信号环路的输入端；逻辑运算电路对计数器的低位计数信号check_cnt[0]、高位计数信号check_cnt[1]、所述检测信号check_out及信号环路输出端提供的输入检测信号check_in进行逻辑运算并输出控制信号check_ok和检测完成信号check_ready，逻辑运算电路设计为：在集成电路上电或启动时，输出的控制信号check_ok＝1；信号环路为完整状态时，检测完成后输出的控制信号check_ok＝1；信号环路为切断状态时，检测完成后输出的控制信号check_ok＝0；仅在计数器的计数信号为11时，输出的检测完成信号check_ready＝1，此时输出的控制信号check_ok有效。
作为具体的技术方案，所述逻辑运算电路包括异或门、异或非门、或门、第一与门、第二与门及D触发器；所述计数器的低位计数信号check_cnt[0]和高位计数信号check_cnt[1]分别接入异或门的两个输入，异或非门的两个输入端分别接所述高位计数信号check_cnt[1]和输入检测信号check_in，异或门的输出和异或非门的输出连接或门的两个输入端，或门的输出作为第一与门的一个输入；所述时钟单元的输出连接D触发器的CP端，D触发器的Q端连接第一与门的另一个输入，第一与门的输出连接D触发器的D端，D触发器的Q端作为控制信号check_ok的输出端；计数器的低位计数信号check_cnt[0]和高位计数信号check_cnt[1]分别接入第二与门，第二与门的输出端作为检测完成信号check_ready的输出端。
一种信号环路检测方法，用于对在上电或启动时对集成电路信号环路完整性进行检测，其特征在于，包括：
(1)计数器在集成电路复位完成后开始计数，依次产生：01、00、10、11的计数信号，计数器的高位计数信号check_cnt[1]作为输出检测信号check_out提供给信号环路的输入端；
(2)通过逻辑运算电路对计数器的低位计数信号check_cnt[0]、高位计数信号check_cnt[1]、所述检测信号check_out及信号环路输出端提供的输入检测信号check_in进行逻辑运算并输出控制信号check_ok和检测完成信号check_ready，逻辑运算电路设计为：在集成电路上电或启动时，输出的控制信号check_ok＝1；信号环路为完整状态时，检测完成后输出的控制信号check_ok＝1；信号环路为切断状态时，检测完成后输出的控制信号check_ok＝0；仅在计数器的计数信号为11时，输出的检测完成信号check_ready＝1，此时输出的控制信号check_ok有效。
作为具体的技术方案，所述逻辑运算电路由以下结构实现：包括异或门、异或非门、或门、第一与门、第二与门及D触发器；所述计数器的低位计数信号check_cnt[0]和高位计数信号check_cnt[1]分别接入异或门的两个输入，异或非门的两个输入端分别接所述高位计数信号check_cnt[1]和输入检测信号check_in，异或门的输出和异或非门的输出连接或门的两个输入端，或门的输出作为第一与门的一个输入；所述时钟单元的输出连接D触发器的CP端，D触发器的Q端连接第一与门的另一个输入，第一与门的输出连接D触发器的D端，D触发器的Q端作为控制信号check_ok的输出端；计数器的低位计数信号check_cnt[0]和高位计数信号check_cnt[1]分别接入第二与门，第二与门的输出端作为检测完成信号check_ready的输出端。
本发明提供的信号环路检测电路及方法，通过计数器产生特定的计数信号序列并配合巧妙的逻辑运算电路，当集成电路在进行初始化信息配置时，通过检测信号环路是否完整，进入不同的工作模式，进而选择加载不同的配置信息。
附图说明
图1为本发明实施例提供的信号环路检测电路与集成电路信号环路配合的示意图。
图2本发明实施例提供的信号环路检测电路的结构图。
具体实施方式
以下结合附图对本发明的实施例进行详细说明。
如图1及图2所示，本实施例提供的信号环路检测电路用于对在上电或启动时对集成电路信号环路完整性进行检测，包括时钟单元、计数器和逻辑运算电路。逻辑运算电路包括异或门、异或非门、或门、第一与门、第二与门及D触发器。
时钟单元为计数器提供时钟，计数器为两位计数器，计数器的低位计数信号check_cnt[0]和高位计数信号check_cnt[1]分别接入异或门的两个输入，高位计数信号check_cnt[1]还作为输出检测信号check_out接入信号环路的输入端；异或非门的两个输入端分别接高位计数信号check_cnt[1]和输入检测信号check_in，输入检测信号check_in由信号环路的输出端提供；异或门的输出和异或非门的输出连接或门的两个输入端，或门的输出作为第一与门的一个输入，时钟的输出连接D触发器的CP端，D触发器的Q端连接第一与门的另一个输入，第一与门的输出连接D触发器的D端，D触发器的Q端作为控制信号check_ok的输出端；计数器的低位计数信号check_cnt[0]和高位计数信号check_cnt[1]还分别接入第二与门，第二与门的输出端作为检测完成信号check_ready的输出端。
上述环路检测电路的工作原理及方法如下：
集成电路内部的环路检测电路输出检测信号check_out，通过集成电路外围的环路电路后，送回给检测电路作为输入检测信号check_in。如果集成电路外围的信号环路没有断开，那么集成电路内部的信号环路检测电路在检测完成后check_ok＝1；如果集成电路外围的信号环路被切断，那么集成电路内部的信号环路检测电路在检测完成后check_ok＝0。这样，在集成电路测试阶段保持外围环路完整，使控制信号check_ok＝1，开放集成电路初始化配置参数的修改权限；在集成电路测试完成后，切断外围环路，使控制信号check_ok＝0，保证集成电路在使用阶段初始化配置参数不被更改。
具体地，检测电路受四个信号的控制：check_cnt[0]、check_cnt[1]、check_out和check_in。在集成电路上电或启动时check_ok＝1，计数器check_cnt的复位值为‘01’，在复位后check_cnt依次产生：01、00、10、11。check_cnt计数到‘11’后停止计数，表明检测过程完成，此时检测完成信号check_ready＝1，即check_ready＝check_cn[0]&check_cn[1]。输出检测信号check_out＝check_cnt[1]，即输出check_cnt的最高位。根据电路可知，如果check_cnt＝01或check_cnt＝10时，信号check_cn[0]和check_cn[1]在通过‘异或门’和‘或门’后，送给D触发器的值为1，使check_ok＝1。这样，在check_cnt＝01或check_cnt＝10时，检测电路不受环路信号check_out和check_in的影响，也就是不对信号环路进行检测。
如果信号环路电路没有断开的话，当check_cnt＝00或check_cnt＝11时，check_in＝check_out。信号check_out和check_in在通过‘异或非门’和‘或门’后，送给D触发器的值为1，使check_ok＝1。
如果信号环路电路断开的话，当check_cnt＝00或check_cnt＝11时，检测电路会对外围环路完整性做两次检测。因为check_out＝check_cnt[1]，两次检测check_out信号会依次送出值0和1。因此，不论check_in信号的初始值为0或1，总有一次电路检测时check_out/＝check_in，这样，信号check_out和check_in在通过‘异或非门’和‘或门’后，送给D触发器的值为0，使check_ok＝0。因为check_ok信号又反馈给D触发器，使check_ok信号始终保持为0。
如上所述，信号环路检测电路在上电或启动时，通过检测集成电路外围信号环路的连接或断开状态，送出控制信号check_ok。在信号环路电路没有断开时，控制信号check_ok＝1；在信号环路电路断开时，控制信号check_ok＝0。检测完成信号check_ready用来指示检测过程有没有完成，只有在检测结束后，控制信号才起作用。
上述实施例仅为充分公开而非限制本发明，凡是依据本发明创新主旨且未经创造性劳动即可获得的等效技术特征替换及增减，均应属于本发明涵盖范围。

Claims (4)

1.一种信号环路检测电路，用于在上电或启动时对集成电路信号环路完整性进行检测，其特征在于：包括时钟单元、计数器和逻辑运算电路；时钟单元为计数器提供时钟，计数器在集成电路复位完成后开始计数，依次产生：01、00、10、11的计数信号，计数器的高位计数信号check_cnt[1]作为输出检测信号check_out提供给信号环路的输入端；逻辑运算电路对计数器的低位计数信号check_cnt[0]、高位计数信号check_cnt[1]、所述检测信号check_out及信号环路输出端提供的输入检测信号check_in进行逻辑运算并输出控制信号check_ok和检测完成信号check_ready，逻辑运算电路设计为：在集成电路上电或启动时，输出的控制信号check_ok＝1；信号环路为完整状态时，检测完成后输出的控制信号check_ok＝1；信号环路为切断状态时，检测完成后输出的控制信号check_ok＝0；仅在计数器的计数信号为11时，输出的检测完成信号check_ready＝1，此时输出的控制信号check_ok有效。
2.根据权利要求1所述的信号环路检测电路，其特征在于：所述逻辑运算电路包括异或门、异或非门、或门、第一与门、第二与门及D触发器；所述计数器的低位计数信号check_cnt[0]和高位计数信号check_cnt[1]分别接入异或门的两个输入，异或非门的两个输入端分别接所述高位计数信号check_cnt[1]和输入检测信号check_in，异或门的输出和异或非门的输出连接或门的两个输入端，或门的输出作为第一与门的一个输入；所述时钟单元的输出连接D触发器的CP端，D触发器的Q端连接第一与门的另一个输入，第一与门的输出连接D触发器的D端，D触发器的Q端作为控制信号check_ok的输出端；计数器的低位计数信号check_cnt[0]和高位计数信号check_cnt[1]分别接入第二与门，第二与门的输出端作为检测完成信号check_ready的输出端。
3.一种信号环路检测方法，用于对在上电或启动时对集成电路信号环路完整性进行检测，其特征在于，包括：
(1)计数器在集成电路复位完成后开始计数，依次产生：01、00、10、11的计数信号，计数器的高位计数信号check_cnt[1]作为输出检测信号check_out提供给信号环路的输入端；
(2)通过逻辑运算电路对计数器的低位计数信号check_cnt[0]、高位计数信号check_cnt[1]、所述检测信号check_out及信号环路输出端提供的输入检测信号check_in进行逻辑运算并输出控制信号check_ok和检测完成信号check_ready，逻辑运算电路设计为：在集成电路上电或启动时，输出的控制信号check_ok＝1；信号环路为完整状态时，检测完成后输出的控制信号check_ok＝1；信号环路为切断状态时，检测完成后输出的控制信号check_ok＝0；仅在计数器的计数信号为11时，输出的检测完成信号check_ready＝1，此时输出的控制信号check_ok有效。
4.根据权利要求3所述的信号环路检测方法，其特征在于，包括：所述逻辑运算电路由以下结构实现：包括异或门、异或非门、或门、第一与门、第二与门及D触发器；所述计数器的低位计数信号check_cnt[0]和高位计数信号check_cnt[1]分别接入异或门的两个输入，异或非门的两个输入端分别接所述高位计数信号check_cnt[1]和输入检测信号check_in，异或门的输出和异或非门的输出连接或门的两个输入端，或门的输出作为第一与门的一个输入；所述时钟单元的输出连接D触发器的CP端，D触发器的Q端连接第一与门的另一个输入，第一与门的输出连接D触发器的D端，D触发器的Q端作为控制信号check_ok的输出端；计数器的低位计数信号check_cnt[0]和高位计数信号check_cnt[1]分别接入第二与门，第二与门的输出端作为检测完成信号check_ready的输出端。
CN201511034497.XA 2015-12-31 2015-12-31 一种信号环路检测电路及方法 Active CN105510804B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201511034497.XA CN105510804B (zh) 2015-12-31 2015-12-31 一种信号环路检测电路及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201511034497.XA CN105510804B (zh) 2015-12-31 2015-12-31 一种信号环路检测电路及方法

Publications (2)

Publication Number Publication Date
CN105510804A true CN105510804A (zh) 2016-04-20
CN105510804B CN105510804B (zh) 2018-03-20

Family

ID=55718921

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511034497.XA Active CN105510804B (zh) 2015-12-31 2015-12-31 一种信号环路检测电路及方法

Country Status (1)

Country Link
CN (1) CN105510804B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107797046A (zh) * 2016-09-05 2018-03-13 扬智科技股份有限公司 集成电路及集成电路的一输入输出接口的测试方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06324112A (ja) * 1993-05-11 1994-11-25 Nippon Steel Corp 半導体集積回路
CN1430066A (zh) * 2003-01-13 2003-07-16 威盛电子股份有限公司 检测电路板信号传输质量的方法及装置
CN101055304A (zh) * 2007-06-04 2007-10-17 杭州华三通信技术有限公司 一种电路连接状态检测系统及方法
CN101685135A (zh) * 2008-09-28 2010-03-31 四川虹欧显示器件有限公司 用于测试电路板的测试装置和方法
CN103675576A (zh) * 2012-09-18 2014-03-26 英业达科技有限公司 基于边界扫描的芯片连接测试系统及其方法
US9157957B1 (en) * 2014-06-13 2015-10-13 Realtek Semiconductor Corporation PLL status detection circuit and method thereof
CN205450193U (zh) * 2015-12-31 2016-08-10 珠海市一微半导体有限公司 一种信号环路检测电路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06324112A (ja) * 1993-05-11 1994-11-25 Nippon Steel Corp 半導体集積回路
CN1430066A (zh) * 2003-01-13 2003-07-16 威盛电子股份有限公司 检测电路板信号传输质量的方法及装置
CN101055304A (zh) * 2007-06-04 2007-10-17 杭州华三通信技术有限公司 一种电路连接状态检测系统及方法
CN101685135A (zh) * 2008-09-28 2010-03-31 四川虹欧显示器件有限公司 用于测试电路板的测试装置和方法
CN103675576A (zh) * 2012-09-18 2014-03-26 英业达科技有限公司 基于边界扫描的芯片连接测试系统及其方法
US9157957B1 (en) * 2014-06-13 2015-10-13 Realtek Semiconductor Corporation PLL status detection circuit and method thereof
CN205450193U (zh) * 2015-12-31 2016-08-10 珠海市一微半导体有限公司 一种信号环路检测电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107797046A (zh) * 2016-09-05 2018-03-13 扬智科技股份有限公司 集成电路及集成电路的一输入输出接口的测试方法

Also Published As

Publication number Publication date
CN105510804B (zh) 2018-03-20

Similar Documents

Publication Publication Date Title
CN103607509B (zh) 一种移动终端的关机闹钟触发系统及其触发方法
CN207352398U (zh) 通用数字输入输出复用电路及输入输出控制装置
CN106020176B (zh) 一种cc逻辑控制芯片低功耗连接检测方法及结构
CN103543344B (zh) 一种解决电容屏失效的方法及电容屏异常侦测电路
CN103716031A (zh) 无极性rs485接口电路实现转换速率增强的方法及电路
CN105510804A (zh) 一种信号环路检测电路及方法
CN202353536U (zh) 一种时间可调的开关机电路
CN205450193U (zh) 一种信号环路检测电路
CN206353311U (zh) 应用于移动设备的切换电路、电子标签通信装置及手持机
CN205353147U (zh) Ic卡到位检测电源控制电路
CN104049982A (zh) 服务器控制系统及方法
CN103546138A (zh) 触摸按键控制电路
CN106055510A (zh) 一种基于fpga配置总线位宽自动检测的控制系统
CN207265995U (zh) 一种采用具有使能功能线性稳压器的一键开关机电路
CN206096382U (zh) 一种多按键开关检测电路
CN106292821B (zh) 一种单火线取电芯片
CN103679101A (zh) 手机音频读卡装置及系统
CN104636287B (zh) 数据获取装置及移动终端
CN204069101U (zh) 一种通讯接口切换装置
CN101764604A (zh) 实现触摸按键功能的方法及装置
CN208797919U (zh) 一种具有多状态检测功能的电路
CN207304514U (zh) 低功耗触摸感应唤醒系统
CN103197197A (zh) 用于开路检测的极低功耗数字化电路结构及其检测方法
CN103176414B (zh) 一种漏电控制电路及其方法
CN202929747U (zh) 带esam的射频cpu卡水表电路模块

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant