CN105493410B - 用于噪声抵消接收器的阻断器滤波 - Google Patents

用于噪声抵消接收器的阻断器滤波 Download PDF

Info

Publication number
CN105493410B
CN105493410B CN201480046960.XA CN201480046960A CN105493410B CN 105493410 B CN105493410 B CN 105493410B CN 201480046960 A CN201480046960 A CN 201480046960A CN 105493410 B CN105493410 B CN 105493410B
Authority
CN
China
Prior art keywords
mixer
frequency
auxiliary
output
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480046960.XA
Other languages
English (en)
Other versions
CN105493410A (zh
Inventor
H·赫达亚蒂
W·F·劳
J·D·邓沃思
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN105493410A publication Critical patent/CN105493410A/zh
Application granted granted Critical
Publication of CN105493410B publication Critical patent/CN105493410B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12—Neutralising, balancing, or compensation arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/26—Circuits for superheterodyne receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B15/00—Suppression or limitation of noise or interference
    • H04B15/005—Reducing noise, e.g. humm, from the supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B15/00—Suppression or limitation of noise or interference
    • H04B15/02—Reducing interference from electric apparatus by means located at or near the interfering apparatus
    • H04B15/04—Reducing interference from electric apparatus by means located at or near the interfering apparatus the interference being caused by substantially sinusoidal oscillations, e.g. in a receiver or in a tape-recorder
    • H04B15/06—Reducing interference from electric apparatus by means located at or near the interfering apparatus the interference being caused by substantially sinusoidal oscillations, e.g. in a receiver or in a tape-recorder by local oscillators of receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Noise Elimination (AREA)
  • Superheterodyne Receivers (AREA)
  • Amplifiers (AREA)

Abstract

用于在噪声抵消接收体系结构中改进带外干扰的抑制的技术。在特征方面中，阻断带内信号并且传递带外信号的电容器破坏性将辅助混频器输出耦合至混频器输出。在另一特征方面中，提供交叉耦合的电容器以将噪声抵消接收信号路径的第一信号路径与第二信号路径耦合。为了带外干扰抵消而进一步提供基带多相交叉耦合阻断器滤波以在阻断器偏移频率下产生陷波响应。所公开的技术可以易于适用于多相本地振荡器系统。

Description

用于噪声抵消接收器的阻断器滤波
相关申请的交叉引用
本申请要求享有2014年3月27日提交的美国申请No.14/227,877的优先权，其也要求2013年8月30日提交的美国临时申请No.61/871,990的优先权，该申请的内容在此出于所有目的通过引用并入本文。
技术领域
本公开涉及集成电路(IC)设计，并且更特别地涉及噪声抵消接收器的设计。
背景技术
在射频(RF)通信接收器的设计中，通常希望提供低噪声前端以克服来自接收链的后续级的噪声贡献。某些接收器前端采用噪声抵消体系结构，其中由两个信号路径产生的信号电流加权并总和在一起以抵消接收到信号中的噪声的带外干扰。该体系结构可以有利地减轻接收链中前端放大器和混频器的设计需求。
在某些实施方式中，噪声抵消体系结构可以包括耦合至混频器输出端的电容器以旁路分流不希望的差模信号分量(例如由于本地振荡器局部馈通或带外阻断器)以及共模信号分量(例如由于RF信号馈通或两倍于本地振荡器频率的谐波分量)。然而，提供这些电容器可以不希望地降低接收链的跨导放大器(TIA)的输入阻抗峰值频率，以及存在带外阻断器时降低TIA的线性。此外，电容器可以不希望地耗费大量片上面积。
因此，将希望提供技术以通过改进带外干扰信号抑制和接收器线性而改进噪声抵消接收器前端的性能。
附图说明
图1示出了其中可以实施本公开的技术的现有技术无线通信装置的设计的框图。
图2示出了噪声抵消接收器前端的一种实施方式。
图3示出了本公开的一个示例性实施例，其中额外的混频器还与混频器并联耦合以改进接收器中的噪声抵消和阻断器滤波。
图4示出了在正交下变频转换噪声抵消接收器中包括反相耦合计数的备选示例性实施例。
图5示出了在图4中接收信号路径中某些部分的单平衡混频器实施方式的示例性实施例。
图6示出了通过在第一信号路径和第二信号路径之间并入交叉耦合电容器的本公开基带阻断器滤波(BBBF)技术的示例性实施例。
图7示出了在两个(例如同相和正交)第一信号路径和两个(例如同相和正交)第二信号路径之间并入交叉耦合电容器的接收器的示例性实施例。
图8示出了根据本公开的阻断器抑制计数的示意性滤波响应。
图9示出了用于驱动具有多个相位的本地振荡器的示例性方案。
图10示出了根据本公开的方法的示例性实施例。
图11和图12进一步示出了根据本公开的容纳了同相和正交下变频转换路径的噪声抵消接收器的备选示例性实施例。
具体实施方式
下文中参照附图更完整描述本公开的各个特征方面。然而本公开可以具体化为许多形式并且不应构造为限定于本公开全文中所展示的任何特定结构或功能。相反，提供这些特征方面以使得本公开将是详尽和完整的，并且将向本领域技术人员完全传递本公开的范围。基于在此的教导，本领域技术人员应该意识到本公开的范围意在覆盖在此所公开的本公开的任何特征方面，不论独立于或者于本公开任何其他特征方面组合而实施。例如，可以使用在此所述任何数目的特征方面实施设备或者实现方法。此外，本公开的范围意在覆盖使用其他结构、功能、或者除了在此所述本公开各个特征方面之外的结构和功能而实现的该设备或方法。应该理解的是可以由权利要求的一个或多个要素而具体化在此所公开的本公开的任何特征方面。
以下结合附图描述的详细说明书意在作为本发明的示例性实施例的说明并且并非意在仅表示其中可以实现本发明的示例性实施例。该说明书全文中使用的术语“示例性”意味着“用作示例、实例或说明”，并且应该不必构造为在其他示例性实施例之上的优选或有利的实施例。详细说明书为了提供对本发明示例性实施例的全面理解的目的而包括具体细节。对于本领域技术人员将明显的是，可以不采用这些具体细节而实施本发明的示例性实施例。在一些情形中，广泛已知的结构和装置以框图形式示出以便于避免模糊在此所展示的示例性实施例的创新性。
图1示出了其中可以实施本公开技术的现有技术无线通信装置100的设计的框图。图1示出了示例性的收发器设计。通常，可以由放大器、滤波器、上变频器、下变频器等的一个或多个级而执行对在发射器和接收器中信号的调节。这些电路组块可以不同于图1中所示配置而设置。此外，图1中所示一些组块可以在一些实施方式中缺省，而图1中未示出的其他电路组块也可以用于调节发射器和接收器中的信号。除非另外指出，图1中或者附图中任何其他图中的任何信号可以是单端的或者差分的。图1中一些电路组块也可以省略。
在图1中所示的设计中，无线装置100包括收发器120和数据处理器110。数据处理器110可以包括存储器(未示出)以存储数据和程序代码。收发器120包括支持双向通信的发射器130和接收器150。通常，无线装置100可以包括任意数目的发射器和/或接收器以用于任意数目的通信系统和频带。收发器120的全部或一部分可以实施在一个或多个模拟集成电路(IC)、RF IC(RFIC)、混合信号IC等上。
发射器或接收器可以采用超外差(super-heterodyne)体系结构或直接转换体系结构而实施。在超外差体系结构中，在多个级中在射频(RF)和基带之间对信号频率转换，例如在一个级中从RF至中间频率(IF)，并且随后在另一级中从IC至基带以用于接收器。在直接转换体系结构中，在一个级中在RF和基带之间对信号频率转换。超外差和直接转换体系结构可以使用不同的电路组块和/或具有不同需求。在图1中所示的设计中，发射器130和接收器150采用直接转换体系结构而实施。
在发射路径中，数据处理器110处理待发射的数据并且向发射器130提供I和Q模拟输出信号。在所示的示例性实施例中，数据处理器110包括用于将由数据处理器110所产生的数字信号转换为I和Q模拟输出信号(例如I和Q输出电流)以用于进一步处理的数模转换器(DAC)114a和114b。
在发射器130内，低通滤波器132a和132b分别对I和Q模拟输出信号滤波以移除由之前的数字至模拟转换所引起的不希望的图像。放大器(Amp)134a和134b分别放大来自低通滤波器132a和132b的信号，并且提供I和Q基带信号。上变频器140采用来自TX LO信号发生器190的I和Q发射(TX)本地振荡器(LO)信号而对I和Q基带信号上变频，并且提供上变频的信号。滤波器142对上变频信号滤波以移除由频率上变频引起的不希望图像以及在接收频带中的噪声。功率放大器(PA)144放大来自滤波器142的信号以获得所需的输出功率等级并且提供发射RF信号。发射RF信号通过双工器或开关146而路由并且经由天线148而发射。
在接收路径中，天线148接收由基站发射的信号并且提供所接收的RF信号，其通过双工器或开关146而路由并且提供至低噪声放大器(LNA)152。双工器146被设计用于采用特定的RX至TX双工器频率间隔而操作，以使得RX信号与TX信号隔离(例如无需使用发射/接收开关)。这使能频分双工(FDD)操作，而在146处具有发射/接收开关的实施例可以限制于时分双工(TDD)操作。接收到的RF信号由LNA 152放大并且由滤波器154滤波以获得所需的RF输入信号。下变频混频器161a和161b将滤波器154的输出于来自RX LO信号发生器180的I和Q接收(RX)LO信号(也即LO_I和LO_Q)混合以产生I和Q基带信号。I和Q基带信号由放大器162a和162b放大，并且进一步由低通滤波器164a和164b滤波以获得I和Q模拟输入信号，其提供至数据处理器110。在所示的示例性实施例中，数据处理器110包括用于将模拟输入信号转换为数字信号以进一步由数据处理器110处理的模数转换器(ADC)116a和116b。
在图1中，TX LO信号发生器190产生用于频率上变频的I和Q TX LO信号，而RX LO信号发生器180产生用于频率下变频的I和Q RX LO信号。每个LO信号是具有特定基频的周期性信号。PLL 192从数据处理器110接收时序信号并且产生用于调整来自LO信号发生器190的TX LO信号的频率和/或相位的控制信号。类似的，PLL 182从数据处理器110接收时序信息并且产生用于调节来自LO信号发生器180的RX LO信号的频率和/或相位的控制信号。
任选地，平衡-不平衡(balun)转换器(图1中未示出)可以提供在LNA 152与接收器150的混频器161a、161b的输出端之间。平衡-不平衡转换器可以将单端信号转换为差分信号，并且可以包括例如将来自初级绕组的信号互相耦合至次级绕组的变压器。
在某些实施方式中，接收器150的某些前端元件可以由噪声抵消接收器体系结构替代以改进噪声性能。图2示出了噪声抵消接收器前端的实施方式200。注意到实施方式200仅为了示意说明目的而示出，并且并非意味着限制本公开的范围。噪声抵消接收器前端的进一步细节描述在2013年5月1日提交的、转让给本公开的受让人的共同未决的美国专利申请No.13/875,093中，并且在此通过引用的方式明确地并入本文。
在图2中，前端部分(FE)202具有输入信号，其由具有源极电阻Rs的输入电压Vs所表示。可以例如来自图1的来自天线148或双工器或开关146的输入信号耦合至LNA 201的输入端。在某些实施方式中，LNA 201可以对应于例如图1的收发器120的LNA 152，但是可以理解LNA 201无需实施在图1的无线装置100中。LNA 201的输出也在此标注为输入信号，耦合至接收信号路径205的输入。
接收信号路径205包括具有跨导器210的第一信号路径206，具有跨导a1。注意在某些实施方式中，a1可以可配置地设置为任何跨导值。例如，a1可以选择为对应于例如-1/|ZoLNA|，其中ZoLNA是LNA 201的输出阻抗，以及|ZoLNA|是其幅度。注意，通常，ZoLNA可以是复数，而在某些示例性实施例中，ZoLNA可以优选地为实数以更好地抵消源自Rb1、Rb2和/或跨阻抗放大器(TIA)280的噪声，如以下进一步所述。在一种实施方式中，可以进一步调整a1以考虑在第一和第二信号路径206、207之间转换增益的差，如以下进一步所述。在该示例中，通过添加LNA 201，路径207的噪声抵消可以不再取决于天线148的不良受控阻抗。LNA201也可以防止高LO泄漏至天线148。
跨导器210的输出对应于从输入信号得到的信号，耦合至第一混频器230，其将其输入信号(跨导器210的输出)与差分本地振荡器(LO)信号(I+，I-)混合以产生较低频率的信号，例如中间频率(IF)或基带频率信号。注意，提供电容器Ca1、Ca2以将第一混频器230的差分输出的端子耦合至接地。在一种实施方式中，Ca1和Ca2的电容值可以彼此相等，例如均等于共同的值Ca。可以进一步提供电容器C1以将第一混频器230的差分输出的节点彼此耦合。
接收信号路径205进一步包括第二信号路径207。第二信号路径207包括第二混频器240，其可以优选地是无源混频器，并且其差分输出耦合值基带电阻-电容(R-C)网络299。特别地，R-C网络299可以包括将第二混频器240的差分输出的每个节点耦合接地的电容器Cb1、Cb2。在一种实施方式中，Cb1和Cb2的电容值可以彼此相等，例如均等于共同值Cb。在实施方式中，Cb1和Cb2可以对应于与其他电路元件相关联的寄生电容，并且无需对应于例如设计中明确提供的电容器。
在图2中，进一步提供电容器C2以将第二混频器240的差分输出的节点相互耦合。R-C网络299进一步包括配置用于将第二混频器240的差分输出节点串联耦合至第一信号路径206的差分输出端的电阻器Rb1、Rb2。在一种实施方式中，电阻值Rb1和Rb2可以彼此相等，例如均等于共同值Rb。
接收信号路径205的差分输出包括信号IF_I和IF_IB，从第一信号路径206的差分输出与第二信号路径207的差分输出组合而得到。IF_I和IF_IB进一步耦合至跨阻抗放大器(TIA)280的差分输入端。注意TIA 280可以通常使用对于本领域技术人员已知的技术实施，并且仅为了示意说明的目的而在图2中示出其实施方式。特别地，全差分运算放大器281可以提供具有反馈元件282、284，其中反馈元件282、284的阻抗表示为具有共同值Zf。可以理解，TIA 280的配置以所示方式有效地将来自第一和第二信号路径206、207的输出信号电流求和相加以产生电压输出Vout。
在一种实施例中，混频器230、240中的任一或两者可以实施作为无源(例如单平衡或双平衡)混频器。因此，在由Rb1、Rb2、Cb1、Cb2和C2所确定的R-C网络299的信号带宽内，可以通过合适地选择Rb1和Rb2或Rb而调整等同的平衡并行负载电阻值(如在LO频率下由LNA201的输出端所见)。可以理解，Rb的选择可以影响LNA 201的频率选择性和电压增益，并且因此也可以影响在TIA 280的输出电压Vout处出现的留下未抵消的噪声的量。在示例性实施例中，可以选择Rb以对于第一和第二信号路径206、207提供基本上等于|ZoLNA|的输入阻抗。
注意在R-C网络299的信号带宽之外，在低频侧和高频侧上，第二信号路径207的输入阻抗的幅度均随着输入频率偏离LO频率而降低。这可以例如是由于存在于第二混频器240的输出端处的负载。降低的阻抗减小了在R-C网络299的信号带宽之外在第一信号路径206和第二信号路径207的输入端处的电压幅度。因此，R-C网络299有效地提供了带通选择性以抑制带外信号，例如从收发器(图2中未示出)的发射器部分耦合的带外干扰信号和/或Tx信号，因为这些信号将在第一和第二信号路径206、207中混合之前大大衰减。
还可以理解，Ca1、Ca2、Cb1、Cb2可以有利地旁路分流(例如至接地)不希望的差模分量(例如由于LO馈通、带外阻断器等所致)和共模分量(例如由于RF馈通、二阶LO分量等所致)。C1和C2也可以抑制差分阻断器分量。
注意，尽管为了便于说明在每个信号路径206、207中仅示出一个混频器，但是可以理解在此的讨论易于被适用于均容纳多于一个混频器的信号路径。例如，第一和第二接收信号路径206、207可以每个包括I混频器和Q混频器(也即两个混频器)，每个混频器类似于其中对应于的信号混频器如图2中所示配置的方式而配置。此外，本公开的计数可以易于施加以适用于多相本地振荡器配置，例如采用多于两个相，如参照图9以下进一步所述。
注意，带外干扰的抑制量(例如由前述带通选择性的品质因数或Q而确定)可以在无源混频器实施方式中受限于第二混频器240的导通电阻。此外，在某些情形中，电容器C1的值越大，Ca1和/或Ca2可以限制峰值幅度，而与此同时减小峰值频率。峰值频率的该减小可以不希望地增大整个接收器链上的电压摆幅(例如由于有效地穿过更大量的频率上接近所需信号的干扰)，并且因此降低线性度。
对于上述原理，并且进一步考虑到电容器可以要求大量芯片面积以用于实施，期望提供改进的技术以减小或抵消用于实施噪声抵消接收器所需的电容。
图3示出了本公开的示例性实施例300，其中额外的混频器进一步与混频器并联耦合以改进接收器中的阻断器抑制。注意图3仅为了示意说明目的示出，并且并非意味着限制本公开的范围。
在图3中，接收信号路径305包括第一信号路径306和第二信号路径307。第一信号路径306包括具有耦合至并联耦合的混频器输入端的输出端的跨导器210，包括第一混频器330和第一辅助混频器331。特别地，第一混频器330执行类似于图2中对于第一混频器230所述的那些功能。第一辅助混频器331具有耦合至第一混频器330输入端的输入端，进一步包括经由电容器Cx1、Cx2耦合至第一混频器330的差分输出端的差分输出端。在示例性实施例中，Cx1和Cx2的电容值可以彼此相等，例如均等于共同值Cx。
注意，去往第一辅助混频器331的差分LO输入被配置成使得当混频器330和331的输出组合在一起时第一辅助混频器331的差分输出信号理想地与第一混频器330的差分输出信号180度异相。在所示的示例性实施例中，通过将差分LO信号以所示方式耦合至第一混频器330和第一辅助混频器331的输入端、也即以相对于相互具有相反相位(例如对于第一混频器330为I+、I-，以及对于第一辅助混频器331为I-、I+)而实施该“反相”耦合。在备选的示例性实施例中，可以例如通过将第一混频器330和第一辅助混频器331的差分输出端合适地相互交叉布线等而实施反相耦合。这些备选的示例性实施例预期为在本公开的范围内。
在示例性实施例中，可以选择Cx的值以使得Cx对于接收信号带宽内的信号呈现高阻抗。相反地，Cx可以对于接收信号带宽之外的信号呈现低阻抗，在该情形中第一辅助混频器331的差分输出将破坏性地与第一混频器330的差分输出叠加(例如以使得引起破坏性干扰的方式)。在该示例性实施例中，将不仅在跨导器210的输出端处而且也在接收信号路径305的输出端处减小在接收信号带宽之外这些干扰的等级，因此改进了接收器300的线性度。
根据上面与针对第一信号路径306的、在此所公开的那些类似的原理，第二信号路径307包括与第二辅助混频器341并联耦合的第二混频器340。可以理解，类似的反相耦合原理适用于第二辅助混频器341和相关联电容器Cx3、Cx4的构造，以进一步通过降低在干扰频率下阻抗|ZoLNA|而在LNA 201的输出端处抑制带外干扰以及在第二信号路径307的输出端处抵消带外干扰。在示例性实施例中，Cx3和Cx4可以彼此相等，例如均等于共同值Cx，并且因此也可以等于第一信号路径306的Cx1和Cx2。
在备选的示例性实施例中(未示出)，电容器Cx1、Cx2、Cx3、Cx4的任一或全部可以通常替换为具有任何类型频率响应特性的组块，例如高通滤波器、带阻滤波器、或陷波滤波器特性，对于Cx实现了以上所述的设计目标。这些示例性实施例预期为在本公开的范围内。
注意，在图2的接收信号路径205中存在的电容器C1、Ca1和Ca2并不存在于接收信号路径305中，因此有利地节省了实施那些电容器所需的片上面积。从接收器组块305省略C1、Ca1、Ca2可以仍然产生可接受的接收器性能，因为在接收信号路径305的电路装置中的LO馈通由于以上所述反相耦合而显著地抵消。在一个示例性实施例中，第二信号路径307的Cb1’和Cb2’也可以值减小，并且因此与第二信号路径207的Cb1和Cb2相比减小尺寸。在示例性实施例中，Cb1’和Cb2’可以对应于与其他电路元件相关联的寄生电容，并且无需对应于例如设计中明确提供的电容器。
在某些示例性实施例中，由反相混频器配对330、331和340、341提供的对LO馈通的显著抵消也可以有利地允许使用更简单的单平衡混频器设计(与例如双平衡混频器设计相对)。单平衡混频器设计的优点包括抵消了对于平衡-不平衡转换器的需求以将单端LNA与差分混频器接口。此外，TIA输入阻抗峰值频率可以增大，因为例如与混频器330的单平衡实施方式相关联的寄生电容值Ca1、Ca2(图3中未示出)可以远远小于用于双平衡混频器实施方式的对应寄生电容值。可以理解，使用单平衡混频器的另一优点在于，无需在LNA 201之前或之后执行额外的单端至差分转换。
在某些示例性实施例中，在此公开的用于反相耦合的技术可以容易地适用于包括多于一个本地振荡器相位的接收器。图4示出了在正交下变频转换噪声抵消接收器400中包括反相耦合技术的备选示例性实施例。在图4中，接收信号路径405包括第一I(同相)路径306I，具有第一混频器330I和第一辅助混频器331I，具有经由电容器Cx1和Cx2而反相配置耦合的输出端。接收信号路径405进一步包括第一Q(正交)路径306Q，具有第一混频器330Q和第一辅助混频器331Q，也具有经由电容器Cx1Q和Cx2Q以反相配置耦合的输出端。注意，提供至第一I路径306I和第一Q路径306Q的本地振荡器可以相位偏移，例如(I+，I-)可以对应于差分同相LO信号，而(Q+，Q-)可以对应于差分正交LO信号。
接收信号路径405进一步包括第二I路径307I，具有与电容器Cx3和Cx4耦合的第二混频器340I和第二辅助混频器341I，以及第二Q路径307Q，具有与电容器Cx3Q和Cx4Q耦合的第二混频器430Q和第二辅助混频器341Q。
在图4中，可以理解，第二I路径307I的差分输出端经由电阻器Rb1、Rb2耦合至第一I路径306I的差分输出端，而第二Q路径307Q的差分输出端经由电阻器Rb3、Rb4耦合至第一Q路径306Q的差分输出端。对于以上所述每个技术，接收信号路径405产生由信号IF_I、IF_IB表示的、对应于噪声抵消下变频转换信号的同相部分的同相差分输出电流，并且将同相差分输出电流提供至同相TIA 280I的输入端。接收信号路径进一步产生由信号IF_Q、IF_BQ表示的、对应于噪声抵消下变频转换信号的正交部分的正交差分输出电流，并且将正交差分输出电流提供至正交TIA 280Q的输入端。TIA的280I、280Q分别产生差分输出电压VoutI、VoutQ。
图5示出了图4中接收信号路径405的某些部分的单平衡混频器实施方式的示例性实施例。注意，图5中接收信号路径的特定实施方式仅为了示意说明目的而示出，并且并非意味着将单平衡混频器拓扑结构应用于在此所述的任何特定混频器。
在图5中，第一I路径306I的两个混频器330I、331I使用总共四个晶体管而实施，例如晶体管502、504用于混频器330I，以及晶体管506、508用于混频器331I。本领域技术人员可以理解，每个单平衡混频器通常可以使用两个晶体管实施，与例如用于双平衡混频器的四个晶体管相对。图5中进一步示出了使用四个晶体管实施的第一Q路径306Q的两个混频器330Q、331Q，例如晶体管516、514用于混频器330Q，以及晶体管512、510用于混频器331Q。注意，图5中所示的去往混频器的输入可以从跨导器210的输出得出，并且可以对第一I路径306I和第一Q路径306Q共用。
在备选的示例性实施例中(未示出)，如图5中所实施的单平衡混频器体系结构可以类似的采用在第二I路径307I的混频器340I、341I以及第二Q路径307Q的混频器340Q、341Q中。这些备选示例性实施例预期为在本公开的范围内。
本公开的其他特征方面涉及在第一和第二信号路径之间提供交叉耦合电容器以改进阻断器抑制并且增强接收器线性度。
图6示出了在第一和第二信号路径之间包括交叉耦合电容器的本公开的示例性实施例。注意图6仅为了示意说明目的而示出，并且并非意味着限制本公开的范围。
在图6中，交叉耦合的电容器Cpp1、Cpp2将第一信号路径306中混频器330的差分输出的端子、与第二信号路径307中混频器340的差分输出的对应端子耦合。以所示方式提供Cpp1、Cpp2有利地引导了来自第二信号路径307的阻断器电流通过Cpp1、Cpp2，以添加与存在于第一信号路径306中的阻断器电流的反相，从而进一步抑制阻断器分量并且增强线性度。特别地，每个混频器输出的差分电流的相位将取决于驱动对应混频器的LO信号的相位。通过基于驱动每个混频器的LO的相位而恰当地将第一混频器330的输出与第二混频器340的输出连接，可以有效地抵消阻断器电流，同时可以放大所需的RX电流。在示例性实施例中，Cpp1和Cpp2的电容值可以彼此相等，例如均等于共同的值Cpp。
在示例性实施例中，用于在第一和第二信号路径之间提供交叉耦合电容器的技术也可以适用于并入正交或其他多相下变频转换混频器的接收信号路径。特别地，可以进一步提供电容器以交叉耦合正交下变频转换接收器的分立I和Q信道。图7示出了在两个(例如同相和正交)第一信号路径和两个(例如同相和正交)第二信号路径之间包括交叉耦合电容器的接收器的示例性实施例700，在配置中也在此标注为基带多相交叉耦合阻断器滤波配置。
可以理解，通过以所示方式交叉耦合混频器的输出端，可以产生单侧陷波响应以抑制与接收信号具有已知频率偏移的阻断器(例如在FDD系统中强TX信号)。陷波频率可以通过交换在I和Q路径之间耦合的极性而重定位至LO频率的另一侧。可以理解，可以通常通过合适地设置Cpp值和210的跨导而选择陷波频率的偏移。
在图7中，交叉耦合电容器Cp11、Cp12将第一Q混频器330Q的差分输出以所示方式耦合至第二I混频器340I的差分输出。此外，交叉耦合电容器Cp13、Cp14将第一I混频器330Q的差分输出以所示方式耦合至第二Q混频器340Q的差分输出。
可以理解，交叉耦合电容器可以有利地提供越过感兴趣信号带的频率的反相耦合。特别地，由第一信号路径处理的信号可以由跨导增益-1/|ZoLNA|反转，例如在其中a1对应于-1/|ZoLNA|的那些示例性实施例中，而由第二信号路径处理的信号并未反转。以该方式，第二信号路径中阻断器电流可以引导通过交叉耦合电容器并且反相耦合至第一信号路径中的阻断器电流，因此进一步抑制了阻断器分量并且增强线性度。可以理解，可以设计示例性实施例700以提供陷波滤波以在从接收信号偏移(例如在FDD系统中强TX阻断器信号)的预定频率下抑制阻断器。注意，这些益处可以实现而并未添加噪声恶化。
在示例性实施例中，Cpp11、Cpp12、Cpp13、Cpp14可以等于共同值，例如Cppx，其可以具有与参照图6所述Cpp不同的值。
可以理解，以上所述技术在RF频率响应的低频侧和高频侧均提供了针对带外阻断器的改进的抑制。这在图8中示出，其示出了根据本公开的阻断器抑制技术的示意性滤波频率响应。在图8中，水平轴线绘制了以例如吉赫兹(GHz)测量的频率，而垂直轴线绘制了传递函数的幅度，例如单位为例如分贝(dB)的、如本领域已知的S21散射参数。注意，图8的响应并非意味着将本公开的范围限制于所示的任何特定频率范围或S21幅度。
在图8中，标注的“响应1”(也即实线)对应于并未包括交叉耦合电容器的示例性接收器前端(例如图3的示例性实施例300)的频率相关S21幅度的示意图(例如，考虑到50欧姆匹配阻抗，端口1对应于至LNA 201的输入，以及端口2对应于TIA 280的输出)，而标注“响应2”(也即虚线)对应于基带多相交叉耦合阻断器滤波配置(例如图7的示例性实施例700)的频率相关S21幅度的示意性图。注意频率响应“响应1”和“响应2”中的每个包括高频侧响应和低频侧响应，也即对于中心频率fd左侧的低频侧响应，以及对于fd右侧的高频侧响应，如图8中所示。特别地，应该注意的是，响应2的左侧(也即小于fd的频率)包括频率fnotch的陷波特性，其中fnotch可以由在混频器输出端处R-C网络的特性确定。注意，响应2的右侧(也即大于fd的频率)示出了所有频率偏移的抑制。
在示例性实施例中，在此所述的技术可以易于适用于包括多相下变频转换的接收信号路径。图9示出了用于驱动具有多个相的本地振荡器的示例性方案。在图9中，示出了多个N个差分本地振荡器(LO)信号，每个差分LO信号相对于其他LO信号具有相同的频率(由周期T_period表征)但是具有不同(例如非重叠)相位。特别地，第一差分LO信号LO.1包括正信号LOp.1和负信号LOn.1。第二差分LO信号LO.2包括LOp.2和LOn.2，并且通常与差分LO信号LO.1相位偏移。高达N个差分LO信号存在于N相下变频转换方案中，并且可以理解，对于多相混频方案选择更大的数目N可以有利地抑制不希望的可以通过切换仅由一个相位驱动的混频器而产生的伪谐波分量。
在示例性实施例中，LO.1可以例如与LO.2等以180/N度而异相。通常，可以对于分别对应于N个第一和第二信号路径的相位的任意数目N而实施多相混频方案。可以理解，用于混频方案的较大相位数目N可以有利地抑制切换仅由一个相位驱动的混频器的不希望的谐波响应。包括这些多相混频方案的示例性的实施例预期为在本公开的范围内。
本领域技术人员将易于意识到，参照例如图2、图3、图4、图6、图8等在此所公开的技术可以易于适用于多相下变频转换方案。例如，在示例性实施例中(未示出)，接收信号路径可以扩展为包括多于在图4的接收信号路径400中所示两个第一信号路径306I、306Q，并且进一步多于具有耦合至多于两个第一信号路径的对应输出端的差分输出的两个第二信号路径。这些多于两个第一和/或第二信号路径的每一个将由对应的差分LO信号驱动，诸如在图9的多相LO方案中所示的一个LO，并且这些第一和/或第二信号路径的每一个可以包括如上所述的单平衡或双平衡混频器。这些备选的示例性实施例预期为在本公开的范围内。
图10示出了根据本公开的方法100的示例性实施例。注意图10仅为了示意说明目的而示出，并且并非意味着将本公开的范围限制于所示的任何特定方法。
在图10中，在方框1010处，将从输入信号得到的信号下变频转换以产生第一混频器输出电流。
在方框1020处，将从输入信号得到的信号下变频转换以产生第一辅助混频器输出电流。
在方框1030处，第一辅助混频器输出电流与第一混频器输出电流组合以减小在第一混频器输出电流中的带外分量。
在方框1040处，下变频转换输入信号以产生第二混频器输出电流。
在方框1050处，下变频转换输入信号以产生第二辅助混频器输出电流。
在方框1060处，将第二辅助混频器输出电流与第二混频器输出电流组合以减小在第二混频器输出电流中带外分量。
在方框1070处，第一和第二混频器输出电流组合以产生输出电压。
图11和图12进一步示出了根据本公开的容纳了同相和正交的下变频转换路径的噪声抵消接收器的备选示例性实施例1100和1200。
在图11中，接收信号路径1105包括将第一I路径306I的差分输出耦合至第二I路径307I的差分输出的交叉耦合的电容器Cpp11、Cpp12。接收信号路径1105进一步包括将第一Q路径306Q的差分输出耦合至第二Q路径307Q的差分输出的交叉耦合的电容器Cpp13、Cpp14。
在图12中，接收信号路径1205包括耦合至正交LO信号(Q-，Q+)的第一辅助I混频器331I，以及耦合至同相LO信号(I+，I-)的第一混频器330I。可以理解，相对于驱动对应的第一I混频器330I的LO的相位、以90度偏移驱动第一辅助I混频器331I的LO的相位可以有利地改进干扰抵消，因为流过电容器(例如Cx1、Cx2)的电流相对于跨过其的电压而以90度相位偏移。类似的考虑可以适用于LO的驱动第一辅助Q混频器的相位相对于第一Q混频器330Q的偏移，第二辅助I混频器341I相对于第二I混频器340I的相位偏移，以及第二辅助Q混频器341Q相对于第二Q混频器340Q相位偏移。采用LO信号的组合90度相位偏移与电容器电压对电流的传递函数的结果是：将在基带输出中抑制在LO之上或之下的输入频率，而LO的另一侧上的频率将经历增益。这是因为在I和Q之间LO相位偏移当转换至基带时在LO的一侧上呈现为+90度，而在另一侧上为-90度。可以通过将对应于I+和Q-的混频器LO相位的混频器输出耦合至IF_I以及将对应于Q+和I+的混频器LO相位的混频器输出耦合至IF_Q、或备选地将对应于I+和Q+的混频器LO相位的混频器输出耦合至IF_I以及将对应于Q+和I-的混频器LO相位的混频器输出耦合至IF_Q，而选择上侧抑制或下侧抑制。图12的配置可以对于低IF接收是有利的，因为其在混频器下变频转换中提供了图像抑制。
注意，将90度相位偏移应用于LO的驱动辅助混频器的技术不必限制于如图12中所示的容纳了I和Q下变频转换路径以及交叉耦合电容器的噪声抵消接收器，而是可以通常用于在此所示的任何噪声抵消接收器体系结构(例如图3、图4等)。
可以理解，考虑到本公开，由图11和图12中所公开的配置看来，各个备选的交叉耦合和LO驱动方案(在此并未明确示出)均是可能的。例如，与由(Q-，Q+)驱动不同，第一辅助I混频器331I可以替代地由(Q+，Q-)驱动。类似的变化可以适用于在此所述的所有混频器配对。在多相LO示例性实施例中，施加至辅助混频器LO的相对相位差可以取决于存在于多相LO系统中相位数目N而配置。在备选的示例性实施例中(未示出)，施加至辅助混频器LO的相对相位差可以任选地包括设计用于基于特定系统参数、例如电路拓扑结构、特定抑制干扰等而优化干扰抵消的额外调谐相位调整调谐分量(例如约1或2度的精细调谐分量，或者大于45度的粗略调谐分量)。这些备选的实施例预期为在本公开的范围内。
本领域技术人员应该认识到尽管已经参照MOS晶体管(MOSFET)描述了本公开的示例性实施例，本公开的技术不必限制于基于MOSFET的设计，而是可以易于适用于采用双极结晶体管(或BJT)和/或其他双端或三端器件的备选示例性实施例(未示出)。例如，在示例性实施例中(未示出)，所示任何比较器可以利用BJT而不是MOSFET，具有如分别对于MOSFET的漏极、栅极和源极所示而耦合的BJT的集电极、基极和发射极。备选地，在BiCMO工艺中，CMOS和双极结构/器件的组合可以用于最大化电路的性能。此外，可以理解，混频器的某些示例性实施例(未示出)可以采用非晶体管实施方式，例如无源混频器的双端二极管实施方式。这些备选的示例性实施例预期是根据本公开的。
除非另外指示，在该说明书和权利要求书中，术语“漏极”、“栅极”和“源极”可以均包括与MOSFET相关联的那些术语的传统含义，以及其他三端跨导器件诸如BJT的对应节点，该对应性对于电路设计的本领域技术人员而言将是明显的。
在该说明书和权利要求书中，应该理解的是，当元件被称作“连接至”或“耦合至”另一元件时，其可以直接地连接或耦合至其他元件，或者可以存在插入元件。相反地，当元件被称作“直接地连接至”或“直接地耦合至”另一元件时，不存在插入元件。
本领域技术人员应该理解的是，可以使用任意各种不同工艺和技术表示信息和信号。例如，可以由电压、电流、电磁波、磁场或磁子、光场或光子、或其任意组合而表示以上说明书全文中可以涉及的数据、指令、命令、信息、信号、码位、符号和芯片。
本领域技术人员应该进一步意识到的是，结合在此所公开示例性实施例所述的各个示意性逻辑组块、模块、电路和算法步骤可以实施作为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的该可互换性，以上通常考虑到它们的功能而描述各个示意性部件、组块、模块、电路和步骤。这些功能是否实施作为硬件或软件取决于特定的应用以及对整体系统提出的设计约束。本领域技术人员可以对于每个特定应用以变化方式实施所述功能，但是这些实施方式的决定不应解释为使得脱离了本发明的示例性实施例的范围。
结合在此所公开的示例性实施例所述的各个示意性逻辑组块、模块和电路可以采用通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或设计用于执行在此所述功能的其他可编程逻辑器件、分立门或晶体管逻辑、分立硬件部件或其任意组合而实施或者执行。通用处理器可以是微处理器，但是在备选例中，处理器可以是传统的处理器、控制器、微控制器或状态机。处理器也可以实施作为计算装置的组合，例如DSP和微处理器的组合，多个微处理器，一个或多个微处理器结合DSP内核，或者任何其他这种配置。
结合在此所公开的示例性实施例所述的方法或算法的步骤可以直接地具体化在硬件中，在由处理器执行的软件模块中，或者两者的组合中。软件模块可以驻留在随机访问存储器(RAM)、快闪存储器、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、寄存器、硬盘、可移除盘、CD-ROM或本领域已知的任何其他形式存储媒介中。示例性的存储媒介耦合至处理器以使得处理器可以从存储媒介读取信息并且向其写入信息。在备选例中，存储媒介可以集成至处理器。处理器和存储媒介可以驻留在ASIC中。ASIC可以驻留在用户终端中。在备选例中，处理器和存储媒介可以作为分立部件驻留在用户终端中。
在一个或多个示例性实施例中，所述的功能可以实施在硬件、软件、固件、或者其任意组合中。如果实施在软件中，功能可以作为一个或多个指令或代码而存储在计算机可读媒介上或者在其之上发射。计算机可读媒介包括计算机存储媒介，以及包括促进从一处传输计算机程序至另一处的任何媒介。存储媒介可以是可以由计算机访问的任何可应用媒介。借由示例并且非限制性的方式，这种计算机可读媒介可以包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储、磁盘存储或其他磁性存储装置、或者可以用于承载和存储形式为指令和数据结构的所需程序代码并且可以由计算机访问的任何其他媒介。同样，任何连接恰当地称作计算机可读媒介。例如，如果软件从网站、服务器和任何其他远程来源使用同轴电缆、光纤电缆、绞线配对、数字用户线(DSL)或诸如红外、无线电和微波的无线技术而发射，则同轴电缆、光纤电缆、绞线配对、DSL或诸如红外、无线电和微波的无线技术包括在媒介的定义中，盘和碟，如在此所使用的，包括小型碟(CD)、激光碟、光碟、数字通用碟(DVD)、软盘和蓝光碟，其中盘通常磁性地复制数据，而碟采用激光光学地复制数据。以上的组合也可以包括在计算机可读媒介的范围内。
提供所公开示例性实施例的之前说明以使得本领域技术人员制造或使用本发明。对于这些示例性实施例的各种修改对于本领域技术人员将是易于明显的，并且在此限定的普通原理可以适用于其他示例性实施例而并未脱离本发明的精神或范围。因此，本发明并非意在限定于在此所示的示例性实施例而是与符合在此所公开的原理和创新性特征一致的最宽广范围一致。

Claims (20)

1.一种电子设备，包括：
第一混频器，被配置用于将从输入信号得到的信号与本地振荡器(LO)信号混合以产生第一混频器输出；
第一辅助混频器，被配置用于将所述从输入信号得到的所述信号与所述LO信号混合以产生第一辅助混频器输出，所述第一辅助混频器输出被耦合至所述第一混频器输出以减小在所述第一混频器输出中的带外分量；
第二混频器，被配置用于将所述输入信号与所述本地振荡器(LO)信号混合以产生第二混频器输出；
第二辅助混频器，被配置用于将所述输入信号与所述LO信号混合以产生第二辅助混频器输出，所述第二辅助混频器输出被耦合至所述第二混频器输出以减小在所述第二混频器输出中的带外分量；以及
跨阻抗放大器，被配置用于求和所述第一混频器输出和所述第二混频器输出以产生输出电压。
2.根据权利要求1所述的设备，所述第一混频器、第一辅助混频器、第二混频器和第二辅助混频器中的每一个包括单平衡混频器。
3.根据权利要求1所述的设备，所述第一混频器输出通过高通滤波器耦合至所述第一辅助混频器输出。
4.根据权利要求3所述的设备，所述高通滤波器包括电容器。
5.根据权利要求1所述的设备，进一步包括交叉耦合电容器，将所述第一混频器输出和所述第二混频器输出彼此耦合。
6.根据权利要求1所述的设备，进一步包括：
第一Q混频器，被配置用于将从所述输入信号得到的所述信号与正交本地振荡器(LO)信号混合以产生第一Q混频器输出；
第一辅助Q混频器，被配置用于将从所述输入信号得到的所述信号与所述正交LO信号混合以产生第一辅助Q混频器输出，所述第一辅助Q混频器输出被耦合至所述第一Q混频器输出以减小在所述第一Q混频器输出中的带外分量；
第二Q混频器，被配置用将所述输入信号与所述正交本地振荡器(LO)信号混合以产生第二Q混频器输出；
第二辅助Q混频器，被配置用于将所述输入信号与所述正交LO信号混合以产生第二辅助Q混频器输出，所述第二辅助Q混频器输出被耦合至所述第二Q混频器输出以减小在所述第二Q混频器输出中的带外分量。
7.根据权利要求6所述的设备，进一步包括交叉耦合电容器，所述交叉耦合电容器将所述第一Q混频器输出耦合至所述第二混频器输出，以及将所述第二Q混频器输出耦合至所述第一混频器输出。
8.根据权利要求6所述的设备，进一步包括：
同相跨阻抗放大器，被配置用于求和所述第一混频器输出和所述第一辅助混频器输出；以及
正交跨阻抗放大器，被配置用于求和所述第一Q混频器输出和所述第一Q辅助混频器输出。
9.根据权利要求1所述的设备，进一步包括：
至少一个多相第一混频器，被配置用于将从所述输入信号得到的所述信号与对应的多相LO信号混合；
至少一个额外的多相第一辅助混频器，被配置用于将从所述输入信号得到的所述信号与所述对应的多相LO信号混合以产生至少一个多相第一辅助混频器输出，所述至少一个多相第一辅助混频器输出被耦合至所述第一混频器输出以减小在所述至少一个多相第一混频器输出中的带外分量；
至少一个多相第二混频器，被配置用于将所述输入信号与所述对应的多相本地振荡器(LO)信号混合以产生至少一个多相第二混频器输出；以及
至少一个多相第二辅助混频器，被配置用于将所述输入信号与所述对应的多相LO信号混合以产生至少一个多相第二辅助混频器输出，所述至少一个多相第二辅助混频器输出被耦合至所述至少一个多相第二混频器输出以减小在所述至少一个多相第二混频器输出中的带外分量。
10.根据权利要求1所述的设备，其中，被耦合至所述第一辅助混频器的本地振荡器的相位相对于被耦合至所述第一混频器的本地振荡器的相位偏移90度。
11.一种电子设备，包括：
用于将从输入信号得到的信号下变频转换以产生第一混频器输出电流的装置；
用于将所述从输入信号得到的所述信号下变频转换以产生第一辅助混频器输出电流的装置；
用于将所述第一辅助混频器输出电流与所述第一混频器输出电流组合以减小所述第一混频器输出电流中的带外分量的装置；
用于下变频转换所述输入信号以产生第二混频器输出电流的装置；
用于下变频转换所述输入信号以产生第二辅助混频器输出电流的装置；
用于将所述第二辅助混频器输出电流与所述第二混频器输出电流组合以减小所述第二混频器输出电流中的带外分量的装置；
用于将所述第一混频器输出电流和所述第二混频器输出电流组合以产生输出电压的装置。
12.根据权利要求11所述的设备，进一步包括，用于将所述第一混频器输出电流交叉耦合至所述第二混频器输出电流的装置。
13.根据权利要求11所述的设备，进一步包括：
用于将从所述输入信号得到的所述信号下变频转换以产生第一Q混频器输出电流的装置；
用于将从所述输入信号得到的所述信号下变频转换以产生第一辅助Q混频器输出电流的装置；
用于将所述第一辅助Q混频器输出电流与所述第一Q混频器输出电流组合以减小所述第一Q混频器输出电流中的带外分量的装置；
用于下变频转换所述输入信号以产生第二Q混频器输出电流的装置；
用于下变频转换所述输入信号以产生第二辅助Q混频器输出电流的装置；
用于将所述第二辅助Q混频器输出电流与所述第二Q混频器输出电流组合以减小所述第二Q混频器输出电流中的带外分量的装置；
用于将所述第一Q混频器输出电流和所述第二Q混频器输出电流组合以产生输出电压的装置。
14.根据权利要求13所述的设备，进一步包括：
用于将所述第一Q混频器输出耦合至所述第二混频器输出的装置；以及
用于将所述第二Q混频器输出耦合至所述第一混频器输出的装置。
15.根据权利要求11所述的设备，所述第一混频器、第一辅助混频器、第二混频器和第二辅助混频器中的每一个包括单平衡混频器。
16.一种用于处理信号的方法，包括：
下变频转换从输入信号得到的信号以产生第一混频器输出电流；
下变频转换所述从输入信号得到的所述信号以产生第一辅助混频器输出电流；
将所述第一辅助混频器输出电流与所述第一混频器输出电流组合以减小所述第一混频器输出电流中的带外分量；
下变频转换所述输入信号以产生第二混频器输出电流；
下变频转换所述输入信号以产生第二辅助混频器输出电流；
将所述第二辅助混频器输出电流与所述第二混频器输出电流组合以减小所述第二混频器输出电流中的带外分量；
将所述第一混频器输出电流和所述第二混频器输出电流组合以产生输出电压。
17.根据权利要求16所述的方法，进一步包括，使用交叉耦合电容器将所述第一混频器输出电流耦合至所述第二混频器输出电流。
18.根据权利要求16所述的方法，进一步包括：
下变频转换从所述输入信号得到的所述信号以产生第一Q混频器输出电流；
下变频转换从所述输入信号得到的所述信号以产生第一辅助Q混频器输出电流；
将所述第一辅助Q混频器输出电流与所述第一Q混频器输出电流组合以减小所述第一Q混频器输出电流中的带外分量；
下变频转换所述输入信号以产生第二Q混频器输出电流；
下变频转换所述输入信号以产生第二辅助Q混频器输出电流；
将所述第二辅助Q混频器输出电流与所述第二Q混频器输出电流组合以减小所述第二Q混频器输出电流中的带外分量；
将所述第一Q混频器输出电流和所述第二Q混频器输出电流组合以产生输出电压。
19.根据权利要求18所述的方法，进一步包括：
使用交叉耦合电容器将所述第一Q混频器输出耦合至所述第二混频器输出；以及
使用交叉耦合电容器将所述第二Q混频器输出耦合至所述第一混频器输出。
20.根据权利要求16所述的方法，所述第一混频器、第一辅助混频器、第二混频器和第二辅助混频器中的每一个包括单平衡混频器。
CN201480046960.XA 2013-08-30 2014-08-29 用于噪声抵消接收器的阻断器滤波 Active CN105493410B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361871990P 2013-08-30 2013-08-30
US61/871,990 2013-08-30
US14/227,877 US9209910B2 (en) 2013-08-30 2014-03-27 Blocker filtering for noise-cancelling receiver
US14/227,877 2014-03-27
PCT/US2014/053396 WO2015031748A1 (en) 2013-08-30 2014-08-29 Blocker filtering for noise-cancelling receiver

Publications (2)

Publication Number Publication Date
CN105493410A CN105493410A (zh) 2016-04-13
CN105493410B true CN105493410B (zh) 2018-01-26

Family

ID=52583271

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480046960.XA Active CN105493410B (zh) 2013-08-30 2014-08-29 用于噪声抵消接收器的阻断器滤波

Country Status (6)

Country Link
US (1) US9209910B2 (zh)
EP (1) EP3039790B1 (zh)
JP (1) JP6430511B2 (zh)
KR (1) KR20160047512A (zh)
CN (1) CN105493410B (zh)
WO (1) WO2015031748A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8249540B1 (en) 2008-08-07 2012-08-21 Hypres, Inc. Two stage radio frequency interference cancellation system and method
US8798216B2 (en) * 2010-01-05 2014-08-05 Maxlinear, Inc. High dynamic range radio architecture with enhanced image rejection
US9479132B2 (en) * 2014-04-15 2016-10-25 Broadcom Corporation Signal conversion with gain in the forward path
US9590673B2 (en) * 2015-01-20 2017-03-07 Qualcomm Incorporated Switched, simultaneous and cascaded interference cancellation
US9413400B1 (en) 2015-04-30 2016-08-09 Qualcomm Incorporated Blocker filtering for carrier aggregation receiver
US9692470B2 (en) 2015-08-25 2017-06-27 Qualcomm Incorporated Low noise amplifier and notch filter
US9912295B1 (en) * 2015-09-10 2018-03-06 Marvell International Ltd. Power-efficient programmable broadband high-pass preamplifier systems
US9800280B2 (en) 2016-01-12 2017-10-24 Qualcomm Incorporated Noise suppression in radio frequency receivers
US10069618B2 (en) * 2016-01-14 2018-09-04 Qorvo Us, Inc. Single RF PA chain for CA FDD-TDD and TDD TX
US10128819B2 (en) 2016-01-21 2018-11-13 Qualcomm Incorporated High rejection wideband bandpass N-path filter
US9847772B2 (en) 2016-02-03 2017-12-19 Qualcomm Incorporated N-path filters with flatter frequency response
US10027358B2 (en) * 2016-08-15 2018-07-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Harmonic selective full-band capture receiver with digital harmonic rejection calibration
CN109962716B (zh) 2017-12-26 2021-02-12 华为技术有限公司 信号接收电路、信号处理芯片、通信设备及信号接收方法
US10158387B1 (en) * 2018-05-29 2018-12-18 Realtek Semiconductor Corp. Frequency down-converter with high immunity to blocker and method thereof
US10530618B1 (en) * 2018-09-26 2020-01-07 Qualcomm Incorporated Single-ended to differential signal conversion of analog signals
US10425044B1 (en) * 2018-11-15 2019-09-24 Texas Instruments Incorporated Cancellation capacitor for aliasing and distortion improvement
US10938428B2 (en) * 2019-02-25 2021-03-02 Huawei Technologies Co., Ltd. Wireless receiver system for neutralizing blocking signals
US10903867B1 (en) * 2019-08-30 2021-01-26 U-Blox Ag Discrete time superheterodyne mixer
TWI733244B (zh) * 2019-11-07 2021-07-11 瑞昱半導體股份有限公司 收發器裝置
WO2021185458A1 (en) * 2020-03-20 2021-09-23 Telefonaktiebolaget Lm Ericsson (Publ) Antenna interface arrangement
WO2021185459A1 (en) * 2020-03-20 2021-09-23 Telefonaktiebolaget Lm Ericsson (Publ) Antenna interface arrangement
CN112702022B (zh) * 2020-12-28 2021-11-23 北京力通通信有限公司 低噪声大带宽信号处理装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4811425A (en) * 1987-01-09 1989-03-07 Itt Avionics, A Division Of Itt Corporation Apparatus for reducing the effects of local oscillator leakage in mixers employed in zero IF receivers
CN101809859A (zh) * 2007-06-26 2010-08-18 联发科技股份有限公司 无源混频器以及使用无源混频器的高q滤波器
CN102124646A (zh) * 2008-08-18 2011-07-13 高通股份有限公司 具有负载切换的高线性低噪声接收器
CN102428653A (zh) * 2009-03-17 2012-04-25 天工新技术有限公司 无表面声波、无低噪声放大器的低噪声接收器

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104653A (ja) * 1992-06-09 1994-04-15 Fukushima Nippon Denki Kk ミキサ回路
JPH09167920A (ja) * 1995-12-15 1997-06-24 Toshiba Corp イメージ・リジェクション機能を備えた周波数変換回路
US6879816B2 (en) * 1998-11-12 2005-04-12 Broadcom Corporation Integrated switchless programmable attenuator and low noise amplifier
JP3504179B2 (ja) * 1999-03-09 2004-03-08 株式会社東芝 周波数変換回路
WO2002023717A2 (en) 2000-09-11 2002-03-21 Broadcom Corporation Linear buffer
US7657241B2 (en) * 2002-02-01 2010-02-02 Qualcomm, Incorporated Distortion reduction calibration
CA2415917A1 (en) * 2003-01-08 2004-07-08 Sirific Wireless Corporation Regenerative divider used for up-conversion and down conversion
US7336940B2 (en) 2003-11-07 2008-02-26 Andrew Corporation Frequency conversion techniques using antiphase mixing
US7529529B2 (en) 2005-03-04 2009-05-05 Intel Corporation Low noise, high-linearity RF front end receiver
FR2903546A1 (fr) 2006-07-07 2008-01-11 St Microelectronics Sa Procede et dispositif de reduction de la composante continue d'un signal transpose en bande de base,en particulier dans un recepteur du type a conversion directe
TWI469539B (zh) 2007-01-24 2015-01-11 Marvell World Trade Ltd 使用頻率可轉換阻抗結構之頻率與ｑ-因數可調整濾波器
US7949322B2 (en) 2007-03-09 2011-05-24 Qualcomm, Incorporated Frequency selective amplifier with wide-band impedance and noise matching
US8036623B2 (en) * 2007-03-13 2011-10-11 Qualcomm, Incorporated Wireless receiver with notch filter to reduce effects of transmit signal leakage
US7764942B2 (en) * 2007-07-06 2010-07-27 Anadigics, Inc. Tuning circuitry utilizing frequency translation of an impedance from a fixed-filter frequency response
US8406358B1 (en) 2008-02-14 2013-03-26 Marvell International Ltd. Radio-frequency apparatus with programmable performance and associated methods
US8331897B2 (en) 2008-04-07 2012-12-11 Qualcomm Incorporated Highly linear embedded filtering passive mixer
US8559865B2 (en) 2008-07-31 2013-10-15 Qualcomm Incorporated Method and apparatus for providing jammer detection in a receiver
JP2010193160A (ja) * 2009-02-18 2010-09-02 Renesas Electronics Corp 無線受信機及び無線信号の受信方法
US8233871B2 (en) 2009-06-16 2012-07-31 California Institute Of Technology Incompressible RF receiver
US8112059B2 (en) * 2009-09-16 2012-02-07 Mediatek Singapore Pte. Ltd. Mixer circuit, integrated circuit device and radio frequency communication unit
US8594603B2 (en) 2009-11-08 2013-11-26 The Trustees Of Columbia University In The City Of New York Systems and methods for cancelling interferers in a receiver
US8391819B2 (en) * 2010-02-23 2013-03-05 Texas Instruments Incorporated Narrow band RF filter circuits, devices and processes using impedance translation
US8106710B2 (en) 2010-03-18 2012-01-31 Analog Devices, Inc. Apparatus and method for variable gain transconductance
US8552790B2 (en) 2010-07-21 2013-10-08 Mediatek Singapore Pte. Ltd. Harmonic rejection of signal converting device and method thereof
US8422979B2 (en) 2011-03-17 2013-04-16 Broadcom Corporation Method and system for low-noise, highly-linear receiver front-end
KR101097373B1 (ko) * 2011-05-26 2011-12-23 (주)아이앤씨테크놀로지 하향 및 상향 주파수 변환기
US8718588B2 (en) 2011-08-04 2014-05-06 Mediatek Inc. Signal processing circuit having mixer units using oscillation signals with different phases and frequency-selective combining block for frequency-selectively combining outputs of mixer units and related method thereof
US8767869B2 (en) 2011-08-18 2014-07-01 Qualcomm Incorporated Joint linear and non-linear cancellation of transmit self-jamming interference
KR101873754B1 (ko) 2011-11-25 2018-07-04 한국전자통신연구원 고주파 수신기
US8666352B2 (en) * 2011-12-16 2014-03-04 Stephen A. Jantzi Harmonic cancellation for frequency conversion harmonic cancellation
GB2498212B (en) 2012-01-09 2013-12-04 Renesas Mobile Corp Method and apparatus for time division duplex communication
EP2624462B1 (en) * 2012-02-03 2017-07-12 Telefonaktiebolaget LM Ericsson (publ) Down-conversion circuit
EP2624463B1 (en) * 2012-02-03 2015-04-15 Telefonaktiebolaget L M Ericsson (PUBL) Down-conversion circuit with interference detection
US8750818B2 (en) 2012-04-13 2014-06-10 Mediatek Inc. Signal processing circuit with circuit induced noise cancellation
US8824988B2 (en) * 2012-11-19 2014-09-02 Broadcom Corporation Using direct phase noise measurement and blocker recovery to cancel reciprocal mixing noise
CN105103462A (zh) 2012-12-11 2015-11-25 南加利福尼亚大学 用于双工器和共存无线通信系统的无源泄露抵消网络
US9231801B2 (en) 2013-03-15 2016-01-05 Qualcomm Incorporated Adaptive non-linear interference cancellation for intermodulation distortion
US9344124B2 (en) 2013-05-01 2016-05-17 Qualcomm Incorporated Jammer resistant noise cancelling receiver front end
US9025709B2 (en) * 2013-05-30 2015-05-05 Mediatek Inc. Receiver front-end circuit, communication unit and method therefor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4811425A (en) * 1987-01-09 1989-03-07 Itt Avionics, A Division Of Itt Corporation Apparatus for reducing the effects of local oscillator leakage in mixers employed in zero IF receivers
CN101809859A (zh) * 2007-06-26 2010-08-18 联发科技股份有限公司 无源混频器以及使用无源混频器的高q滤波器
CN102124646A (zh) * 2008-08-18 2011-07-13 高通股份有限公司 具有负载切换的高线性低噪声接收器
CN102428653A (zh) * 2009-03-17 2012-04-25 天工新技术有限公司 无表面声波、无低噪声放大器的低噪声接收器

Also Published As

Publication number Publication date
JP6430511B2 (ja) 2018-11-28
KR20160047512A (ko) 2016-05-02
US20150063509A1 (en) 2015-03-05
EP3039790B1 (en) 2018-11-28
WO2015031748A1 (en) 2015-03-05
JP2016534646A (ja) 2016-11-04
CN105493410A (zh) 2016-04-13
EP3039790A1 (en) 2016-07-06
US9209910B2 (en) 2015-12-08

Similar Documents

Publication Publication Date Title
CN105493410B (zh) 用于噪声抵消接收器的阻断器滤波
JP6396432B2 (ja) 妨害電波耐性ノイズキャンセリング受信機フロントエンド
CN105580271B (zh) 基带处理电路装置
WO2015020927A2 (en) Directional coupler circuit techniques
US10284166B2 (en) Transmitter matching network using a transformer
EP3039789B1 (en) Harmonic rejection translational filter
JP6352288B2 (ja) 共有変圧器内におけるポート隔離
US20190081612A1 (en) Signal Filtering Using Magnetic Coupling
WO2019027534A1 (en) SELECTIVE FILTERING PROVIDED WITH SWITCHING
TW202211620A (zh) 用於與另一濾波器的至少一部分選擇性地耦合的可程式設計基頻濾波器
Nagulu et al. A Third-Order Quasi-Elliptic N-Path Filter With Enhanced Linearity Through Clock Boosting
JP2011176721A (ja) ミキサ回路及びそれを用いた送信回路並びに準ミリ波・ミリ波通信端末
CN112019192B (zh) 一种基于变压器的高阶耦合正交信号产生电路及其应用
Liu et al. A 2.4‐mW interference‐resilient receiver front end with series N‐path filter–based balun for body channel communication
US9263990B2 (en) Impedance transformer for use with a quadrature passive CMOS mixer
US20230299741A1 (en) Bridge-Type Filters
US20230299742A1 (en) Bridge-Type Filters
US20230093885A1 (en) Harmonic Reduction with Filtering
CN116582107A (zh) 一种射频和毫米波有源矢量调制型移相器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant