CN105492996B - 对通信端口启用低功率状态的技术 - Google Patents

对通信端口启用低功率状态的技术 Download PDF

Info

Publication number
CN105492996B
CN105492996B CN201480047573.8A CN201480047573A CN105492996B CN 105492996 B CN105492996 B CN 105492996B CN 201480047573 A CN201480047573 A CN 201480047573A CN 105492996 B CN105492996 B CN 105492996B
Authority
CN
China
Prior art keywords
low power
power state
power
circuit
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480047573.8A
Other languages
English (en)
Other versions
CN105492996A (zh
Inventor
J.钱
S.W.林
P.T.特
T.L.宋
S.Z.艾
S.C.甘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN105492996A publication Critical patent/CN105492996A/zh
Application granted granted Critical
Publication of CN105492996B publication Critical patent/CN105492996B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3278—Power saving in modem or I/O interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)
  • Information Transfer Systems (AREA)
  • Telephone Function (AREA)

Abstract

各种实施例一般针对用于确定通信端口何时处于第一低功率、确定耦合设备进入低功率状态以及基于设备进入低功率状态的确定来启用第二低功率状态的装置、方法和其他技术，该第二低功率状态使用比第一低功率状态更少的功率。

Description

对通信端口启用低功率状态的技术
技术领域
本文描述的实施例一般涉及对于通信端口的低功率状态。特别地，各种实施例针对为了功率节省而对通信端口启用一个或多个低功率状态。
背景技术
通常在平台使用高速串行通信链路来提供快速数据访问。然而，这些高速串行通信链路通常需要高的闲置功率。在例如手持和平板计算机等功率敏感平台中，高速串行通信链路可由于高的闲置功率要求而不适合。
附图说明
图1图示第一平台系统图的实施例。
图2图示主机设备和端点设备的实施例。
图3图示第一逻辑流程图的实施例。
图4图示第二逻辑流程图和电路状态的实施例。
图5图示第三逻辑流程图的实施例。
图6图示计算架构的实施例。
图7图示第二系统图的实施例。
具体实施方式
各种实施例一般针对用于管理电子设备的一个或多个通信端口的功率状态的装置、方法和其他技术。一些实施例特别针对为用于高速串行通信的一个或多个通信端口启用较低功率状态的技术，例如外围组件互连(PCI)Express平台上的根端口或上游端口。尽管本文描述为涉及例如PCI Express平台上的根端口或上游端口等一个或多个通信端口，应理解各种实施例不以该方式受限制并且下列论述可适用于其他通信接口，其除其他外还包括但不限于通用串行总线(USB)和IEEE 1394接口技术。
在一些实施例中，主机设备或平台设备中可包括通信端口并且它可用于与例如PCI Express(PCIe)设备等另一个耦合设备通信。通信端口可用于通过与耦合设备的通信链路来发送和接收信息。在各种实施例中，通信端口可被置入指定功率管理方案的较低功率状态，例如L1低功率状态，其中各种硬件电路可被禁用或门控功率。L1低功率状态可由基于硬件的活动状态功率管理或由链路进入L1低功率状态的接收请求发起。当通信端口处于L1低功率状态时，收发器电路被关闭，PCI Express架构逻辑被门控时钟，并且锁相环(PLL)被关闭。然而，其他电路仍被启用，例如静噪控制器和模拟前端电路。
通信端口也可进入第二低功率状态，例如L1.low1，其中例如静噪控制器电路等额外电路可被禁用并且可实现额外功率节省。例如，当耦合设备确定为处于低功率状态时，通信端口可被置入L1.low1低功率状态。在各种实施例中，通信端口可包括用于基于时钟请求(CLKREQ#)信号的解除断言确定耦合设备处于低功率状态的逻辑。时钟请求信号是单向的并且完全由设备控制。
在另一个或相同的实施例中，通信端口可被置入第三低功率状态，例如L1.low2，其使用比L1和L1.low1低功率状态更少的功率。在L1.low2功率状态中，通信端口的模拟前端电路可被门控功率来实现额外功率节省。模拟前端可向通信链路提供物理链路接口。模拟前端电路还可包括检测逻辑来自动识别和选择支持的通信协议。
在各种实施例中，通信端口可经由延迟容差报告(LTR)接收对耦合设备的延迟容差要求。如果对于耦合设备的延迟容差要求大于对于模拟前端电路的功率门控退出延迟阈值，模拟前端电路可被门控功率。功率门控退出延迟阈值可基于模拟前端从功率门控状态退出的时间量。
在一些实施例中，在时钟请求信号指示耦合设备处于低功率状态、静噪控制器电路被禁用并且延迟容差要求大于功率门控退出延迟阈值时，通信端口可仅被置入L1.low2低功率状态。然而，各种实施例不以该方式受限制并且即使耦合设备不处于低功率状态和/或静噪控制器电路未被禁用，通信端口也可被置入L1.low2。
额外功率节省可通过将通信端口置入L1.low1和/或L1.low2功率状态而在L1低功率状态上实现。例如，对于处于L1低功率状态，与处于活动状态时的25mW和处于闲置状态时的10mW相比，通信端口可在处于L1.low2功率状态时将功耗减少到低至90μW。此外，启用各种低功率状态的逻辑可采用硬件自主方式实现并且不需要任何软件干预。然而，在一些或其他实施例中，逻辑可既在硬件又在软件中实现。
一般参考本文使用的标记和命名，接着的详细描述可从在计算机或计算机网络上执行的程序规程方面呈现。这些规程描述和表示由本领域内技术人员使用以最有效地向本领域内其他技术人员传达他们的工作实质的手段。
规程在这里并且一般设想为导致期望结果的操作的自洽顺序。这些操作是需要物理操纵物理量的那些。通常，尽管不是必须的，这些量采取能够被存储、转移、组合、比较和用别的方式而操纵的电、磁或光信号的形式。已经证实有时主要由于常见使用的原因将这些信号称为位、值、元素、符号、字符、项、数字或类似物是方便的。然而，应该牢记所有这些和相似的术语要与适当的物理量关联并且仅是应用于这些量的方便标签。
此外，执行的操纵经常从例如添加或比较等方面涉及到，其通常与人类操作者所执行的心理操作关联。在本文描述的形成一个或多个实施例的操作中的任一个中，不是这样的人类操作者能力都是必需的，或在大部分情况下都是可取的。相反，操作是机器操作。用于执行各种实施例的操作的有用机器包括通用数字计算机或相似设备。
各种实施例还涉及用于执行这些操作的装置或系统。该装置可为了需要目的而专门构造或它可包括如由计算机中存储的计算机程序选择性激活或重新配置的通用计算机。本文呈现的规程不固有地涉及特定计算机或其他装置。各种通用机可与根据本文的教导所写的程序一起使用，或可证明它便于构造更专门的装置来执行需要的方法步骤。多种这些机器所需要的结构将从给出的描述是明显的。
现在参考附图，其中类似的标号用于始终指代类似的元件。在下面的描述中，为了说明目的，阐述许多特定细节以便提供对其的全面理解。然而，新颖实施例可在没有这些特定细节的情况下实践，这可是显而易见的。在其他实例中，采用框图的形式示出众所周知的结构和设备以便于其的描述。意图是涵盖与要求保护的主旨一致的所有修改、等同物以及备选。
图1图示根据本文描述的各种实施例的平台系统105的系统图100。在各种实施例中，平台系统105包括处理器核110、存储器115、根复合体120和四个根端口142、144、146和148。这四个根端口142、144、146和148可包括任何适合的通信端口或接口并且经由互连130连接到根复合体。另外，根端口142经由通信链路152与设备162耦合，根端口144经由通信链路154与设备164耦合，根端口146经由通信链路156与设备166耦合并且根端口148经由通信链路158与设备168耦合。在一些实施例中，设备162、164、166和168可包括PCI Express(PCIe)端点设备并且根端口142、144、146和148中的每个可包括上游端口，其与PCIe端点设备162、164、166和168的相应下游端口耦合。
尽管图1图示仅具有经由通信链路与四个设备连接的四个根端口的实施例，平台系统105可具有与任何数量的设备连接的任何数量的根端口。例如，平台系统105可具有超过四个根端口或少于四个根端口。
在一些实施例中，处理器核110可以是任何类型的计算元件中的一个或多个，例如但不限于微处理器、处理器、中央处理单元、数字信号处理单元、双核处理器、移动设备处理器、桌面处理器、单核处理器、片上系统(SoC)设备、复杂指令集计算(CISC)微处理器、精简指令集(RISC)微处理器、超长指令字(VLIW)微处理器或单片或集成电路上的任何其他类型的处理器或处理电路。
存储器115可使用能够存储数据的任何机器可读或计算机可读介质实现，其包括易失性和非易失性存储器两者。在一些实施例中，机器可读或计算机可读介质可包括非暂时性介质。实施例在该上下文中不受限制。
存储器115可以随时、暂时或永久存储数据。存储器115存储对于平台系统105的指令和数据。存储器115还可在处理器核110执行指令时存储临时变量或其他中间信息。存储器115不限于存储上文论述的数据；存储器115可存储任何类型的数据。
在各种实施例中，系统平台可包括根复合体120来使处理器核110和存储器115连接到PCI Express(PCIe)交换结构，其由一个或多个交换设备组成。根复合体120使CPU和存储器子系统连接到PCI Express结构。它可支持若干PCI Express端口，并且在该示范性实施例中示出四个根端口。每个端口连接到端点设备或交换机，其然后形成子层次。根复合体生成代表CPU的事务请求。响应于CPU命令，它生成配置、存储器和IO请求以及PCI Express结构上的锁定事务请求。根复合体将包传出它的端口并且还接收进入它的端口的包，它然后将这些包转发给存储器或CPU。多端口根复合体还可可选地将包从一个端口路由到另一个端口(支持点对点事务)。
在一些实施例中，根端口142、144、146和148中的每个和它们相应的PCIe端点设备162、164、166和168支持一个或多个低功率状态，例如L1、L1.low1和L1.low2，其允许基于端口和设备所处的低功率状态来禁用各种高速电路。在本文描述的一个或多个实施例中，根端口142、144、146和148中的每个和它们相应的PCIe端点设备162、164、166和168可以通过发送指示或信息来发起进入或转变到低功率状态。
例如，L1低功率状态可通过基于硬件的活动状态功率管理或通过在操作系统将下游设备(例如设备162、164、166和168)置入设备低功率状态D1-D3之后请求链路进入L1而发起。
L1低功率状态是低退出延迟链路状态，其意在在设备感知缺乏未完成请求或未决事务时减少功率。当根端口处于L1低功率状态时，收发器电路中的大部分被关闭，大部分PCI Express架构逻辑被门控时钟，并且锁相环(PLL)中的大部分被关闭。然而，静噪控制器电路和模拟前端电路可在L1低功率状态中保持被启用。
除上文论述的L1低功率状态外，各种实施例包括更低的功率状态L1.low1和L1.low2。在L1.low1中，除硬件和电路中的全部在L1状态中被关闭、禁用或门控功率外，静噪控制器电路也完全被关掉或禁用。静噪控制器电路可用于检测从耦合设备或端点接收的信号或信息。更具体地，静噪控制器电路提供输入信号功率水平监测功能来识别是否存在从端点接收的有效信号或信息。
在L1.low1功率状态中，可通过关掉静噪控制器电路在L1功率状态上实现明显的功率节省。然而，处于L1.low1功率状态的根端口将失去在具有端点的链路上检测任何唤醒事件的能力。在单向引脚中的时钟请求信号(CLKREQ#)解除断言(其指示耦合设备在转变或处于低功率状态)时，可进入L1.low1功率状态。在一些实施例中，可存在相对逻辑，其中CLKREQ#被断言来指示耦合设备在转变或处于低功率状态。
在L1.low2功率状态中，除硬件和电路在L1和L1.low1功率状态中被关断外，根端口的模拟前端(AFE)电路被门控功率以通过防止动态和泄漏电流来实现甚至更多的功率节省。为了对AFE门控功率，到电路的电流可被关断。在各种实施例中，在平台单向CLKREQ#引脚被解除断言、静噪控制器电路被禁用并且来自耦合设备的延迟容差报告大于功率门控退出延迟阈值时，根端口可进入L1.low2功率状态。
在各种实施例中，根端口和端点设备两者都支持延迟容差报告(LTR)。例如，上游端口中的根端口从端点设备接收LTR消息并且端点设备从上游端口中的根端口接收LTR消息。该LTR消息包括但不限于上游/下游端口的服务延迟要求或延迟容差。在各种实施例中，在确定端点设备的延迟容差是否大于功率门控退出延迟阈值时，根端口可使用来自端点设备的最后接收的延迟要求。
在各种实施例中，门控功率延迟容差阈值可设置成AFE从被门控功率退出的时间量。从而，如果在LTR中从端点设备接收的延迟容差大于功率门控退出延迟容差阈值，因为AFE将具有足够的时间量从功率门控退出而未对耦合端点设备造成不利影响(由于端点设备延迟容差要求)，AFE可被安全地门控功率。
在平台系统105中图示的组件不意在为限制的并且为了说明目的而呈现。在其他实施例中，平台系统105的配置包括除图1中示出的以外的其他(或多或少)组件。相关领域内普通技术人员将意识到可以使用平台系统105的其他配置而不影响本文描述的实施例的工作。
图2图示主机设备210和端点设备250的实施例。在各种实施例中，主机设备110可包括平台系统105的组件并且端点设备250可以是设备162、164、166和168中的任一个。主机设备210可包括上游端口220，其具有静噪控制器电路222、功率管理逻辑224、收发器电路226、模拟前端电路228和参考时钟源230。在各种实施例中，上游端口220可与根端口142、144、146和148中的任一个相似或相同。
静噪控制器电路222可被平台系统105和/或主机210用于检测从耦合设备或端点250接收的信号或信息。更具体地，静噪控制器电路222提供输入信号功率水平监测功能来识别是否存在从端点250接收的有效信号或信息。尽管独立示出，静噪控制器电路222可以是收发器电路226的部分或并入收发器电路226中。
在一些实施例中，静噪控制器电路222可基于端点250基于CLKREQ#信号被解除断言而进入低功率状态这一指示而被禁用或掉电。通过禁用静噪控制器电路222，因为静噪控制器电路未被启用并且未连续监测有效信号或信息而可实现明显的功率节省。
上游端口220还可包括功率管理逻辑224来控制根端口或上游端口220的各种低功率状态，例如L1、L1.low1和L1.low2。功率管理逻辑224可在任何硬件、软件或电路中实现，其包括处理器核110和/或控制器，例如PCI Express控制器(未示出)。在各种实施例中，功率管理逻辑224可仅在硬件中实现并且可以是硬件自主的而不需要任何软件干预。然而，在其他实施例中，功率管理逻辑224可既在硬件又在软件中实现。
在一些实施例中，功率管理逻辑224可检测来自单向通信链路上端点250的CLKREQ#信号的解除断言。功率管理逻辑224可基于CLKREQ#信号解除断言的检测来禁用静噪电路，如上文描述的。如之前论述的，CLKREQ#引脚的解除断言指示耦合端点250进入或转变到低功率状态。在各种实施例中，功率管理逻辑224可配置成也检测CLKREQ#引脚的断言，其指示耦合端点250退出低功率状态。功率管理逻辑224可基于断言检测而启用静噪控制器电路222。在一些实施例中，该逻辑可逆转，并且功率管理逻辑224可相应地配置成在端点设备250处于低功率状态时禁用静噪控制器电路222并且在端点设备250不处于低功率状态时启用静噪控制器电路22。
功率管理逻辑224还可基于端点250的延迟容差报告(LTR)和对于AFE 228的功率门控退出延迟阈值之间的比较来对模拟前端(AFE)228门控功率。例如，功率管理逻辑224可从端点250接收信息(其包括LTR)并且如果端点250的延迟容差要求大于功率门控退出延迟阈值，功率管理逻辑224可对AFE 228门控功率。如果延迟容差不大于功率门控退出延迟阈值，功率管理逻辑224可未对AFE 228门控功率。
在一些实施例中，如果CLKREQ#引脚指示端点250处于低功率状态、静噪控制器电路被禁用并且对于端点250的延迟容差大于功率门控退出延迟阈值，功率管理逻辑224可仅对AFE门控功率。通过要求端点250处于低功率状态并且静噪控制器电路在对AFE 228门控功率之前被关掉，功率管理电路224确保端点250处于低功率状态并且AFE 228将不发送和错过唤醒事件。
在一些实施例中，上游端口220可包括收发器电路226。尽管图2将收发器电路226图示为一个设备，各种实施例不以该方式受限制并且传送器和接收器可以是独立设备。在各种实施例中，收发器226可通过一个或多个链路或连接与端点通信信息275。
上游端口220还可包括模拟前端(AFE)228来向通信链路提供物理链接接口。模拟前端电路还可包括检测逻辑来自动识别和选择支持的通信协议。尽管独立示出，AFE 228可并入收发器电路226中或是收发器电路226的部分。
如之前论述的，AFE 228可基于来自端点250的LTR与对于AFE 228的功率门控退出延迟阈值之间的比较而被门控功率。功率门控退出延迟容差阈值可设置成AFE 228从被门控功率退出的时间量。从而，如果在LTR中从端点设备接收的延迟容差大于功率门控退出延迟容差阈值，因为AFE 228将具有足够的时间量退出功率门控而未对耦合端点设备造成不利影响(由于端点设备延迟容差要求)，AFE 228可被安全地门控功率。
在各种实施例中，上游端口220可包括与参考时钟汇270耦合的参考时钟源230和单向时钟请求(CLKREQ#)信号277并且参考时钟信号279可在单向链路上在参考时钟源230与参考时钟汇270之间传达。在各种实施例中，时钟请求信号227可以是对于来自参考时钟汇270的时钟信号的请求。单向CLKREQ#还可用于在CLKREQ#信号277使参考时钟源230处的引脚解除断言时确定端点250是否处于低功率状态。
图2图示端点250，其具有与在主机设备210中发现的那些相似的组件。例如，端点250可包括下游端口260，其包括静噪控制器电路262、功率管理逻辑264、收发器电路266、模拟前端(AFE)268和参考时钟汇270。这些组件可与在主机设备210中发现的对应组件相似或相同地操作。
图3图示对根端口或上游端口启用各种低功率状态(其包括L1、L1.low1和L1.low2)的第一逻辑流300。在各种实施例中，在框301处可对根端口启用L1低功率状态。例如，L1低功率状态可由基于硬件的活动状态功率管理或通过在操作系统将下游设备置入低功率状态D1-D3之后请求链路进入L1而发起。当根端口处于L1低功率状态时，收发器电路中的大部分被关闭，大部分PCI Express架构逻辑被门控时钟，并且锁相环(PLL)中的大部分被关闭。
在决策块303处，做出关于耦合设备是否处于低功率状态的确定。在各种实施例中，该确定可基于时钟请求(CLKREQ#)引脚是被解除断言还是断言(如之前论述的)而做出。如果耦合设备处于低功率状态，静噪控制器电路在框305处在根端口处被禁用并且根端口可进入或处于L1.low1功率状态。然而，如果耦合设备未处于低功率状态，根端口可保持在L1功率状态直到耦合设备进入低功率状态或直到根端口接收退出L1低功率状态并且进入L0正常操作状态的指示。
在各种实施例中，延迟容差报告(LTR)中来自耦合设备的延迟容差要求可在决策块307处与功率门控退出延迟阈值比较。在各种实施例中，根端口可在确定设备的延迟容差是否大于功率门控退出延迟阈值时使用来自耦合设备的最后接收服务延迟要求。在各种实施例中，功率门控退出延迟容差阈值可设置成模拟前端(AFE)从被门控功率退出的时间量。
如果延迟容差要求大于功率门控退出延迟阈值，AFE可在框309处被门控功率，并且根端口可进入L1.low2低功率状态。然而，如果延迟容差要求不大于(或等于)功率门控退出延迟阈值，AFE未被门控功率并且根端口保持在L1.low1低功率状态。
在各种实施例中，根端口在处于L1.low1低功率状态时比处于L1低功率状态时使用更少的功率。另外，根端口在处于L1.low2低功率状态时使用比L1.low1低功率状态和L1低功率状态两者都要少的功率。
在一些实施例中，根端口可未进入L1.low2低功率状态，除非耦合设备处于低功率状态、静噪控制器电路被禁用并且然后延迟容差大于功率门控退出延迟阈值。
图4图示对于根端口的第二逻辑流程图400和电路状态的实施例。为了说明目的将参考图2论述图4并且它不以该方式受限制。在各种实施例中，图4图示图400左侧的逻辑流和图右侧用于控制静噪控制器电路222和模拟前端电路228的功率管理逻辑224。
在框401处，根端口可进入低功率状态，例如L1低功率状态。当根端口或上游端口220处于L1低功率状态时，收发器电路中的大部分被关闭，大部分PCI Express架构逻辑被门控时钟，并且锁相环(PLL)中的大部分被关闭。然而，静噪控制器电路222和模拟前端228被启用或打开。在框403处，CLKREQ#信号被解除断言，其指示耦合设备进入或处于低功率状态。这时静噪控制器电路222和AFE 228仍被启用。
功率管理逻辑224可基于CLKREQ#信号的解除断言而在框405处禁用或关断静噪控制器电路222。通过关断静噪控制器电路222，可实现明显的功率节省并且根端口可进入L1.low1功率状态。
在框407处，在设备延迟容差报告(LTR)中接收的对于耦合设备的设备延迟容差要求可确定为大于功率门控退出容差阈值。这时，静噪控制器电路224可被关闭，但AFE 228打开。在框409处，功率管理逻辑224可对AFE 409门控功率并且静噪控制器电路222既可被关闭AFE 228又可被门控功率并且根端口可处于L1.low2低功率状态。
图5图示第三逻辑流500中的实施例。该逻辑流500可代表由本文描述的一个或多个实施例所执行的操作中的一些或全部。例如，逻辑流500可图示由平台系统105、主机210和端点250执行的操作。在图5中示出的图示实施例中，逻辑流500可包括在框502处确定通信端口何时处于第一低功率状态。例如，通信端口(例如根端口、上游端口或下游端口)可处于第一低功率状态，例如L1。L1低功率状态可由基于硬件的活动状态功率管理发起。L1低功率状态是低退出延迟链路状态，其意在在设备感知缺乏未完成请求或未决事务时减少功率。当根端口处于L1低功率状态时，收发器电路中的大部分被关闭，大部分PCI Express架构逻辑被门控时钟，并且锁相环(PLL)中的大部分被关闭。
在一些实施例中，功率管理逻辑224可基于关闭哪个收发器电路、对哪个PCIExpress架构逻辑门控时钟以及关闭哪些PLL来确定通信端口是处于第一低功率状态还是L1低功率状态。另外，功率管理逻辑224可基于接收的信息或一个或多个寄存器的配置来确定通信端口是否处于第一低功率状态。例如，当通信端口进入L1低功率状态时可设置寄存器来指示通信端口处于L1低功率状态。寄存器可在通信端口退出L1低功率状态(例如进入正常操作状态，例如L0)时复位。
在框504处，逻辑流500可包括确定耦合设备何时进入低功率状态。在各种实施例中，通信端口可与设备(例如PCI Express设备)耦合并且功率管理逻辑可基于时钟请求(CLKREQ#)信号确定耦合设备何时进入或处于低功率状态。在一些实施例中，信号在根端口和参考时钟源230的连接器或引脚上的解除断言可指示耦合设备进入或处于低功率状态。通过监测单向CLKREQ#信号链路来确定耦合设备是否进入低功率状态，通信端口可在没有任何PCI Express规范改变的情况下做出确定。
逻辑流500还可包括在框506处基于设备进入低功率状态的确定来启用第二低功率状态。在各种实施例中，在启用第二低功率状态时，静噪控制器电路可被禁用。第二低功率状态可以是L1.low1低功率状态并且通过关掉高频静噪控制器电路可实现明显的功率节省。
图6图示适合用于实现如之前描述的各种实施例的示范性计算架构600的实施例。在一个实施例中，计算架构600可包括计算设备115或实现为计算设备115的部分。
如在该申请中使用的，术语“系统”和“组件”意在指计算机相关实体：硬件、硬件和软件的组合、软件或执行中的软件，其的示例由示范性计算架构600提供。例如，组件可以是但不限于是在处理器上运行的进程、处理器、硬盘驱动器、(光和/或磁存储介质的)多个存储驱动器、对象、可执行文件、执行线程、程序和/或计算机。通过说明，在服务器上运行的应用和该服务器两者都可以是组件。一个或多个组件可以驻存在进程和/或执行线程内，并且组件可以局限在一个计算机上和/或分布在两个或以上计算机之间。此外，组件可通过各种类型的通信介质而通信地耦合于彼此来协调操作。协调可牵涉信息的单向或双向交换。例如，组件可采用通过通信介质传达的信号的形式来传达信息。信息可实现为分配给各种信号线的信号。在这样的分配中，每个消息是信号。然而，另外的实施例可备选地采用数据消息。这样的数据消息可跨各种连接发送。示范性连接包括并行接口、串行接口和总线接口。
计算架构600包括各种共同计算元件，例如一个或多个处理器、多核处理器、协同处理器、存储器单元、芯片集、控制器、外设、接口、振荡器、定时设备、视频卡、音频卡、多媒体输入/输出(I/O)组件、电力供应等。然而，实施例不限于计算架构600的实现。
如在图6中示出的，计算架构600包括处理单元604、系统存储器606和系统总线608。处理单元604可以是各种市售处理器中的任一个，例如参考在图1中示出的平台处理设备110描述的那些。
系统总线608向处理单元604提供对于系统组件(其包括但不限于系统存储器606)提供接口。系统总线608可以是可使用多种市售总线架构中的任一个进一步互连到存储器总线(具有或没有存储器控制器)、外围总线和局部总线的若干类型的总线结构中的任一个。接口适配器可经由槽架构连接到系统总线608。示例槽架构可无限制地包括加速图形端口(AGP)、插件总线、(扩展)工业标准架构((E)ISA)、微通道架构(MCA)、NuBus、外围部件互连(扩展)(PCI(X))、PCI Express、个人计算机存储器卡国际协会(PCMCIA)及类似物。
计算架构600可包括或实现各种制造制品。制造制品可包括计算机可读存储介质来存储逻辑。计算机可读存储介质的示例可包括能够存储电子数据的任何有形介质，其包括易失性存储器或非易失性存储器、可移动或不可移动存储器、可擦除或不可擦除存储器、可写或可重写存储器，等。逻辑的示例可包括使用任何适合类型的代码实现的可执行计算机程序指令，例如源代码、编译代码、解释代码、可执行代码、静态代码、动态代码、面向对象的代码、可视代码及类似物。实施例还可至少部分实现为包含在非暂时性计算机可读介质中或上的指令，其可由一个或多个处理器读取和执行来实现本文描述的操作的执行。
系统存储器606可包括采用一个或多个更高速存储器单元形式的各种类型的计算机可读存储介质，例如只读存储器(ROM)、随机存取存储器(RAM)、动态RAM(DRAM)、双数据速率DRAM(DDRAM)、同步DRAM(SDRAM)、静态RAM(SRAM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪速存储器、例如铁电聚合物存储器、奥氏存储器、相变或铁电存储器、硅-氧化物-氮化物-氧化物-硅(SONOS)存储器等聚合物存储器、磁或光卡、例如独立盘冗余阵列(RAID)驱动器等设备阵列、固态存储器设备(例如，USB存储器、固态驱动器(SSD))和适合于存储信息的任何其他类型的存储介质。在图6中示出的图示实施例中，系统存储器606可以包括非易失性存储器610和/或易失性存储器612。基本输入/输出系统(BIOS)可以存储在非易失性存储器610中。
计算机602可包括采用一个或多个更低速存储器单元形式的各种类型的计算机可读存储介质，其包括内部(或外部)硬盘驱动器(HDD)614、用于从可移动磁盘618读取或写入可移动磁618的磁性软盘驱动器(FDD)616和从可移动光盘622(例如，CD-ROM或DVD)读取或写入可移动光盘622(例如，CD-ROM或DVD)的光盘驱动器620。HDD614、FDD 616和光盘驱动器620可以分别通过HDD接口624、FDD接口626和光驱动器接口628连接到系统总线608。用于外部驱动实现的HDD接口624可以包括通用串行总线(USB)和IEEE 1394接口技术中的至少一个或两者。
驱动器和关联的计算机可读介质提供数据、数据结构、计算机可执行指令等的易失性和/或非易失性存储。例如，许多程序模块可以存储在驱动器和存储器单元610、612中，其包括操作系统630、一个或多个应用程序632、其他程序模块634和程序数据636。在一个实施例中，该一个或多个应用程序632、其他程序模块634和程序数据636可以包括例如系统100的各种应用和/或组件。
用户可以通过一个或多个有线/无线输入设备(例如，键盘638和例如鼠标640等指向设备)将命令和信息输入计算机602。其他输入设备可包括麦克风、红外(IR)远程控制、射频(RF)远程控制、游戏手柄、铁笔、读卡器、软件狗、指纹阅读器、手套、绘图板、操纵杆、键盘、视网膜阅读器、触屏(例如，电容、电阻的，等)、轨迹球、轨迹板、传感器、触控笔及类似物。这些和其他输入设备通过耦合于系统总线608的输入设备接口642而连接到处理单元604，但可以通过例如并行端口、IEEE 1394串行端口、游戏端口、USB端口、IR接口等其他接口而连接。
监视器644或其他类型的显示设备经由例如视频适配器646等接口也连接到系统总线608。监视器644可以在计算机602内部或外部。除监视器644外，计算机典型地包括其他外围输出设备，例如扬声器、打印机等。
计算机602可使用经由有线和/或无线通信而到一个或多个远程计算机(例如远程计算机648)的逻辑连接而在联网环境中操作。远程计算机648可以是工作站、服务器计算机、路由器、个人计算机、便携式计算机、基于微处理器的娱乐用品、对等设备或其他公共网络节点，并且典型地包括关于计算机602描述的元件中的许多或全部，但为了简洁目的，仅图示存储器/存储设备650。描绘的逻辑连接包括到局域网(LAN)652和/或更大的网络(例如，广域网(WAN)654)的有线/无线连接性。这样的LAN和WAN联网环境在办公室和公司中很平常，并且便于例如内联网等企业范围的计算机网络，其的全部可连接到全球通信网络，例如互联网。
当在LAN联网环境中使用时，计算机602通过有线和/或无线通信网络接口或适配器656而连接到LAN 652。该适配器656可以便于到LAN 652的有线和/或无线通信，其还可包括设置在其上用于与适配器656的无线功能性通信的无线接入点。
当在WAN联网环境中使用时，计算机602可以包括调制解调器658，或连接到WAN954上的通信服务器，或具有用于例如通过互联网而建立通过WAN 654的通信的其他工具。调制解调器658(其可以是内部或外部和有线和/或无线设备)经由输入设备接口642连接到系统总线608。在联网环境中，关于计算机602描绘的程序模块或其部分可以存储在远程存储器/存储设备650中。将意识到示出的网络连接是示范性的并且可以使用在计算机之间建立通信链路的其他工具。
计算机602能操作成使用IEEE 802标准系列与有线和无线设备或实体通信，例如操作地设置在无线通信(例如，IEEE 802.11空中调制技术)中的无线设备。除其他外，这包括至少Wi-Fi(或无线保真)、WiMax和BluetoothTM无线技术。从而，通信可以是如与常规网络一样的预定义结构或简单地是至少两个设备之间的自组织通信。WiFi网络使用叫作IEEE802.11x(a、b、g、n等)的无线电技术来提供安全、可靠、快速无线连接性。Wi-Fi网络可以用于使计算机彼此连接、连接到互联网和到有线网络(其使用IEEE 802.3相关媒体和功能)。
如之前参考图1-6描述的平台系统105的各种元件可包括各种硬件元件、软件元件或两者的组合。硬件元件的示例可包括设备、逻辑设备、组件、处理器、微处理器、电路、处理器电路、电路元件(例如，晶体管、电阻器、电容器、感应器，等)、集成电路、专用集成电路(ASIC)、可编程逻辑设备(PLD)、数字信号处理器(DSP)、现场可编程门阵列(FPGA)、存储器单元、逻辑门、寄存器、半导体器件、芯片、微芯片、芯片集等。软件元件的示例可包括软件组件、程序、应用、计算机程序、应用程序、系统程序、软件开发程序、机器程序、操作系统软件、中间件、固件、软件模块、例程、子例程、函数、方法、规程、软件接口、应用程序接口(API)、指令集、计算代码、计算机代码、代码段、计算机代码段、字、值、符号或其任何组合。然而，确定实施例是否使用硬件元件和/或软件元件实现可根据许多因素而改变，例如如对于给定实现所期望的期望计算速率、功率水平、耐热性、处理周期预算、输入数据速率、输出数据速率、存储器资源、数据总线速度和其它设计或性能约束。
图7图示系统700的一个实施例。在各种实施例中，系统700可代表适合于本文描述的一个或多个实施例一起使用的系统或架构，例如图1的系统105、图2的主机210和端点250、图3的逻辑流300、图4的逻辑流400和图5的逻辑流500。实施例在该方面不受限制。
如在图7中示出的，系统700可包括多个元件。一个或多个元件可使用一个或多个电路、组件、寄存器、处理器、软件子例程、模块或其任何组合实现。尽管图7通过示例在某一拓扑中示出有限数量的元件，可以意识到根据期望对于指定实现可在系统700中在任何适合拓扑中使用更多或更少的元件。实施例在该上下文中不受限制。
在各种实施例中，系统700可包括处理器电路702。处理器电路702可使用任何处理器或逻辑设备实现，并且可以与图1的处理器电路102相同或相似。
在一个实施例中，系统700可包括存储器单元704以耦合于处理器电路702。存储器单元704可经由通信总线743或根据期望对于指定实现由处理器电路702与存储器单元704之间的专用通信总线耦合于处理器电路702。存储器单元704可使用能够存储数据的任何机器可读或计算机可读介质实现，其包括易失性和非易失性存储器两者，并且可与图1的存储器单元104相同或相似。在一些实施例中，机器可读或计算机可读介质可包括非暂时性介质。实施例在该上下文中不受限制。
在各种实施例中，系统700可包括收发器744。RF收发器744可包括能够使用各种适合的无线通信技术传送和接收信号的一个或多个无线电。这样的技术可牵涉跨一个或多个无线网络的通信。示范性无线网络包括(但不限于)无线局域网(WLAN)、无线个人区域网(WPAN)、无线城域网(WMAN)、蜂窝网络和卫星网络。在跨这样的网络通信中，收发器744可根据采用任何版本的一个或多个能适用标准操作。实施例在该上下文中不受限制。
在各种实施例中，系统700可包括显示器745。显示器745可包括能够显示从处理器电路702接收的信息的任何显示设备，并且可与图1的显示器142相同或相似。
在各种实施例中，系统700可包括存储746。存储746可实现为非易失性存储设备，例如但不限于磁盘驱动器、光盘驱动器、带驱动器、内部存储设备、附连存储设备、闪存、电池备份SDRAM(同步DRAM)和/或网络可访问存储设备。在实施例中，例如，存储746可包括用于在包括多个硬驱动器时提高对有价值数字媒体的存储性能增强保护的技术。存储746的另外的示例可包括硬盘、软盘、压缩盘只读存储器(CD-ROM)、可刻录压缩盘(CD-R)、可重写压缩盘(CD-RW)、光盘、磁介质、磁光介质、可移动存储卡或盘、各种类型的DVD设备、带设备、盒设备或类似物。实施例在该上下文中不受限制。
在各种实施例中，系统700可包括一个或多个I/O适配器747。I/O适配器747的示例可包括通用串行总线(USB)端口/适配器、IEEE 1394 Firewire端口/适配器等。实施例在该上下文中不受限制。
详细公开现在转向提供关于另外的实施例的示例；下文提供的示例一至三十二(1-32)意在为示范性而非限制性的。
在第一示例中，装置或计算设备可包括处理器电路和供在处理器电路上执行来确定装置的通信端口何时处于第一低功率状态、确定耦合于通信端口的设备进入低功率状态并且基于设备进入低功率状态的确定来对通信端口启用第二低功率状态的功率管理逻辑或控制器，该第二低功率状态使用比第一低功率状态更少的功率。
在第二示例中并且在第一示例的促进中，装置或计算设备可包括功率管理逻辑或控制器来确定设备的延迟容差要求大于功率门控退出延迟阈值并且基于该确定对通信端口启用第三低功率状态。
在第三示例中并且在之前示例中的任一个的促进中，其中第三低功率状态使用比第二低功率状态和第一低功率状态两者都要少的功率。
在第四示例中并且在之前示例中的任一个的促进中，装置或计算设备可包括功率管理逻辑或控制器来确定耦合设备进入低功率状态，其包括检测时钟请求信号的解除断言并且在检测到时钟请求信号的解除断言时禁用静噪控制器电路。
在第五示例中和在之前示例中的任一个的促进中，装置或计算设备可包括功率管理逻辑或控制器以在静噪控制器电路被禁用时对通信端口启用第二低功率状态。
在第六示例中并且在之前示例中的任一个的促进中，装置或计算设备可包括功率管理逻辑或控制器以基于来自耦合设备的接收延迟容差报告确定设备的延迟容差要求何时大于功率门控退出延迟阈值并且在延迟容差要求大于功率门控退出延迟阈值时对模拟前端电路门控功率。
在第七示例中并且在之前示例中的任一个的促进中，装置或计算设备可包括功率管理逻辑或控制器以在延迟容差要求大于功率门控退出延迟阈值、时钟请求信号解除断言以及静噪控制器电路被禁用时对模拟前端电路门控功率。
在第八示例中并且在之前示例中的任一个的促进中，装置或计算设备可包括功率管理逻辑或控制器以在对模拟前端电路门控功率时对通信端口启用第三低功率状态。
在第九示例中并且在之前示例中的任一个的促进中，制品包括计算机可读存储介质，其包含多个指令，这些指令在执行时使处理器电路能够确定通信端口何时处于第一低功率状态、确定耦合设备进入低功率状态并且基于设备进入低功率状态的确定启用第二低功率状态，该第二低功率状态使用比第一低功率状态更少的功率。
在第十示例中并且在之前示例中的任一个的促进中，制品包括指令，其在执行时使处理电路能够确定设备的延迟容差要求大于功率门控退出延迟阈值并且基于该确定来启用第三低功率状态。
在第十一示例中并且在之前示例中的任一个的促进中，制品，其中第三低功率状态使用比第二低功率状态和第一低功率状态两者都要少的功率。
在第十二示例中并且在之前示例中的任一个的促进中，制品包括指令来检测时钟请求信号的解除断言以确定设备何时进入低功率状态并且在检测到时钟请求信号的解除断言时禁用静噪控制器电路。
在第十三示例中并且在之前示例中的任一个的促进中，制品包括指令以在静噪控制器电路被禁用时启用第二低功率状态。
在第十四示例中并且在之前示例中的任一个的促进中，制品包括指令以基于接收的延迟容差报告确定设备的延迟容差要求大于功率门控退出延迟阈值并且在该延迟容差要求大于功率门控退出延迟阈值时对模拟前端电路门控功率。
在第十五示例中并且在之前示例中的任一个的促进中，制品包括指令以在延迟容差要求大于功率门控退出延迟阈值、时钟请求信号解除断言并且静噪电路被禁用时对模拟前端电路门控功率。
在第十六示例中并且在之前示例中的任一个的促进中，制品包括指令以在模拟前端电路被门控功率时启用第三低功率状态。
在第十七示例中并且在之前示例中的任一个的促进中，计算机实现的方法可包括确定通信端口何时处于第一低功率状态、确定耦合设备进入低功率状态并且基于设备进入低功率状态的确定来启用第二低功率状态，该第二低功率状态使用比第一低功率状态更少的功率。
在第十八示例中并且在之前示例中的任一个的促进中，计算机实现的方法可包括确定设备的延迟容差要求大于功率门控退出延迟阈值并且基于该确定启用第三低功率状态。
在第十九示例中并且在之前示例中的任一个的促进中，计算机实现的方法，其中第三低功率状态使用比第二低功率状态和第一低功率状态两者都要少的功率。
在第二十示例中并且在之前示例中的任一个的促进中，计算机实现的方法可包括检测时钟请求信号的解除断言来确定设备何时进入低功率状态并且在检测到时钟请求信号的解除断言时禁用静噪控制器电路。
在第二十一示例中并且在之前示例中的任一个的促进中，计算机实现的方法可包括在静噪控制器电路被禁用时启用第二低功率状态。
在第二十二示例中并且在之前示例中的任一个的促进中，计算机实现的方法可包括基于接收的延迟容差报告确定设备的延迟容差要求大于功率门控退出延迟阈值并且在延迟容差大于功率门控退出延迟阈值时对模拟前端电路门控功率。
在第二十三示例中并且在之前示例中的任一个的促进中，计算机实现的方法可包括在延迟容差要求大于门控功率延迟阈值、时钟请求信号解除断言并且静噪电路被禁用时对模拟前端电路门控功率。
在第二十四示例中并且在之前示例中的任一个的促进中，计算机实现的方法可包括在模拟前端电路被门控功率时启用第三低功率状态。
在第二十五示例中并且在之前示例中的任一个的促进中，装置可包括用于确定通信端口何时处于第一低功率状态的工具、用于确定耦合设备进入低功率状态的工具；和用于基于设备进入低功率状态的确定来启用第二低功率状态的工具，该第二低功率状态使用比第一低功率状态更少的功率。
在第二十六示例中并且在之前示例中的任一个的促进中，装置可包括用于确定设备的延迟容差要求大于功率门控退出延迟阈值并且基于该确定来启用第三低功率状态的工具。
在第二十七示例中，第三低功率状态使用比第二低功率状态和第一低功率状态两者都要少的功率。
在第二十八示例中并且在之前示例中的任一个的促进中，装置可包括用于检测时钟请求信号的解除断言来确定设备何时进入低功率状态的工具和在检测到时钟请求信号的解除断言时禁用静噪控制器电路的工具。
在第二十九示例中并且在之前示例中的任一个的促进中，装置可包括用于在静噪控制器电路被禁用时启用第二低功率状态的工具。
在第三十示例中并且在之前示例中的任一个的促进中，装置可包括用于基于接收的延迟容差报告确定设备的延迟容差要求大于功率门控退出延迟阈值的工具和用于在延迟容差大于功率门控退出延迟阈值时对模拟前端电路门控功率的工具。
在第三十一示例中并且在之前示例中的任一个的促进中，装置可包括用于在延迟容差要求大于功率门控退出延迟阈值、时钟请求信号解除断言并且静噪电路被禁用时对模拟前端电路门控功率的工具。
在第三十二示例中并且在之前示例中的任一个的促进中，装置可包括用于在模拟前端电路被门控功率时启用第三低功率状态的工具。
一些实施例可使用表达“一个实施例”或“实施例”连同它们的派生词来描述。这些术语意指连同实施例描述的特定特征、结构或特性包括在至少一个实施例中。短语“在一个实施例中”在说明书中各种地方的出现不一定全指相同的实施例。此外，一些实施例可使用表达“耦合”和“连接”连同它们的派生词来描述。这些术语不必规定为是彼此的同义词。例如，一些实施例可使用术语“连接”和/或“耦合”描述来指示两个或以上的元件互相直接物理或电接触。然而，术语“耦合”还可意指两个或以上的元件彼此不直接接触，但仍共同操作或彼此相互作用。
强调提供本公开的摘要以允许读者快速弄清本技术公开的性质的摘要。认为并且理解它不会用于解释或限制权利要求的范围或含义。另外，在前面的详细描述中，可以看到为了简化公开的目的而在单个实施例中将各种特征组合在一起。公开的该方法不解释为反映要求保护的实施例比在每个权利要求中明确详述的特征要求更多特征这样的意图。相反，如下列权利要求反映的，发明性主旨在于比单个公开的实施例的所有特征要少。从而，下列权利要求以此并入详细描述中，其中每个权利要求立足于它自身作为独立的实施例。在附上的权利要求中，术语“包括”和“在…中”分别用作相应术语“包括”和“其中”的简明中文等同物。此外，术语“第一”、“第二”、“第三”等仅用作标号，而不意在对它们的对象施加数值要求。
已经在上文描述的包括公开架构的示例。当然，描述组件和/或方法论的每一个可想到的组合是不可能的，但本领域内技术人员可认识到许多另外的组合和排列是可能的。因此，新颖架构意在包含所有这样的更改、修改和变化，它们落入附上的权利要求的精神和范围内。

Claims (24)

1.一种装置，其包括：
处理器电路；
功率管理逻辑，供在所述处理器电路上执行来确定所述装置的通信端口何时处于第一低功率状态、基于检测到时钟请求信号的解除断言而确定耦合于所述通信端口的设备进入了低功率状态、基于检测到所述时钟请求信号的所述解除断言而禁用静噪控制器电路、并且基于所述设备进入了所述低功率状态的确定来对所述通信端口启用第二低功率状态，所述第二低功率状态使用比所述第一低功率状态更少的功率。
2.如权利要求1所述的装置，所述功率管理逻辑用于确定所述设备的延迟容差要求大于功率门控退出延迟阈值并且基于所述确定对所述通信端口启用第三低功率状态。
3.如权利要求2所述的装置，所述第三低功率状态使用比所述第二低功率状态和所述第一低功率状态两者都要少的功率。
4.如权利要求1至权利要求3中任一项所述的装置，所述功率管理逻辑在单向时钟请求信号链路上检测到所述时钟请求信号的所述解除断言。
5.如权利要求4所述的装置，所述功率管理逻辑用于在所述静噪控制器电路被禁用时对所述通信端口启用第二低功率状态。
6.如权利要求2或权利要求3所述的装置，所述功率管理逻辑用于基于来自所耦合设备的接收延迟容差报告确定所述设备的延迟容差要求何时大于所述功率门控退出延迟阈值并且在所述延迟容差要求大于所述功率门控退出延迟阈值时对模拟前端电路门控功率。
7.如权利要求6所述的装置，所述功率管理逻辑用于在所述延迟容差要求大于所述功率门控退出延迟阈值、时钟请求信号解除断言并且静噪控制器电路被禁用时对所述模拟前端电路门控功率。
8.如权利要求6所述的装置，所述功率管理逻辑用于在对所述模拟前端电路门控功率时对所述通信端口启用第三低功率状态。
9.如权利要求1所述的装置，其中所述设备包括端点设备并且所述装置包括主机设备，所述主机设备包括所述处理器电路和功率管理逻辑以对所述主机设备的通信端口启用所述第二低功率状态。
10.如权利要求1所述的装置，其中所述设备包括主机设备并且所述装置包括端点设备，其包括所述处理器电路和功率管理逻辑以对所述端点设备的通信端口启用所述第二低功率状态。
11.一种包含多个指令的计算机可读存储介质，所述指令在执行时使处理电路能够：
确定通信端口何时处于第一低功率状态；
基于检测到时钟请求信号的解除断言而确定耦合设备进入了低功率状态；
基于检测到所述时钟请求信号的所述解除断言而禁用静噪控制器电路；以及
基于所述设备正进入低功率状态的确定启用第二低功率状态，所述第二低功率状态使用比所述第一低功率状态更少的功率。
12.如权利要求11所述的计算机可读存储介质，所述指令在执行时使所述处理电路能够确定所述设备的延迟容差要求大于功率门控退出延迟阈值并且基于所述确定来启用第三低功率状态。
13.如权利要求12所述的计算机可读存储介质，所述第三低功率状态使用比所述第二低功率状态和所述第一低功率状态两者都要少的功率。
14.如权利要求11-13中任一项所述的计算机可读存储介质，所述指令在执行时使所述处理电路能够：
在单向时钟请求信号链路上检测到所述时钟请求信号的所述解除断言。
15.如权利要求14所述的计算机可读存储介质，所述指令在执行时使所述处理电路能够在所述静噪控制器电路被禁用时启用所述第二低功率状态。
16.如权利要求12-13中任一项所述的计算机可读存储介质，所述指令在执行时使所述处理电路能够：
基于接收的延迟容差报告确定所述设备的延迟容差要求大于所述功率门控退出延迟阈值；以及
在所述延迟容差要求大于功率门控退出延迟阈值时对模拟前端电路门控功率。
17.如权利要求11-13中任一项所述的计算机可读存储介质，所述指令在执行时使所述处理电路能够在延迟容差要求大于功率门控退出延迟阈值、时钟请求信号解除断言并且静噪电路被禁用时对模拟前端电路门控功率。
18.如权利要求16所述的计算机可读存储介质，所述指令在执行时使所述处理电路能够在所述模拟前端电路被门控功率时启用所述第三低功率状态。
19.一种装置，其包括：
用于确定通信端口何时处于第一低功率状态的部件；
用于基于检测到时钟请求信号的解除断言而确定所述通信端口的耦合设备进入了低功率状态的部件；
用于基于检测到所述时钟请求信号的所述解除断言而禁用静噪控制器电路的部件；以及
用于基于所述设备已进入所述低功率状态的确定来对所述通信端口启用第二低功率状态的部件，所述第二低功率状态使用比所述第一低功率状态更少的功率。
20.如权利要求19所述的装置，其包括：
用于确定所述设备的延迟容差要求大于功率门控退出延迟阈值并且基于所述确定启用第三低功率状态的部件。
21.如权利要求20所述的装置，所述第三低功率状态使用比所述第二低功率状态和所述第一低功率状态两者都要少的功率。
22.如权利要求19至21中任一项所述的装置，其包括：
用于在单向时钟请求信号链路上检测到所述时钟请求信号的所述解除断言的部件。
23.如权利要求20至21中任一项所述的装置，其包括：
用于基于接收的延迟容差报告确定所述设备的延迟容差要求大于所述功率门控退出延迟阈值的部件；以及
用于在所述延迟容差大于所述功率门控退出延迟阈值时对模拟前端电路门控功率的部件。
24.如权利要求19至21中任一项所述的装置，其包括：
用于在延迟容差要求大于功率门控退出延迟阈值、时钟请求信号解除断言并且静噪电路被禁用时对模拟前端电路门控功率的部件。
CN201480047573.8A 2013-09-27 2014-09-16 对通信端口启用低功率状态的技术 Active CN105492996B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
MYPI2013003512 2013-09-27
MYPI2013003512 2013-09-27
PCT/US2014/055768 WO2015047782A1 (en) 2013-09-27 2014-09-16 Techniques enabling low power states for a communications port

Publications (2)

Publication Number Publication Date
CN105492996A CN105492996A (zh) 2016-04-13
CN105492996B true CN105492996B (zh) 2019-11-19

Family

ID=52744350

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480047573.8A Active CN105492996B (zh) 2013-09-27 2014-09-16 对通信端口启用低功率状态的技术

Country Status (7)

Country Link
US (1) US10209911B2 (zh)
EP (1) EP3049888A4 (zh)
JP (1) JP6139034B2 (zh)
KR (1) KR101770530B1 (zh)
CN (1) CN105492996B (zh)
TW (1) TWI615715B (zh)
WO (1) WO2015047782A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8689028B2 (en) * 2011-07-01 2014-04-01 Intel Corporation Method and apparatus to reduce idle link power in a platform
US9467120B1 (en) * 2013-12-19 2016-10-11 Altera Corporation Power management for PCI express
US9880601B2 (en) * 2014-12-24 2018-01-30 Intel Corporation Method and apparatus to control a link power state
US10168760B2 (en) * 2015-12-01 2019-01-01 Intel Corporation Power management of user interfaces with coordinated ultra-low power states
US10365706B2 (en) * 2017-03-03 2019-07-30 Qualcomm Incorporated Asymmetric power states on a communication link
KR20200081539A (ko) 2018-12-27 2020-07-08 삼성전자주식회사 Pmic 칩, 이를 포함하는 ssd 및 ssd 전력 모드 제어 방법
US11086384B2 (en) * 2019-11-19 2021-08-10 Intel Corporation System, apparatus and method for latency monitoring and response
EP3848787B1 (en) * 2020-01-10 2024-04-24 Samsung Electronics Co., Ltd. Storage device configured to change power state based on reference clock from host device
KR20210090774A (ko) * 2020-01-10 2021-07-21 삼성전자주식회사 호스트 장치로부터의 레퍼런스 클럭에 기반하여 전력 상태를 변경하도록 구성되는 스토리지 장치 및 그 동작 방법
US11656770B2 (en) * 2020-04-14 2023-05-23 Samsung Electronics Co., Ltd. Systems, methods, and apparatus for supporting multiple connectors on storage devices
US11543996B2 (en) * 2020-05-20 2023-01-03 Western Digital Technologies, Inc. Systems and methods for power management in a data storage device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100501639C (zh) * 2006-04-17 2009-06-17 佳能株式会社 电子装置及使用该电子装置控制外部装置的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7188263B1 (en) * 2003-05-07 2007-03-06 Nvidia Corporation Method and apparatus for controlling power state of a multi-lane serial bus link having a plurality of state transition detectors wherein powering down all the state transition detectors except one
JP4356448B2 (ja) 2003-12-19 2009-11-04 富士ゼロックス株式会社 周辺機器制御装置、周辺機器および周辺機器制御装置の電源制御方法、周辺機器および周辺機器制御装置の電源制御システム
US7313712B2 (en) * 2004-05-21 2007-12-25 Intel Corporation Link power saving state
US7984314B2 (en) * 2007-05-14 2011-07-19 Intel Corporation Power management of low power link states
US8145920B2 (en) 2007-09-17 2012-03-27 Intel Corporation Techniques for collaborative power management for heterogeneous networks
US8051314B2 (en) * 2008-06-25 2011-11-01 Intel Corporation Serial ATA (SATA) power optimization through automatic deeper power state transition
US8255713B2 (en) * 2008-06-26 2012-08-28 Intel Corporation Management of link states using plateform and device latencies
JP5597104B2 (ja) 2010-11-16 2014-10-01 キヤノン株式会社 データ転送装置及びその制御方法
US8689028B2 (en) * 2011-07-01 2014-04-01 Intel Corporation Method and apparatus to reduce idle link power in a platform

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100501639C (zh) * 2006-04-17 2009-06-17 佳能株式会社 电子装置及使用该电子装置控制外部装置的方法

Also Published As

Publication number Publication date
EP3049888A1 (en) 2016-08-03
TW201535120A (zh) 2015-09-16
US10209911B2 (en) 2019-02-19
TWI615715B (zh) 2018-02-21
EP3049888A4 (en) 2017-06-21
JP6139034B2 (ja) 2017-05-31
KR20160033764A (ko) 2016-03-28
WO2015047782A1 (en) 2015-04-02
KR101770530B1 (ko) 2017-08-22
CN105492996A (zh) 2016-04-13
JP2016529625A (ja) 2016-09-23
US20160231958A1 (en) 2016-08-11

Similar Documents

Publication Publication Date Title
CN105492996B (zh) 对通信端口启用低功率状态的技术
CN107409056B (zh) 用于促进数据通信的装置、系统、方法和设备
EP3089311B1 (en) Method for preventing battery swelling and electronic device thereof
CN103765345B (zh) 用于降低平台中空闲链路功率的方法和装置
TWI578154B (zh) 用於電源管理的系統、方法及設備
CN105745615A (zh) 用于移动设备的始终进行的音频控制
CN104272388A (zh) 存储器装置的超深断电模式
US20130311665A1 (en) System and method for facilitating wireless communication during a pre-boot phase of a computing device
JP2015501048A5 (zh)
US9021143B2 (en) Polling of I/O devices on host initiated communication transports
EP2901245A1 (en) Efficient low power exit sequence for peripheral devices
TWI508489B (zh) 遠端喚醒系統和方法
CN105993001A (zh) 用于在操作系统之间切换的技术
US20180335830A1 (en) Power management system
JP6647285B2 (ja) システムオンチップのサブシステムの外部アクセス検出および回復のためのシステムおよび方法
EP4109281B1 (en) Peer-to-peer link sharing for upstream communications from xpus to a host processor
US11500446B2 (en) Reducing power consumption in nonvolatile memory due to standby leakage current
US9645630B2 (en) Selectively permitting an apparatus to be awakened depending on a programmable setting
CN114258517B (zh) 用于调制解调器指导的应用处理器引导流程的系统和方法
US20120091823A1 (en) Mobile storage device and method for managing power consumption of the mobile storage device
CN101350995A (zh) 一种移动终端模块间唤醒方法及应用该方法的多模终端
CN106814840A (zh) 用于处理器的低电力状态保持模式
CN116340250A (zh) 分立图形的加速器结构
CN104777889A (zh) 用于使平台子系统并行进入较低功率状态的技术
EP4243064A1 (en) Modular low latency electrical sequence for die-to-die interface

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant