KR20200081539A - Pmic 칩, 이를 포함하는 ssd 및 ssd 전력 모드 제어 방법 - Google Patents

Pmic 칩, 이를 포함하는 ssd 및 ssd 전력 모드 제어 방법 Download PDF

Info

Publication number
KR20200081539A
KR20200081539A KR1020180170076A KR20180170076A KR20200081539A KR 20200081539 A KR20200081539 A KR 20200081539A KR 1020180170076 A KR1020180170076 A KR 1020180170076A KR 20180170076 A KR20180170076 A KR 20180170076A KR 20200081539 A KR20200081539 A KR 20200081539A
Authority
KR
South Korea
Prior art keywords
control data
ssd
power mode
low power
selection signal
Prior art date
Application number
KR1020180170076A
Other languages
English (en)
Inventor
진수일
조병윤
오영근
임관빈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180170076A priority Critical patent/KR20200081539A/ko
Priority to US16/562,962 priority patent/US11320993B2/en
Publication of KR20200081539A publication Critical patent/KR20200081539A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3293—Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y02D10/122—

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Power Sources (AREA)

Abstract

본 발명은 PMIC 칩, 이를 포함하는 SSD 및 SSD 전력 모드 제어 방법 에 관한 것으로서, 본 발명의 일 실시예에 따른 SSD 전력 모드 제어 방법은, SSD에 전력이 공급되는 단계; 상기 SSD가 저전력 모드에서 활성 모드로 전환 시 필요한 활성 모드 제어 데이터를 활성 레지스터에 저장하고, 상기 SSD가 활성 모드에서 저전력 모드로 전환 시 필요한 저전력 모드 제어 데이터를 대기 레지스터에 저장하는 단계; 및 상기 SSD가 활성 모드에서 저전력 모드로 전환하거나 저전력 모드에서 활성 모드로 전환하는 경우, 상기 저전력 모드 제어 데이터 또는 상기 활성 모드 제어 데이터에 따라 상기 SSD의 전력을 제어하는 단계를 포함한다.

Description

PMIC 칩, 이를 포함하는 SSD 및 SSD 전력 모드 제어 방법{POWER MANAGEMENT INTEGRATED CIRCUIT CHIP, SOLID STATE DRIVE COMPRISING THE SAME AND METHOD FOR CONTROL POWER MODE OF SOLID STATE DRIVE}
본 발명은 PMIC 칩, 이를 포함하는 SSD 및 SSD 전력 모드 제어 방법 에 관한 것이다.
컴퓨터 등에 사용되는 데이터 저장 장치로서의 하드디스크는 자기디스크를 물리적으로 회전시키며 데이터를 읽거나 저장하는 방식이지만, 이와 같은 방식에서는 자기디스크를 아무리 빨리 회전시킨다 해도 반도체의 처리 속도를 따라갈 수 없을 뿐만 아니라, 디스크의 회전 속도가 빨라질수록 소음이나 전력 소모량이 급속도로 높아진다.
이러한 이유 때문에 하드디스크를 대신할 대안으로 SSD(solid state drive)가 제시되었다. SSD는 자기디스크를 이용하는 하드디스크와 달린 반도체를 이용하여 데이터를 저장한다. 이러한 특성 때문에 SSD는 하드디스크보다 빠른 속도로 데이터의 읽기나 쓰기가 가능하며, 물리적으로 움직이는 부품이 없기 때문에 작동 소음이 없으며 전력 소모도 적다. 이와 같은 특성 때문에 컴퓨터에 SSD를 사용하면 배터리 유지 기간을 늘릴 수 있다는 이점이 있다.
한편, 편의상 SSD를 클라이언트 SSD(client SSD), 데이터센터 SSD(datacenter SSD) 및 서버 SSD(server SSD)로 분류할 수 있는데, 이 중 데이터센터 SSD와 서버 SSD는 전력 공급이 갑자기 중단되더라도 백업 기능을 보유하고 있다. 반면, 노트북 컴퓨터나 데스크탑 컴퓨터 등은 배터리의 유지 기간을 더욱 늘리기 위해 활성 모드(active mode) 이외에 저전력 모드(low power mode) 운영 방식을 포함한다. 그런데, 이와 같은 노트북 컴퓨터 등에 적용되는 클라이언트 SSD는 활성 모드와 저전력 모드 간의 전환 과정에서 SSD를 구성하는 컨트롤러, DRAM, PMIC 및 낸드 플래시 메모리 등의 구성요소들 간에 데이터 백업 조치뿐만 아니라 전력의 공급과 차단을 위한 제어 신호가 적절한 순서 및 타이밍으로 이루어져야 할 필요가 있다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제 중 하나는, SSD를 구성하는 구성요소로의 전력 공급 및 이들에 대한 전력 차단을 위한 제어 신호가 적절한 순서 및 타이밍으로 이루어지게 함으로써 활성 모드와 저전력 모드 간의 전환 과정에서 발생할 수 있는 에러를 방지하는 PMIC 칩, 이를 포함하는 SSD 및 SSD 전력 모드 제어 방법을 제공하는 데 있다.
본 발명의 일 실시예에 따른 SSD 전력 모드 제어 방법은, SSD에 전력이 공급되는 단계; 상기 SSD가 저전력 모드에서 활성 모드로 전환 시 필요한 활성 모드 제어 데이터를 활성 레지스터에 저장하고, 상기 SSD가 활성 모드에서 저전력 모드로 전환 시 필요한 저전력 모드 제어 데이터를 대기 레지스터에 저장하는 단계; 및 상기 SSD가 활성 모드에서 저전력 모드로 전환하거나 저전력 모드에서 활성 모드로 전환하는 경우, 상기 저전력 모드 제어 데이터 또는 상기 활성 모드 제어 데이터에 따라 상기 SSD의 전력을 제어하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 따른 PMIC 칩은, SSD의 전력을 제어하기 위한 전력 제어 신호를 출력하기 위한 복수의 채널; 상기 SSD가 저전력 모드에서 활성 모드로 전환 시 필요한 활성 모드 제어 데이터를 저장하기 위한 활성 레지스터; 및 상기 SSD가 활성 모드에서 저전력 모드로 전환 시 필요한 저전력 모드 제어 데이터를 저장하기 위한 대기 레지스터를 포함할 수 있다.
본 발명의 일 실시예에 따른 이미지 센서는, 복수의 컬럼 라인과 접속되는 복수의 픽셀을 포함하는 픽셀 어레이; 램프 신호를 출력하는 램프 신호 생성기; 상기 컬럼 라인들 각각에 연결되고, 상기 픽셀 어레이로부터 출력되는 픽셀 신호와 상기 램프 신호를 비교하고, 비교 결과에 따른 비교 출력 신호를 출력하는 CDS 회로부; 및 상기 복수의 컬럼 라인들 중 적어도 둘 이상에 대해 서로 상이한 신호 지연을 제공하는 신호 지연부를 포함할 수 있다.
본 발명의 일 실시예에 따른 SSD는, SSD의 동작을 제어하는 제어부; 데이터를 임시로 저장하는 휘발성 메모리부; 상기 휘발성 메모리부가 저장한 데이터를 수신하여 저장하는 비휘발성 메모리부; 및 상기 제어부, 상기 휘발성 메모리부 및 상기 비휘발성 메모리부에 공급되는 전력을 제어하는 전력 관리부를 포함하되, 상기 전력 관리부는, 상기 SSD가 저전력 모드에서 활성 모드로 전환 시 필요한 활성 모드 제어 데이터를 저장하기 위한 활성 레지스터; 및 상기 SSD가 활성 모드에서 저전력 모드로 전환 시 필요한 저전력 모드 제어 데이터를 저장하기 위한 대기 레지스터를 포함할 수 있다.
본 발명의 실시예들에 따른 PMIC 칩, 이를 포함하는 SSD 및 SSD 전력 모드 제어 방법에 따르면, SSD를 구성하는 구성요소로의 전력 공급 및 이들에 대한 전력 차단을 위한 제어 신호가 적절한 순서 및 타이밍으로 이루어지게 함으로써 활성 모드와 저전력 모드 간의 전환 과정에서 발생할 수 있는 에러를 방지할 수 있다.
도 1은 저전력 모드 진입 후 비휘발성 메모리부에서 발생할 수 있는 초기화 오류를 설명하기 위한 그래프이다.
도 2는 SSD 전력 모드를 외부에서 I2C 통신을 통해 제어하는 경우의 타이밍도이다.
도 3은 본 발명의 일 실시예에 따른 SSD 전력 모드 제어 방법의 순서도이다.
도 4는 본 발명의 일 실시예에 따른 도 3의 단계 S300을 보다 구체화한 순서도이다.
도 5는 본 발명의 다른 일 실시예에 따른 도 3의 단계 S300을 보다 구체화한 순서도이다.
도 6은 도 4에서 도시하는 본 발명의 실시예를 적용하여 SSD 전력 모드를 제어할 경우의 타이밍도이다.
도 7은 도 5에서 도시하는 본 발명의 실시예를 적용하여 SSD 전력 모드를 제어할 경우의 타이밍도이다.
도 8은 본 발명의 일 실시예에 따른 SSD를 설명하기 위한 블록도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 다음과 같이 설명한다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도 1은 저전력 모드 진입 후 비휘발성 메모리부에서 발생할 수 있는 초기화 오류를 설명하기 위한 그래프이고, 도 2는 SSD 전력 모드를 외부에서 I2C 통신을 통해 제어하는 경우의 타이밍도이다.
전술한 바와 같이, 노트북 컴퓨터 등은 충전된 배터리의 유지 기간을 늘리기 위해 상황에 따라 활성 모드와 저전력 모드 등 다양한 작동 모드를 적용한다. 특정 모드에서 다른 모드로 전환할 때 SSD 역시 그에 부합하도록 전력을 제어하기 위한 일정한 조치를 취한다. 예를 들어 외부로부터 저전력 모드로 전환하라는 명령 신호를 수신한 경우 SSD는 제어부(controller)의 데이터의 백업 및 휘발성 메모리(예를 들어, DRAM 등)의 데이터를 비휘발성 메모리(예를 들어 낸드 플래시 메모리 등)로의 백업 작업을 수행한 후, 제어부와 비휘발성 메모리의 전력을 오프(OFF)시키고 휘발성 메모리만을 온(ON) 상태로 유지할 수 있다.
이와 같이 전력을 제어하기 위해 전력 관리부(PMIC, power management intergrated circuit)는 복수의 채널을 통해 SSD 내에 포함된 구성요소들에게 개별적으로 적절한 순서와 타이밍을 준수하면서 제어 신호를 출력해야 한다. 특히 활성 모드에서 저전력 모드로 전환하는 과정을 이하에서는 편의상 파워 오프 시퀀스 제어(power off sequence control)라고 칭하기로 한다.
파워 오프 시퀀스 제어는 매우 정밀하게 이루어져야 할 필요가 있다. 제어 신호의 출력 순서나 타이밍이 적절이 지켜지지 않은 경우 또는 노이즈 등과 같이 예상치 못한 상황이 발생하는 경우 다양한 동작 오류가 발생할 수 있다.
구체적으로 예를 들면, 활성 모드에서 저전력 모드로 전환한 후 매우 짧은 기간(예를 들어, 약 5ms 이내)의 지연 없이 저전력 모드를 이탈하라는 제어 신호가 발생한 경우, 낸드 플래시 메모리와 같은 비휘발성 메모리는 전하의 방전히 완전히 이루어지지 않은 상태에서 다시 전하의 충전이 이루어지게 되는데, 이렇게 되면 해당 비휘발성 메모리의 리셋 동작이 진행되지 않아 메모리 초기화가 이루어지지 않는 오류가 발생할 수 있다. 도 1에서 파형 b의 그래프를 참조하면, 파형 b는 저전력 모드로 진입을 시작한 후, 매우 짧은 기간 내에 다시 전압 레벨이 상승하고 있는데, 이와 같이 전하가 완전히 방전되지 않은 상태에서 활성모드로 진입하게 되면 메모리 초기화 실패 오류가 발생한다. 이 경우 전력 관리부는 비휘발성 메모리의 방전 회로를 동작시킴으로써 이러한 오류를 해소하는 조치를 고려할 수 있다.
또한, SSD가 활성 모드에서 저전력 모드로 전환하는 과정에서 제어부와 비휘발성 메모리의 전력을 오프시키는데, 이 때 제어부의 전압 레벨과 휘발성 메모리 입출력 전압 레벨은 자연 방전에 의해 전압 레벨이 완전히 떨어지는데 일정 시간이 소요된다. 이 과정에서 제어부의 전압 레벨이 일정 범위(예를 들어, 약 0.7V~0.8V)에 있는 상태에서 휘발성 메모리 입출력 전압 레벨이 특정 수치(예를 들어, 약 0.6V) 이상을 유지하는 경우, 비정상 제어 명령 신호가 발생하여 휘발성 메모리에 오류가 생기는 현상이 발생할 수 있다.
이를 해결하기 위해 보통 1차 제어 신호로 휘발성 메모리 입출력 전압을 먼저 오프한 후 2차 제어 신호로 제어부의 전력을 오프시키는 2단계(2 step) 제어 방식을 통해 문제를 해결할 수 있다. 도 2를 참조하면, 도 2에서 도시된 그래프 중 가장 하단에 표시된 I2C Toggle 신호가 바로 외부로부터 수신되는 2단계 제어 신호이다. 이 때 제어부의 전력을 오프시키는 타이밍을 적절히 제어할 필요가 있다.
그러나, 도 2에서 도시하는 바와 같이 제어부의 전력을 외부로부터 수신하여 제어하는 방식은 제어부의 전력 오프 타이밍을 정밀하게 제어할 수 없는 문제가 생길 수 있다. 도 2의 A로 표시되는 부분에서 일정 시간 간격(810us)으로 세 번의 토글 신호가 가해지는 2차 제어 신호가 발생한 직후 도 2의 B로 표시되는 바와 같이 제어부의 전압이 하강하기 시작함을 확인할 수 있다. 더욱이 SSD 제품의 종류에 따라 전압 레벨의 하강 슬루(falling slew) 속도가 상이할 수도 있기 때문에, 각 제품의 특성에 부합하도록 2차 제어 신호가 가해지는 타이밍을 제어할 필요성도 있다.
도 3은 본 발명의 일 실시예에 따른 SSD 전력 모드 제어 방법의 순서도이고, 도 4는 본 발명의 일 실시예에 따른 도 3의 단계 S300을 보다 구체화한 순서도이며, 도 5는 본 발명의 다른 일 실시예에 따른 도 3의 단계 S300을 보다 구체화한 순서도이다.
본 발명의 일 실시예에 따른 SSD 전력 모드 제어 방법은, SSD에 전력이 공급되는 단계(S100), 전력 관리부(PMIC)가 활성 모드 제어 데이터와 저전력 모드 제어 데이터를 각각 별개의 활성 레지스터와 대기 레지스터로 저장하는 단계(S200) 및 SSD의 전력을 제어하는 단계(S300)을 포함할 수 있다.
본 발명의 일 실시예에 따른 SSD 전력 모드 제어 방법에서, 전력 관리부(PMIC)가 활성 모드 제어 데이터와 저전력 모드 제어 데이터를 각각 별개의 활성 레지스터와 대기 레지스터로 설정 및 저장하는 작업(S200)은, SSD에 전력이 공급된 이후(S100) 전력 관리부의 초기화 과정에서 이루어진다.
단계 S200에서, SSD가 저전력 모드에서 활성 모드로 전환 시 필요한 활성 모드 제어 데이터를 활성 레지스터에 저장한다. 활성 레지스터는 예를 들어 아래 [표 1]과 같을 수 있다.
레지스터 주소 레지스터 명칭 레지스터에 대한 설명 활성 모드 제어 데이터의 종류
0x00 OUT1_REG Voltage setting for Buck Channel 1 전압 레벨 제어 데이터
0x01 OUT2_REG Voltage setting for Buck Channel 2
0x02 OUT3_REG Voltage setting for Buck Channel 3
0x03 OUT4_REG Voltage setting for Buck Channel 4
0x04 OUT5_REG Voltage setting for Buck Channel 5
0x05 OUT6_REG Voltage setting for Buck Channel 6
0x06 OUT7_REG Voltage setting for Buck Channel 7
0x07 OUT8_REG Voltage setting for Booster Channel 8
0x08 Power_Enable_REG Each power channel enable/disable 인에이블 제어 데이터
0x09 Etc_Enable_REG Etc Block enable/disable
0x0A Discharge_Enable_REG Each power channel Discharge enable/disable 방전 제어 데이터
0x0B Discharge_R_REG Discharge resistance of each power channel select
0x0C Mode_CTRL Auto PWM/PFM Mode or forced PWM mode 파형 제어 데이터
0x0D PG_CHx PG_All Monitor/CTRL Register -
0x0E OVP_CHx Each power channel OVP monitor
0x11 OCP_CHx Each power channel OCP monitor
0x12 Inform_REG Manufacturer, Version, etc
0x13 Wafer No. Wafer No.
0x14 Wafer X -coordinate Wafer X -coordinate
0x15 Wafer Y -coordinate Wafer Y -coordinate
0x16 Lot No. Lot No.
또한, 단계 S200에서, SSD가 활성 모드에서 저전력 모드로 전환 시 필요한 저전력 모드 제어 데이터를 대기 레지스터에 저장한다. 대기 레지스터는 예를 들어 아래 [표 2]과 같을 수 있다.
레지스터 주소 레지스터 명칭 레지스터에 대한 설명 저전력 모드 제어 데이터의 종류
0x19 Standby_REG Standby mode control -
0x20 PENABLE_STANDBY_REG Each Power channel enable/disable at Standby 인에이블 제어 데이터
0x21 ENABLE_STANDBY_REG Etc Block enable/disable, L/S off Delay at Standby
0x22 OUT1_STANDBY_REG Voltage setting for Buck Channel 1 at Standby 전압 레벨 제어 데이터
0x23 OUT2_STANDBY_REG Voltage setting for Buck Channel 2 at Standby
0x24 OUT3_STANDBY_REG Voltage setting for Buck Channel 3 at Standby
0x25 OUT4_STANDBY_REG Voltage setting for Buck Channel 4 at Standby
0x26 OUT5_STANDBY_REG Voltage setting for Buck Channel 5 at Standby
0x27 OUT6_STANDBY_REG Voltage setting for Buck Channel 6 at Standby
0x28 OUT7_STANDBY_REG Voltage setting for Buck Channel 7 at Standby
0x29 Mode_STANDBY_REG Auto/forced PWM mode at Standby 파형 제어 데이터
0x2A Delay(1)_STANDBY_REG Ch1/Ch2/Ch3/Ch4 Off Delay at Standby 지연 제어 데이터
0x2B Delay(2)_STANDBY_REG Ch5/Ch6/Ch7/Ch8 Off Delay at Standby
0x2C Deep_STANDBY_REG Each Channel enter to Deep Sleep Mode at Standby -
이처럼, 활성 레지스터 및 대기 레지스터는 SSD에 포함된 PMIC 칩의 내부 동작 레지스터로서 별개로 저장된다. 한편, [표 1] 및 [표 2]를 통해 제시되는 실시예에서는 8개의 채널이 사용되고 있으나, 제어 대상의 사양에 따라 적용되는 채널의 개수는 적절히 변동될 수 있다.
활성 모드 제어 데이터 및 저전력 모드 제어 데이터는 각각, 인에이블 제어 데이터, 방전 제어 데이터, 파형 제어 데이터 및 전압 레벨 제어 데이터 중 적어도 하나를 포함할 수 있다. 더 나아가, 저전력 모드 제어 데이터는 지연 제어 데이터를 더 포함할 수 있다.
인에이블 제어 데이터는 각 채널의 온/오프를 제어하기 위한 데이터로서, 전력 관리부(PMIC)를 통해 제어되는 제어부(controller), 휘발성 메모리부, 비휘발성 메모리부 등의 제어 대상으로 공급되는 채널들의 출력을 제어함으로써 제어 대상이 온(On) 또는 오프(Off)되도록 제어한다.
방전 제어 데이터는 제어 대상을 제어하기 위해 특정 채널이 온 상태에서 오프 상태로 전환되었고, 해당 채널의 전압 레벨 하강 속도를 자연 방전 속도보다 빠르게 제어하기 위해 방전 회로를 작동할지 여부를 결정하는 데이터이다. 앞서 언급한 바와 같이, 본 발명의 실시예에 따른 전력 관리부는 활성 모드에서 저전력 모드로 전환한 후 매우 짧은 기간(예를 들어, 약 5ms 이내)의 지연 없이 저전력 모드를 이탈하라는 제어 신호가 발생한 경우를 대비하기 위해, 비휘발성 메모리의 방전 회로를 동작시킴으로써 이러한 오류를 해소하는 조치를 취할 수 있다. 이를 위해 본 발명의 실시예에 따른 PMIC 칩, SSD 및 SSD 전력 모드 제어 방법에서는, 활성 모드 제어 데이터 또는 저전력 모드 제어 데이터에 포함된 방전 제어 데이터를 설정함으로써, 파워 오프 시퀀스 제어를 원활하게 진행되도록 할 수 있다.
파형 제어 데이터는 채널을 통해 공급되는 전압 파형의 모드를 제어하기 위한 데이터로서, 예를 들어, 필요에 따라 PFM 모드(pulse frequency modulation mode)와 PWM 모드(pulse width modulation mode) 중 어느 하나가 선택되어 채널을 통해 출력하도록 제어하기 위함이다.
전압 레벨 제어 데이터는 각 채널에 의해 공급되는 전압의 레벨을 동적으로 조정하기 위한 데이터로서, 예를 들어 채널 1을 통해 1.1V의 전압이 공급되고 있다가 필요에 따라 특정 시점에서 공급 전압을 1.125V로 높일 필요가 있는 경우 해당 채널을 통해 공급되는 전압의 레벨을 조정하기 위해 사전 설정된 전압 레벨 제어 데이터가 이용될 수 있다.
지연 제어 데이터는 채널을 통해 공급되는 제어 신호의 출력 시점을 제어한다. 전술한 인에이블 제어 데이터, 방전 제어 데이터, 파형 제어 데이터 및 전압 레벨 제어 데이터 등에 의해 각 채널을 통한 전력의 공급 여부, 공급되는 전압의 레벨, 신호의 파형, 강제 방전 여부 등이 결정되는데, 지연 제어 데이터는 이들 제어 신호들의 출력 시점을 사전 설정된 수치를 적용하여 지연시킨다.
지연 데이터는 적어도 둘 이상의 지연값을 포함할 수 있다. 구체적으로 예를 들면, 지연 제어 데이터가 2비트(bit)로 이루어진 경우, 00, 01, 10 및 11은 각각 0us 지연, 50us 지연, 200us 지연 및 400us 지연을 의미할 수 있다. SSD의 전력을 제어하는 단계(S300)에서는 이와 같은 상기 둘 이상의 지연 데이터에 따라, 상이한 채널에 대해 상이한 시점에서 상기 인에이블 제어 데이터, 상기 방전 제어 데이터, 상기 파형 제어 데이터 및 상기 전압 레벨 제어 데이터 중 적어도 하나에 따른 제어 신호를 출력하는 단계를 포함할 수 있다.
전술한 바와 같이, SSD는 활성 모드와 저전력 모드 간의 전환 과정에서 DRAM, PMIC 및 낸드 플래시 메모리 등의 구성요소들 간에 전력의 공급과 차단을 위한 제어 신호가 적절한 타이밍으로 이루어져야 할 필요가 있다. 더 나아가, SSD 제품의 종류에 따라 전압 레벨의 하강 슬루(falling slew)의 속도가 상이할 수 있으므로, 각 제품의 특성에 부합하도록 2차 제어 신호가 가해지는 적합한 순서 및 타이밍을 제품의 종류별로 상이하게 설정한 후, 활성 모드와 저전력 모드 간의 전환 이벤트가 발생하면 정해진 시퀀스에 따라 각 구성요소들에 공급되는 신호들의 순서 및 공급 타이밍을 통해 파워 오프 시퀀스가 일괄적으로 처리되게 할 수 있다.
이를 위해 각 채널마다 신호들의 출력 순서와 타이밍을 제어할 필요가 있다. [표 2]에서 Delay(1)_STANDBY_REG는 채널 1 내지 채널 4의 지연 시간을 각각 제어하기 위한 지연 제어 데이터가 설정되고, Delay(2)_STANDBY_REG는 채널 5 내지 채널 8의 지연 시간을 각각 제어하기 위한 지연 제어 데이터가 설정되는 레지스터이다.
SSD의 전력을 제어하는 단계(S300)에서, 전력 관리부(PMIC)는 SSD가 활성 모드에서 저전력 모드로 전환하는 경우 저전력 모드 제어 데이터에 따라 SSD의 전력을 제어하고, 저전력 모드에서 활성 모드로 전환하는 경우 활성 모드 제어 데이터에 따라 SSD의 전력을 제어한다.
클라이언트형 SSD가 탑재되는 장치의 사용 상태 또는 그 외 다른 필요 등에 따라 활성 모드와 저전력 모드 간의 전환이 결정되면, 그와 같은 모드 전환을 SSD 상태에 반영할 수 있도록 전력 관리부(PMIC)는 선택 신호를 SSD 외부로부터 수신한다. 전력 관리부(PMIC)는 선택 신호를 통해 활성 모드 제어 데이터에 따른 출력 또는 저전력 모드 제어 데이터에 따른 출력 여부를 결정한다.
본 발명의 일 실시예에 따르면, 선택 신호는 하나의 선택 신호 수신 핀으로 입력될 수 있다. 도 4를 참고하면, SSD의 전력을 제어하는 단계 (S300)는 선택 신호가 하나의 상기 선택 신호 수신 핀으로 입력되면(S310), 해당 선택 신호가 상승 엣지인지 아니면 하강 엣지인지 여부에 따라 활성 모드 제어 데이터에 따른 신호를 출력하거나 저전력 모드 제어 데이터에 따른 신호를 출력한다.
예를 들어, 선택 신호가 로우(Low)에서 하이(High)로 전환하는 상승 엣지인 경우(S320), 전력 관리부(PMIC)는 저전력 모드에서 활성 모드로의 전환을 위해 단계 S200에서 설정 및 저장된 활성 모드 제어 데이터에 따른 신호를 출력한다(S330).
만약 선택 신호가 하이에서 로우로 전환하는 하강 엣지인 경우(S340), 전력 관리부(PMIC)는 활성 모드에서 저전력 모드로의 전환을 위해 단계 S200에서 설정 및 저장된 저전력 모드 제어 데이터에 따른 신호를 출력한다(S350).
한편, 활성 모드 제어 데이터에 따른 신호를 출력하기 위한 선택 신호가 입력된 이후에 저전력 모드 제어 데이터에 따른 신호를 출력하기 위한 선택 신호가 사전 설정된 기간 내에 입력되는 경우(S360), 저전력 모드 제어 데이터에 따른 신호를 출력하기 위한 선택 신호는 무시하는 단계(S370)를 더 포함할 수 있다. 이에 대해서는 이후 도 7을 통해 설명하기로 한다.
본 발명의 다른 일 실시예에 따르면, 선택 신호는 제1 선택 신호 수신 핀 또는 제2 선택 신호 수신 핀으로 입력될 수 있다. 도 5를 참고하면, SSD의 전력을 제어하는 단계(S300)는 선택 신호가 제1 선택 신호 수신 핀으로 입력되었는지, 아니면 제2 선택 신호 수신 핀으로 입력되었는지에 따라 활성 모드 제어 데이터에 따른 신호를 출력하거나 저전력 모드 제어 데이터에 따른 신호를 출력한다.
예를 들어, 선택 신호가 제1 선택 신호 수신 핀으로 입력되는 것으로 감지한 경우(S325), 전력 관리부(PMIC)는 저전력 모드에서 활성 모드로의 전환을 위해 단계 S200에서 설정 및 저장된 활성 모드 제어 데이터에 따른 신호를 출력한다(S335).
만약 선택 신호가 제2 선택 신호 수신 핀으로 입력되는 것으로 감지한 경우(S345), 전력 관리부(PMIC)는 활성 모드에서 저전력 모드로의 전환을 위해 단계 S200에서 설정 및 저장된 저전력 모드 제어 데이터에 따른 신호를 출력한다(S355).
한편, 활성 모드 제어 데이터에 따른 신호를 출력하기 위한 선택 신호가 입력된 이후에 저전력 모드 제어 데이터에 따른 신호를 출력하기 위한 선택 신호가 사전 설정된 기간 내에 입력되는 경우(S365), 저전력 모드 제어 데이터에 따른 신호를 출력하기 위한 선택 신호는 무시하는 단계(S375)를 더 포함할 수 있다. 이에 대해서는 이후 도 7을 통해 설명하기로 한다.
도 6은 도 4에서 도시하는 본 발명의 실시예를 적용하여 SSD 전력 모드를 제어할 경우의 타이밍도이고, 도 7은 도 5에서 도시하는 본 발명의 실시예를 적용하여 SSD 전력 모드를 제어할 경우의 타이밍도이다.
도 6에서 도시하는 실시예와 같이, 선택 신호(OTP_R)가 하나의 선택 신호 수신 핀으로 입력되는 경우, 선택 신호가 상승 엣지인지 아니면 하강 엣지인지 여부에 따라, 전력 관리부는 단계 S200에서 설정 및 저장된 활성 모드 제어 데이터에 따른 신호 또는 저전력 모드 제어 데이터에 따른 신호를 출력함으로써 적절한 순서 및 타이밍으로 SSD를 구성하는 요소들의 동작 및 전력을 제어한다.
SSD를 저장 장치로 포함하는 기기의 전력이 켜진 후, SSD의 전력 관리부(PMIC)의 동작이 시작되면, 전력 관리부는 초기화 과정에서 활성 모드 제어 데이터의 설정, 저장(①) 및 저전력 모드 제어 데이터의 설정, 저장(②) 단계를 수행한다(S200).
이후, A 또는 A'으로 표시된 부분과 같이 전력 관리부(PMIC)의 외부로부터 하이에서 로우로 전환하는 선택 신호(OTP_R)가 입력된 경우, 전력 관리부(PMIC)는 활성 모드에서 저전력 모드로의 전환을 위해 단계 S200에서 설정 및 저장된 저전력 모드 제어 데이터에 따른 신호를 출력한다. 이에 따라 전력 관리부의 각 채널을 통해 SSD를 구성하는 요소들의 전력 제어가 이루어진다.
B 또는 B'으로 표시된 부분은 이와 같은 전력 제어의 수행 결과 전력 관리부의 일부 채널에서 출력되는 신호의 변화를 보여준다. 예를 들어, vout1과 vout3은 즉시 전압 레벨이 하강하기 시작하여 낮은 레벨까지 하강하지면, vout2는 일정 지연 시간 경과 후 전압 레벨이 하강하기 시작하여 적은 수준의 전압 레벨 하강이 이루어지도록 제어하고 있다(③, ④).
이와 같은 전압 레벨 하강 시점 및 전압 레벨 하강의 정도는 단계 S200에서 대기 레지스터에 미리 설정 및 저장된 저전력 모드 제어 데이터에 따라 제어된 결과이다.
이후, C 또는 C'으로 표시된 부분과 같이 전력 관리부(PMIC)의 외부로부터 로우에서 하이로 전환하는 선택 신호(OTP_R)가 입력된 경우, 전력 관리부(PMIC)는 저전력 모드에서 활성 모드로의 전환을 위해 단계 S200에서 활성 레지스터에 설정 및 저장된 활성 모드 제어 데이터에 따른 신호를 출력한다. 이에 따라 전력 관리부의 각 채널을 통해 SSD를 구성하는 요소들의 전력 제어가 이루어진다.
D 또는 D'으로 표시된 부분은 이와 같은 전력 제어의 수행 결과 전력 관리부의 일부 채널에서 출력되는 신호의 변화를 보여준다. 예를 들어, vout3, vout1 및 vout2의 순서로 전압 상승 시작 시점이 결정되고 있으며, 이들 각 신호들 간의 지연들(Enable delay 및 Reset delay)의 길이 및 전압 레벨 상승의 정도 등도 활성 레지스터에 설정 및 저장된 활성 모드 제어 데이터에 따라 제어된 결과이다.
이처럼, 본 발명의 실시예들에 따르면, 전력 관리부의 복수의 채널을 통해 출력되는 신호들에 대한 정밀한 제어가 이루어질 수 있다. 이는 전술한 2단계 제어를 수행함에 있어서, I2C Toggle 신호와 같이 전력 관리부의 외부로부터 제공되는 신호에 의해 1차 및 2차 제어가 이루어지는 것이 아니라, 각 제품 모델별로 설정된 제어 데이터들을 활성 레지스터 및 대기 레지스터에 각각 저장하고, 모드의 전환이 발생하면 그 모드 전환의 종류에 따라 선택된 레지스터에 설정, 저장된 제어 데이터들을 활용한다. 이에 따라 전력 관리부의 각 채널들을 통해 출력되는 신호들을 정밀하게 제어할 수 있으므로, 모드 전환 과정에 오류가 발생하는 상황을 방지할 수 있다.
도 7에서 도시하는 실시예와 같이, 선택 신호가 제1 선택 신호 수신 핀(PMRST) 및 제2 선택 신호 수신 핀(OTP_R)으로 입력되는 경우, 선택 신호가 제1 선택 신호 수신 핀(PMRST)에서 감지되었는지 아니면 제2 선택 신호 수신 핀(OTP_R)에서 감지되었는지에 따라, 전력 관리부는 단계 S200에서 설정 및 저장된 활성 모드 제어 데이터에 따른 신호 또는 저전력 모드 제어 데이터에 따른 신호를 출력함으로써 적절한 순서 및 타이밍으로 SSD를 구성하는 요소들의 동작 및 전력을 제어한다. 한편, 이하의 실시예에서 전력 관리부는 이 두 가지 선택 신호 수신 핀으로 입력되는 선택 신호의 하강 엣지에 반응하는 것으로 설명할 것이나, 이에 한정되는 것은 아니고 선택 신호의 상승 엣지에 반응하는 실시예도 본 발명의 실시예에 포함된다.
SSD를 저장 장치로 포함하는 기기의 전력이 켜진 후, SSD의 전력 관리부(PMIC)의 동작이 시작되면, 전력 관리부는 초기화 과정에서 활성 모드 제어 데이터의 설정, 저장(①) 및 저전력 모드 제어 데이터의 설정, 저장(②) 단계를 수행한다(S200).
이후, A, A' 또는 A'''으로 표시된 부분과 같이 선택 신호가 제2 선택 신호 수신 핀(OTP_R)에서 감지된 경우, 전력 관리부(PMIC)는 활성 모드에서 저전력 모드로의 전환을 위해 단계 S200에서 설정 및 저장된 저전력 모드 제어 데이터에 따른 신호를 출력한다. 이에 따라 전력 관리부의 각 채널을 통해 SSD를 구성하는 요소들의 전력 제어가 이루어져, B, B' 또는 B'''으로 표시된 부분과 같이 전력 제어의 수행 결과가 나타난다. 각 채널에서 출력되는 신호의 전압 레벨 하강 시작 시점, 그에 따른 각 신호들 간의 지연 길이 및 전압 레벨 하강 정도에 대한 정밀한 제어가 이루어질 수 있다. 이에 대해서는 도 6 및 그에 대한 설명 부분에서 이미 설명한 바 있으므로, 여기에서는 구체적인 설명을 생략한다.
이후, C, C' 또는 C'''으로 표시된 부분과 같이 선택 신호가 제1 선택 신호 수신 핀(PMRST)에서 감지된 경우, 전력 관리부(PMIC)는 저전력 모드에서 활성 모드로의 전환을 위해 단계 S200에서 설정 및 저장된 활성 모드 제어 데이터에 따른 신호를 출력한다. 이에 따라 전력 관리부의 각 채널을 통해 SSD를 구성하는 요소들의 전력 제어가 이루어져, D, D' 또는 D'''으로 표시된 부분과 같이 전력 제어의 수행 결과가 나타난다. 각 채널에서 출력되는 신호의 전압 레벨 상승 시작 시점, 그에 따른 각 신호들 간의 지연 길이 및 전압 레벨 상승 정도에 대한 정밀한 제어가 이루어질 수 있다.
한편, A''으로 표시된 부분과 같이 선택 신호가 제2 선택 신호 수신 핀(OTP_R)에서 감지되었으나, 이 시점이 C'으로 표시된 부분과 같이 선택 신호가 제1 선택 신호 수신 핀(PMRST)에서 감지된 후 사전 설정된 시간 내에 존재하는 경우, A''으로 표시된 선택 신호는 무시된다. 즉, C'에서 표시된 선택 신호가 입력된 시점으로부터 A''으로 표시된 선택 신호가 입력된 시점까지의 기간인 t2는 사전 설정된 기간보다 작기 때문에, 이 경우 전력 관리부는 저전력 모드 제어 데이터에 따른 신호를 출력하기 위한 선택 신호(A'')를 무시한다. 반면, C에서 표시된 선택 신호가 입력된 시점으로부터 A1으로 표시된 선택 신호가 입력된 시점까지의 기간인 t1은 사전 설정된 기간보다 작지 않기 때문에, 선택 신호(A')에 따라 저전력 모드 제어 데이터에 따른 신호를 출력하여 파워 오프 시퀀스 제어를 진행한다.
이는 활성 모드로의 전환과 저전력 모드로의 전환 중에서, 활성 모드로의 전환에 우선권을 부여한 의미를 갖는다. 이와 같이 제어하는 이유는 예상치 못한 노이즈의 발생으로 인해 사용자가 의도하지 않은 상태에서 저전력 모드로 전환되는 경우를 방지하기 위함이다.
한편, 이와 같은 조치는 도 7에서 도시되는 실시예의 타이밍도에서만 설명되고, 도 6에서 도시되는 실시예의 타이밍도에서는 표현되지 않았으나, 도 6에서 도시되는 실시예에서도 마찬가지로 상승 엣지(C') 입력 후 사전 설정된 기간 내에 하강 엣지(A')가 입력된 경우, 하강 엣지(A')에 따른 채널 별 출력 신호에 대한 조치(B')가 이루어지지 않도록 할 수 있다.
도 8은 본 발명의 일 실시예에 따른 SSD를 설명하기 위한 블록도이다.
도 8에서 도시하는 바와 같이, 본 발명의 일 실시예에 따른 PMIC 칩(100)은 SSD의 전력을 제어하기 위한 전력 제어 신호를 출력하기 위한 복수의 채널, SSD가 저전력 모드에서 활성 모드로 전환 시 필요한 활성 모드 제어 데이터를 저장하기 위한 활성 레지스터 및 SSD가 활성 모드에서 저전력 모드로 전환 시 필요한 저전력 모드 제어 데이터를 저장하기 위한 대기 레지스터를 포함할 수 있다.
도 8에서 도시하는 실시예에서는 SSD의 전력을 제어하기 위한 전력 제어 신호를 출력하기 위한 복수의 채널로서 8개를 도시하고 있고, 이 중 3개의 채널은 제어부(200)를, 2개의 채널은 휘발성 메모리부(300)를, 나머지 3개의 채널은 비휘발성 메모리부(400)의 출력을 제어하는 것으로 표현되어 있으나, 채널의 총 개수 및 각 구성요소를 제어하기 위한 채널의 개수는 필요에 따라 변경될 수 있다.
또한, 활성 레지스터 및 대기 레지스터 그리고 이들 레지스터에 저장되는 활성 모드 제어 데이터 및 저전력 모드 제어 데이터, 그리고 이들 활성 모드 제어 데이터 및 저전력 모드 제어 데이터에 포함되는 구체적인 제어 데이터들에 대해서는 도 3 내지 도 7 및 그에 대응되는 상세한 설명 부분에서 이미 설명하였으므로, 반복되는 설명을 피하기 위해 여기에서는 설명을 생략하기로 한다. 또한, 1개 또는 2개로 이루어진 선택 신호 수신 핀으로 선택 신호가 입력되는 경우 이들 구체적인 제어 데이터들이 모드 전환 과정에서 어떻게 활용되는지에 대한 구체적인 설명도 전술한 설명 부분을 통해 이해될 수 있으므로, 여기에서는 설명을 생략한다.
또한, 본 발명의 일 실시예에 따른 SSD는 SSD의 동작을 제어하는 제어부(200), 데이터를 임시로 저장하는 휘발성 메모리부(300), 휘발성 메모리부가 저장한 데이터를 수신하여 저장하는 비휘발성 메모리부(400) 및 전력 관리부(100)를 포함할 수 있다.
전력 관리부(100)는 제어부(200), 휘발성 메모리부(300), 비휘발성 메모리부(400)에 공급되는 전력을 제어한다. 또한, 전력 관리부(100)는 SSD가 저전력 모드에서 활성 모드로 전환 시 필요한 활성 모드 제어 데이터를 저장하기 위한 활성 레지스터 및 SSD가 활성 모드에서 저전력 모드로 전환 시 필요한 저전력 모드 제어 데이터를 저장하기 위한 대기 레지스터를 포함할 수 있다.
활성 레지스터 및 대기 레지스터 그리고 이들 레지스터에 저장되는 활성 모드 제어 데이터 및 저전력 모드 제어 데이터, 이들 활성 모드 제어 데이터 및 저전력 모드 제어 데이터에 포함되는 구체적인 제어 데이터들 및 전력 관리부(100)에 의한 구체적인 전력 제어에 관한 내용은 도 3 내지 도 7 및 그에 대응되는 상세한 설명 부분에서 이미 설명하였으므로, 반복되는 설명을 피하기 위해 여기에서는 설명을 생략하기로 한다.
한편, 본 실시예에서 사용되는 '~부'라는 용어, 즉 '~모듈' 또는 '~테이블' 등은 소프트웨어, FPGA(Field Programmable Gate Array) 또는 주문형 반도체(Application Specific Integrated Circuit, ASIC)와 같은 하드웨어 구성요소를 의미할 수 있으며, 모듈은 어떤 기능들을 수행한다. 그렇지만 모듈은 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. 모듈은 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서 모듈은 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들, 및 변수들을 포함한다. 구성요소들과 모듈들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 모듈들로 결합되거나 추가적인 구성요소들과 모듈들로 더 분리될 수 있다. 뿐만 아니라, 구성요소들 및 모듈들은 디바이스 내의 하나 또는 그 이상의 CPU들을 재생시키도록 구현될 수도 있다.
본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 전력 관리부
200: 제어부
300: 휘발성 메모리부
400: 비휘발성 메모리부

Claims (20)

  1. SSD에 전력이 공급되는 단계;
    상기 SSD가 저전력 모드에서 활성 모드로 전환 시 필요한 활성 모드 제어 데이터를 활성 레지스터에 저장하고, 상기 SSD가 활성 모드에서 저전력 모드로 전환 시 필요한 저전력 모드 제어 데이터를 대기 레지스터에 저장하는 단계; 및
    상기 SSD가 활성 모드에서 저전력 모드로 전환하거나 저전력 모드에서 활성 모드로 전환하는 경우, 상기 저전력 모드 제어 데이터 또는 상기 활성 모드 제어 데이터에 따라 상기 SSD의 전력을 제어하는 단계를 포함하는,
    SSD 전력 모드 제어 방법.
  2. 제1항에 있어서,
    상기 활성 모드 제어 데이터는,
    채널의 온/오프를 제어하기 위한 인에이블 제어 데이터;
    제어 대상의 방전 속도를 제어하기 위한 방전 제어 데이터;
    채널에 의해 공급되는 전력 파형의 형태를 제어하기 위한 파형 제어 데이터; 및
    채널에 의해 공급되는 전압의 레벨을 조정하기 위한 전압 레벨 제어 데이터 중 적어도 하나를 포함하는,
    SSD 전력 모드 제어 방법.
  3. 제1항에 있어서,
    상기 저전력 모드 제어 데이터는,
    채널의 온/오프를 제어하기 위한 인에이블 제어 데이터;
    제어 대상의 방전 속도를 제어하기 위한 방전 제어 데이터;
    채널에 의해 공급되는 전력 파형의 형태를 제어하기 위한 파형 제어 데이터; 및
    채널에 의해 공급되는 전압의 레벨을 조정하기 위한 전압 레벨 제어 데이터 중 적어도 하나를 포함하는,
    SSD 전력 모드 제어 방법.
  4. 제3항에 있어서,
    상기 저전력 모드 제어 데이터는,
    채널을 통해 공급되는 제어 신호의 출력 시점을 제어하기 위한 지연 제어 데이터를 더 포함하는,
    SSD 전력 모드 제어 방법.
  5. 제4항에 있어서,
    상기 지연 데이터는 적어도 둘 이상의 지연값을 포함하고,
    상기 SSD가 활성 모드에서 저전력 모드로 전환하거나 저전력 모드에서 활성 모드로 전환하는 경우, 상기 저전력 모드 제어 데이터 또는 상기 활성 모드 제어 데이터에 따라 상기 SSD의 전력을 제어하는 단계는,
    상기 둘 이상의 지연 데이터에 따라, 상이한 채널에 대해 상이한 시점에서 상기 인에이블 제어 데이터, 상기 방전 제어 데이터, 상기 파형 제어 데이터 및 상기 전압 레벨 제어 데이터 중 적어도 하나에 따른 제어 신호를 출력하는 단계를 포함하는,
    SSD 전력 모드 제어 방법.
  6. 제1항에 있어서,
    상기 SSD가 저전력 모드에서 활성 모드로 전환 시 필요한 활성 모드 제어 데이터를 활성 레지스터에 저장하고, 상기 SSD가 활성 모드에서 저전력 모드로 전환 시 필요한 저전력 모드 제어 데이터를 대기 레지스터에 저장하는 단계에서,
    상기 활성 레지스터 및 상기 대기 레지스터는 상기 SSD에 포함된 PMIC 칩의 내부 동작 레지스터로서 별개로 저장되는,
    SSD 전력 모드 제어 방법.
  7. 제6항에 있어서,
    상기 PMIC 칩은,
    상기 활성 모드 제어 데이터에 따른 출력 또는 상기 저전력 모드 제어 데이터에 따른 출력을 결정하는 선택 신호를 외부로부터 수신하는 선택 신호 수신 핀을 포함하는,
    SSD 전력 모드 제어 방법.
  8. 제7항에 있어서,
    상기 SSD가 활성 모드에서 저전력 모드로 전환하거나 저전력 모드에서 활성 모드로 전환하는 경우, 상기 저전력 모드 제어 데이터 또는 상기 활성 모드 제어 데이터에 따라 상기 SSD의 전력을 제어하는 단계는,
    상기 선택 신호가 하나의 상기 선택 신호 수신 핀으로 입력되는 단계; 및
    상기 선택 신호가 로우(Low)에서 하이(High)로 전환하면 상기 PMIC 칩은 상기 활성 모드 제어 데이터에 따른 신호를 출력하고, 상기 선택 신호가 하이에서 로우로 전환하면 상기 PMIC 칩은 상기 저전력 모드 제어 데이터에 따른 신호를 출력하는 단계를 포함하는,
    SSD 전력 모드 제어 방법.
  9. 제7항에 있어서,
    상기 SSD가 활성 모드에서 저전력 모드로 전환하거나 저전력 모드에서 활성 모드로 전환하는 경우, 상기 저전력 모드 제어 데이터 또는 상기 활성 모드 제어 데이터에 따라 상기 SSD의 전력을 제어하는 단계는,
    상기 선택 신호가 제1 선택 신호 수신 핀 또는 제2 선택 신호 수신 핀으로 입력되는 단계; 및
    상기 선택 신호가 상기 제1 선택 신호 수신 핀에서 감지되는 경우 상기 PMIC 칩은 상기 활성 모드 제어 데이터에 따른 신호를 출력하고, 상기 선택 신호가 상기 제2 선택 신호 수신 핀에서 핀에서 감지되는 경우 상기 PMIC 칩은 상기 저전력 모드 제어 데이터에 따른 신호를 출력하는 단계를 포함하는,
    SSD 전력 모드 제어 방법.
  10. 제8항 또는 제9항에 있어서,
    상기 SSD가 활성 모드에서 저전력 모드로 전환하거나 저전력 모드에서 활성 모드로 전환하는 경우, 상기 저전력 모드 제어 데이터 또는 상기 활성 모드 제어 데이터에 따라 상기 SSD의 전력을 제어하는 단계는,
    상기 활성 모드 제어 데이터에 따른 신호를 출력하기 위한 선택 신호가 입력된 이후에 상기 저전력 모드 제어 데이터에 따른 신호를 출력하기 위한 선택 신호가 사전 설정된 기간 내에 입력되는 경우, 상기 저전력 모드 제어 데이터에 따른 신호를 출력하기 위한 선택 신호는 무시하는 단계를 더 포함하는,
    SSD 전력 모드 제어 방법.
  11. SSD의 전력을 제어하기 위한 전력 제어 신호를 출력하기 위한 복수의 채널;
    상기 SSD가 저전력 모드에서 활성 모드로 전환 시 필요한 활성 모드 제어 데이터를 저장하기 위한 활성 레지스터; 및
    상기 SSD가 활성 모드에서 저전력 모드로 전환 시 필요한 저전력 모드 제어 데이터를 저장하기 위한 대기 레지스터를 포함하는,
    PMIC 칩.
  12. 제11항에 있어서,
    상기 활성 모드 제어 데이터는,
    채널의 온/오프를 제어하기 위한 인에이블 제어 데이터;
    제어 대상의 방전 속도를 제어하기 위한 방전 제어 데이터;
    채널에 의해 공급되는 전력 파형의 형태를 제어하기 위한 파형 제어 데이터; 및
    채널에 의해 공급되는 전압의 레벨을 조정하기 위한 전압 레벨 제어 데이터 중 적어도 하나를 포함하는,
    PMIC 칩.
  13. 제11항에 있어서,
    상기 저전력 모드 제어 데이터는,
    채널의 온/오프를 제어하기 위한 인에이블 제어 데이터;
    제어 대상의 방전 속도를 제어하기 위한 방전 제어 데이터;
    채널에 의해 공급되는 전력 파형의 형태를 제어하기 위한 파형 제어 데이터; 및
    채널에 의해 공급되는 전압의 레벨을 조정하기 위한 전압 레벨 제어 데이터 중 적어도 하나를 포함하는,
    PMIC 칩.
  14. 제13항에 있어서,
    상기 저전력 모드 제어 데이터는,
    채널을 통해 공급되는 제어 신호의 출력 시점을 제어하기 위한 지연 제어 데이터를 더 포함하는,
    PMIC 칩.
  15. 제14항에 있어서,
    상기 지연 데이터는 적어도 둘 이상의 지연값을 포함하고,
    상기 둘 이상의 지연 데이터에 따라, 상이한 채널에 대해 상이한 시점에서 상기 인에이블 제어 데이터, 상기 방전 제어 데이터, 상기 파형 제어 데이터 및 상기 전압 레벨 제어 데이터 중 적어도 하나에 따른 제어 신호를 출력하는,
    PMIC 칩.
  16. 제11항에 있어서,
    상기 활성 모드 제어 데이터에 따른 출력 또는 상기 저전력 모드 제어 데이터에 따른 출력을 결정하는 선택 신호를 외부로부터 수신하는 선택 신호 수신 핀을 더 포함하는,
    PMIC 칩.
  17. 제16항에 있어서,
    상기 선택 신호가 로우(Low)에서 하이(High)로 전환하면 상기 활성 모드 제어 데이터에 따른 신호를 출력하고, 상기 선택 신호가 하이에서 로우로 전환하면 상기 저전력 모드 제어 데이터에 따른 신호를 출력하는,
    PMIC 칩.
  18. 제16항에 있어서,
    상기 선택 신호 수신 핀은 제1 선택 신호 수신 핀 및 제2 선택 신호 수신 핀을 포함하되,
    상기 선택 신호가 상기 제1 선택 신호 수신 핀에서 감지되는 경우 상기 활성 모드 제어 데이터에 따른 신호를 출력하고, 상기 선택 신호가 상기 제2 선택 신호 수신 핀에서 핀에서 감지되는 경우 상기 저전력 모드 제어 데이터에 따른 신호를 출력하는,
    PMIC 칩.
  19. 제17항 또는 제18항에 있어서,
    상기 활성 모드 제어 데이터에 따른 신호를 출력하기 위한 선택 신호가 입력된 이후에 상기 저전력 모드 제어 데이터에 따른 신호를 출력하기 위한 선택 신호가 사전 설정된 기간 내에 입력되는 경우, 상기 저전력 모드 제어 데이터에 따른 신호를 출력하기 위한 선택 신호는 무시하는,
    PMIC 칩.
  20. SSD의 동작을 제어하는 제어부;
    데이터를 임시로 저장하는 휘발성 메모리부;
    상기 휘발성 메모리부가 저장한 데이터를 수신하여 저장하는 비휘발성 메모리부; 및
    상기 제어부, 상기 휘발성 메모리부 및 상기 비휘발성 메모리부에 공급되는 전력을 제어하는 전력 관리부를 포함하되,
    상기 전력 관리부는,
    상기 SSD가 저전력 모드에서 활성 모드로 전환 시 필요한 활성 모드 제어 데이터를 저장하기 위한 활성 레지스터; 및
    상기 SSD가 활성 모드에서 저전력 모드로 전환 시 필요한 저전력 모드 제어 데이터를 저장하기 위한 대기 레지스터를 포함하는,
    SSD.
KR1020180170076A 2018-12-27 2018-12-27 Pmic 칩, 이를 포함하는 ssd 및 ssd 전력 모드 제어 방법 KR20200081539A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180170076A KR20200081539A (ko) 2018-12-27 2018-12-27 Pmic 칩, 이를 포함하는 ssd 및 ssd 전력 모드 제어 방법
US16/562,962 US11320993B2 (en) 2018-12-27 2019-09-06 Power management integrated circuit chips, solid-state drives including the same, and solid-state drive power-mode control methods

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180170076A KR20200081539A (ko) 2018-12-27 2018-12-27 Pmic 칩, 이를 포함하는 ssd 및 ssd 전력 모드 제어 방법

Publications (1)

Publication Number Publication Date
KR20200081539A true KR20200081539A (ko) 2020-07-08

Family

ID=71123018

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180170076A KR20200081539A (ko) 2018-12-27 2018-12-27 Pmic 칩, 이를 포함하는 ssd 및 ssd 전력 모드 제어 방법

Country Status (2)

Country Link
US (1) US11320993B2 (ko)
KR (1) KR20200081539A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11387941B2 (en) * 2020-02-04 2022-07-12 Macronix International Co., Ltd Signal transceiving system and method
KR20220114409A (ko) 2021-02-08 2022-08-17 삼성전자주식회사 비휘발성 메모리 장치 및 이를 포함하는 메모리 시스템 및 비휘발성 메모리 장치의 동작 방법
CN113934375B (zh) * 2021-10-14 2024-04-19 西安紫光国芯半导体有限公司 固态硬盘ssd控制器、三维集成装置以及数据处理方法
US11941269B2 (en) 2022-03-22 2024-03-26 Western Digital Technologies, Inc. Data storage device with enhanced power mode management

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7613937B2 (en) * 2005-10-31 2009-11-03 Hewlett-Packard Development Company, L.P. Method and apparatus for utilizing a microcontroller to provide an automatic order and timing power and reset sequencer
US8782456B2 (en) 2010-06-01 2014-07-15 Intel Corporation Dynamic and idle power reduction sequence using recombinant clock and power gating
US9530461B2 (en) * 2012-06-29 2016-12-27 Intel Corporation Architectures and techniques for providing low-power storage mechanisms
US9116694B2 (en) 2012-09-26 2015-08-25 Intel Corporation Efficient low power exit sequence for peripheral devices
WO2014141140A1 (en) * 2013-03-14 2014-09-18 Lsi Corporation Device power control
JP6139034B2 (ja) 2013-09-27 2017-05-31 インテル コーポレイション 通信ポートのための低電力状態を有効にする技術
US9568971B2 (en) * 2015-02-05 2017-02-14 Apple Inc. Solid state drive with self-refresh power saving mode
US9710041B2 (en) 2015-07-29 2017-07-18 Intel Corporation Masking a power state of a core of a processor
KR20170110448A (ko) * 2016-03-23 2017-10-11 삼성전자주식회사 메모리 컨트롤러 및 이를 포함하는 저장 장치
US10175902B2 (en) * 2016-06-27 2019-01-08 Micron Technology, Inc.. Managing host communication with a regulator in a low power mode
US10437321B2 (en) * 2018-03-12 2019-10-08 Micron Technology, Inc. Low power state implementation in a power management integrated circuit

Also Published As

Publication number Publication date
US11320993B2 (en) 2022-05-03
US20200210079A1 (en) 2020-07-02

Similar Documents

Publication Publication Date Title
KR20200081539A (ko) Pmic 칩, 이를 포함하는 ssd 및 ssd 전력 모드 제어 방법
US8912778B1 (en) Switching voltage regulator employing current pre-adjust based on power mode
US9679616B2 (en) Power management
US7212067B2 (en) Voltage regulator with bypass for multi-voltage storage system
US8917534B2 (en) Path isolation in a memory device
US7859134B2 (en) Self-configurable multi-regulator ASIC core power delivery
US11223282B2 (en) Power management integrated circuit with bleed circuit control
US11379028B2 (en) Semiconductor device and power off method of a semiconductor device
JP5087670B2 (ja) 電圧発生回路
WO2011010145A2 (en) Power management apparatus and methods
WO2008016571A1 (en) Hybrid charge pump regulation with selectable feedback circuits
JP2011511392A (ja) フラッシュメモリデバイスでの電力供給及びシステム
US9880610B2 (en) Power supplying method, power supplying system, and electronic device
CN104715794A (zh) 电压调节器、存储器控制器及其电压供应方法
US9396767B1 (en) Voltage division circuit, circuit for controlling operation voltage and storage device
US11404906B1 (en) Power failure protection system for solid state drives
WO2009085549A2 (en) Self-configurable multi-regulator asic core power delivery
KR20110125613A (ko) 저항성 메모리의 스태거드 프로그래밍
US8599636B2 (en) Boosting memory module performance
CN112214092B (zh) 一种ssd硬盘电源时序控制电路及方法
US11302401B2 (en) Flash memory system
US11476840B2 (en) Comparator circuit and switch control device including the same
US20230273660A1 (en) Electronic circuit for outputting voltage based on a plurality of input voltages
US8441880B2 (en) Nonvolatile memory, data processing apparatus, and microcomputer application system
US20090160423A1 (en) Self-configurable multi-regulator ASIC core power delivery

Legal Events

Date Code Title Description
E902 Notification of reason for refusal