JP2016529625A - 通信ポートのための低電力状態を有効にする技術 - Google Patents

Abstract

様々な実施形態は、一般に、通信ポートが第１の低電力状態にあるかどうかを判定し、結合されているデバイスが低電力状態に入ったと判定し、デバイスが低電力状態に入っているという判定に基づいて、第１の低電力状態よりも少ない電力しか使用しない第２の低電力状態を有効にするための装置、方法、及び他の技術を対象とする。

Description

本明細書に記載の実施形態は、一般に、通信ポートのための低電力状態に関する。詳細には、様々な実施形態は、省電力のために通信ポートのための１以上の低電力状態を有効にすることを対象とする。

プラットフォームにおいて、高速シリアル通信リンクが、高速データアクセスを提供するために、しばしば使用されている。しかしながら、このような高速シリアル通信リンクは、しばしば高アイドル電力を要する。ハンドヘルドコンピュータ及びタブレットコンピュータ等の電力に敏感なプラットフォーム（power sensitive platform）においては、高アイドル電力要件に起因して、高速シリアル通信リンクが適切でないことがある。

第１のプラットフォームシステムの一実施形態を示す図。 ホストデバイス及びエンドポイントデバイスの一実施形態を示す図。 第１のロジックフローの一実施形態を示す図。 第２のロジックフロー及び回路状態の一実施形態を示す図。 第３のロジックフローの一実施形態を示す図。 コンピューティングアーキテクチャの一実施形態を示す図。 第２のシステムの一実施形態を示す図。

様々な実施形態は、一般に、電子デバイスの１以上の通信ポートのための電力状態を管理するための装置、方法、及び他の技術を対象とする。いくつかの実施形態は、周辺コンポーネント相互接続（ＰＣＩ）エクスプレスプラットフォーム上のアップストリームポート又はルートポート等の、高速シリアル通信のために使用される１以上の通信ポートのためのより低い電力状態を有効にする技術を特に対象とする。ＰＣＩエクスプレスプラットフォーム上のアップストリームポート又はルートポート等の１以上の通信ポートに関連するものとして様々な実施形態について本明細書で説明するが、様々な実施形態は、このように限定されるものではなく、以下の説明は、とりわけユニバーサルシリアルバス（ＵＳＢ）インタフェース技術及びＩＥＥＥ１３９４インタフェース技術を含むがこれらに限定されない他の通信インタフェースに適用可能であることを理解すべきである。

いくつかの実施形態において、通信ポートは、ホストデバイス又はプラットフォームデバイスに含まれ得、ＰＣＩエクスプレス（ＰＣＩｅ）デバイス等の別の結合されているデバイスと通信するために使用され得る。通信ポートは、結合されているデバイスとの通信リンクを介して情報を送受信するために使用され得る。様々な実施形態において、通信ポートは、Ｌ１低電力状態等の、所与の電力管理スキームのより低い電力状態に置かれ得、ここで、様々なハードウェア回路が無効にされ得る又は電力ゲーティングされ得る（power gated）。Ｌ１低電力状態は、リンクがＬ１低電力状態に入るよう求める受信されたリクエスト又はハードウェアベースのアクティブ状態電力管理により、開始され得る。通信ポートがＬ１低電力状態にあるときに、トランシーバ回路がシャットダウンされ、ＰＣＩエクスプレスアーキテクチャロジックがクロックゲーティングされ（clock gated）、位相同期ループ（ＰＬＬ）がシャットダウンされる。しかしながら、スケルチコントローラ回路（squelch controller circuitry）及びアナログフロントエンド回路等の他の回路は、有効にされたままであり得る。

通信ポートはまた、Ｌ１．ｌｏｗ１等の第２の低電力状態に入り得、ここで、スケルチコントローラ回路等のさらなる回路が無効にされ得、さらなる省電力を実現することができる。例えば、通信ポートは、結合されているデバイスが低電力状態にあると判定されたときに、Ｌ１．ｌｏｗ１低電力状態に置かれ得る。様々な実施形態において、通信ポートは、クロックリクエスト（ＣＬＫＲＥＱ＃）信号のデアサーション（de-assertion）に基づいて結合されているデバイスが低電力状態にあると判定するロジックを含み得る。クロックリクエスト信号は、一方向性であり、デバイスにより完全に制御される。

別の実施形態又は同じ実施形態において、通信ポートは、Ｌ１低電力状態及びＬ１．ｌｏｗ１低電力状態よりも少ない電力しか使用しないＬ１．ｌｏｗ２低電力状態等の第３の低電力状態に置かれ得る。Ｌ１．ｌｏｗ２低電力状態においては、さらなる省電力を実現するために、通信ポートのアナログフロントエンド回路が電力ゲーティングされ得る。アナログフロントエンドは、１以上の通信リンクへの物理リンクインタフェースを提供することができる。アナログフロントエンド回路はまた、サポートされている通信プロトコルを自動的に識別して選択する検出ロジックを含み得る。

様々な実施形態において、通信ポートは、レイテンシ許容レポート（ＬＴＲ：latency tolerance report）を介して、結合されているデバイスに関するレイテンシ許容要件（latency tolerance requirement）を受信することができる。結合されているデバイスに関するレイテンシ許容要件が、アナログフロントエンド回路に関する電力ゲーティングイグジットレイテンシ閾値（power gating exit latency threshold）よりも大きい場合、アナログフロントエンド回路が電力ゲーティングされ得る。電力ゲーティングイグジットレイテンシ閾値は、アナログフロントエンドが電力ゲーティング状態から出るための時間量に基づき得る。

いくつかの実施形態において、通信ポートは、結合されているデバイスが低電力状態にあるとクロックリクエスト信号が示し、且つスケルチコントローラ回路が無効にされており、且つレイテンシ許容要件が電力ゲーティングイグジットレイテンシ閾値よりも大きい場合にのみ、Ｌ１．ｌｏｗ２低電力状態に置かれ得る。しかしながら、様々な実施形態は、このように限定されるものではなく、通信ポートは、結合されているデバイスが低電力状態になく、且つ／あるいは、スケルチコントローラ回路が無効にされていない場合であっても、Ｌ１．ｌｏｗ２低電力状態に置かれてよい。

通信ポートをＬ１．ｌｏｗ１電力状態及び／又はＬ１．ｌｏｗ２電力状態に置くことにより、Ｌ１低電力状態と比べてさらなる省電力を実現することができる。例えば、通信ポートは、アクティブ状態にあるときには２５ｍＷである電力消費量、及び、Ｌ１低電力状態のアイドル状態にあるときには１０ｍＷである電力消費量と比べて、Ｌ１．ｌｏｗ２電力状態にあるときには９０μＷという低い電力消費量に低減することができる。さらに、様々な低電力状態を有効にするためのロジックは、自律的ハードウェアにより実装することができ、いかなるソフトウェア介入も要しない。しかしながら、いくつかの実施形態又は他の実施形態においては、ロジックは、ハードウェア及びソフトウェアの両方により実装されてもよい。

本明細書で使用される表記及び技術用語を一般に参照して、以下の詳細な説明が、コンピュータ上又はコンピュータのネットワーク上で実行されるプログラム手順の観点で提示され得る。これらの手順的説明及び表現は、当業者の作業の実体を他の当業者に最も効率的に伝えるために当業者により使用される。

手順は、ここでは、一般に、所望の結果をもたらす首尾一貫した一連の動作とみなされる。これらの動作は、物理量の物理的操作を要するものである。必ずではないが、通常、これらの物理量は、記憶、転送、結合、比較、及び他の形で操作することができる電気信号、磁気信号、又は光信号の形をとる。時として、主に一般的慣習を理由として、これらの信号を、ビット、値、エレメント、シンボル、文字、用語、数字等と称するのが便利であることが分かる。しかしながら、これらの用語及び類似する用語の全ては、適切な物理量に関連付けられ、これらの物理量に適用される便利なラベルに過ぎないことに留意すべきである。

さらに、実行される操作が、人間の操作者により実行される知的操作に通常は関連付けられる用語（追加する又は比較する等）でしばしば参照される。１以上の実施形態の一部を形成する、本明細書に記載の動作のいずれにおいても、人間の操作者のそのような能力は、ほとんどの場合必要でない又は望ましくない。むしろ、そのような動作は、マシンの動作である。様々な実施形態の動作を実行するための有用なマシンは、汎用デジタルコンピュータ又は類似するデバイスを含む。

様々な実施形態はまた、これらの動作を実行するための装置又はシステムに関する。この装置は、求められる目的のために特に構成され得るか、又は、汎用コンピュータに記憶されているコンピュータプログラムにより選択的にアクティブ化又は再構成される当該汎用コンピュータを含み得る。本明細書で提示する手順は、基本的に、特定のコンピュータ又は他の装置に関連するものではない。本明細書における教示に従って記述されたプログラムとともに、様々な汎用マシンが使用され得るか、又は、必要とされる方法ステップを実行するより特殊化された装置を構成することが便利であると分かるであろう。様々なこれらマシンのための必要とされる構造が、提供する説明から明らかになるであろう。

次に図面を参照すると、図面において、同様の参照符号が、全体を通じて同様の要素を指すために使用される。以下の説明において、説明の目的のために、多数の具体的詳細が、その完全な理解を提供するために記載されている。しかしながら、新規な実施形態は、それら具体的詳細がなくても実施できることが明らかであろう。他の例において、周知の構造及びデバイスは、その説明を容易にするために、ブロック図の形態で示される。意図は、特許請求される主題と整合する全ての変形形態、均等形態、及び代替形態を網羅することにある。

図１は、本明細書に記載の様々な実施形態に従ったプラットフォームシステム１０５のシステム図１００を示している。様々な実施形態において、プラットフォームシステム１０５は、１以上のプロセッサコア１１０、メモリ１１５、ルートコンプレックス１２０、並びに、４つのルートポート１４２、１４４、１４６、及び１４８を備える。４つのルートポート１４２、１４４、１４６、及び１４８は、任意の適切な通信ポート又はインタフェースを含み得、インターコネクト１３０を介してルートコンプレックスに接続される。さらに、ルートポート１４２は、通信リンク１５２を介してデバイス１６２に結合され、ルートポート１４４は、通信リンク１５４を介してデバイス１６４に結合され、ルートポート１４６は、通信リンク１５６を介してデバイス１６６に結合され、ルートポート１４８は、通信リンク１５８を介してデバイス１６８に結合される。いくつかの実施形態において、デバイス１６２、１６４、１６６、及び１６８は、ＰＣＩエクスプレス（ＰＣＩｅ）エンドポイントデバイスを含み得、ルートポート１４２、１４４、１４６、及び１４８の各々は、ＰＣＩｅエンドポイントデバイス１６２、１６４、１６６、及び１６８のそれぞれのダウンストリームポートに結合されるアップストリームポートを含み得る。

図１は、４つの通信リンクを介して４つのデバイスに接続される４つのルートポートのみを有する実施形態を示しているが、プラットフォームシステム１０５は、任意の数のデバイスに接続される任意の数のルートポートを有してもよい。例えば、プラットフォームシステム１０５は、５以上のルートポートを有してもよいし、３以下のルートポートを有してもよい。

いくつかの実施形態において、１以上のプロセッサコア１１０は、任意のタイプの計算要素（computational element）のうちの１以上であり得る。そのような計算要素として、例えば、マイクロプロセッサ、プロセッサ、中央処理装置、デジタル信号処理装置、デュアルコアプロセッサ、モバイルデバイスプロセッサ、デスクトッププロセッサ、シングルコアプロセッサ、システムオンチップ（ＳｏＣ）デバイス、複合命令セットコンピュータ（ＣＩＳＣ）マイクロプロセッサ、縮小命令セットコンピュータ（ＲＩＳＣ）マイクロプロセッサ、超長命令語（ＶＬＩＷ）マイクロプロセッサ、又は、単一のチップ若しくは集積回路上の任意の他のタイプのプロセッサ若しくは処理回路があるが、これらに限定されるものではない。

メモリ１１５は、揮発性メモリ及び不揮発性メモリの両方を含め、データを記憶することができる任意のマシン読み取り可能な媒体又はコンピュータ読み取り可能な媒体を用いて実装することができる。いくつかの実施形態において、マシン読み取り可能な媒体又はコンピュータ読み取り可能な媒体は、非一時的な媒体を含み得る。実施形態は、このコンテキストにおいて限定されるものではない。

メモリ１１５は、データを、瞬間的、一時的、又は永続的に記憶することができる。メモリ１１５は、プラットフォームシステム１０５のための命令及びデータを記憶する。メモリ１１５はまた、１以上のプロセッサコア１１０が命令を実行している間の一時変数又は他の中間情報を記憶することができる。メモリ１１５は、上述したデータを記憶することに限定されるものではなく、メモリ１１５は、任意のタイプのデータを記憶することができる。

様々な実施形態において、システムプラットフォームは、ルートコンプレックス１２０を含み得る。ルートコンプレックス１２０は、１以上のプロセッサコア１１０及びメモリ１１５を、１以上のスイッチデバイスから構成されるＰＣＩエクスプレス（ＰＣＩｅ）スイッチファブリックに接続する。ルートコンプレックス１２０は、ＣＰＵ及びメモリサブシステムをＰＣＩエクスプレスファブリックに接続する。ルートコンプレックス１２０は、複数のＰＣＩエクスプレスポートをサポートすることができるが、この例示的な実施形態においては、４つのルートポートが図示されている。各ポートは、エンドポイントデバイスに接続されるか又はスイッチに接続され、スイッチは、サブ階層を形成する。ルートコンプレックスは、ＣＰＵに代わってトランザクションリクエストを生成する。ＣＰＵコマンドに応答して、ルートコンプレックスは、ＰＣＩエクスプレスファブリックに対する、構成リクエスト、メモリリクエスト、及びＩＯリクエスト、並びにロックトランザクションリクエスト（locked transaction request）を生成する。ルートコンプレックスは、そのポートからパケットを送信するとともに、そのポートにパケットを受信して、次いで、メモリ又はＣＰＵに転送する。マルチポートルートコンプレックスはまた、任意的に、１つのポートから（ピアツーピアトランザクションをサポートしている）別のポートに、パケットをルーティングすることもある。

いくつかの実施形態において、ルートポート１４２、１４４、１４６、及び１４８の各々、並びにそれぞれのＰＣＩｅエンドポイントデバイス１６２、１６４、１６６、及び１６８は、Ｌ１、Ｌ１．ｌｏｗ１、及びＬ１．ｌｏｗ２等の１以上の低電力状態をサポートする。これにより、ポート及びデバイスが置かれている低電力状態に基づいて、様々な高速回路を無効にすることが可能になる。ルートポート１４２、１４４、１４６、及び１４８の各々、並びにそれぞれのＰＣＩｅエンドポイントデバイス１６２、１６４、１６６、及び１６８は、本明細書に記載の１以上の実施形態において、インジケーション又は情報を送信することにより、低電力状態へのエントリ又は遷移を開始することができる。

例えば、Ｌ１低電力状態は、オペレーティングシステムが、デバイス１６２、１６４、１６６、及び１６８等のダウンストリームデバイスをデバイス低電力状態Ｄ１〜Ｄ３に置いた後にリンクがＬ１に入るようリクエストすることにより、又はハードウェアベースのアクティブ状態電力管理により、開始され得る。Ｌ１低電力状態は、デバイスが、未解決のリクエスト又は仕掛かり中のトランザクションがないことを認識したときに電力を低減させるよう意図される低イグジットレイテンシリンク状態（low exit latency link state）である。ルートポートが、Ｌ１低電力状態にあるときに、トランシーバ回路のほとんどがシャットダウンされ、ほとんどのＰＣＩエクスプレスアーキテクチャロジックがクロックゲーティングされ、位相同期ループ（ＰＬＬ）のほとんどがシャットダウンされる。しかしながら、スケルチコントローラ回路及びアナログフロントエンド回路は、Ｌ１低電力状態において、有効にされたままであり得る。

上述したＬ１低電力状態に加えて、様々な実施形態は、より低い電力状態Ｌ１．ｌｏｗ１及びＬ１．ｌｏｗ２を含む。Ｌ１．ｌｏｗ１において、スケルチコントローラ回路は、上記のハードウェア及び回路の全てがＬ１状態においてシャットダウンされる、無効にされる、又は電力ゲーティングされることに加えて、完全にオフにされる又は無効にされる。スケルチコントローラ回路は、結合されているデバイス又はエンドポイントから受信される信号又は情報を検出するために使用され得る。より詳細には、スケルチコントローラ回路は、エンドポイントから有効な信号又は情報が受信されたかどうかを識別するための入力信号電力レベルモニタリング機能を提供する。

Ｌ１．ｌｏｗ１電力状態においては、スケルチコントローラ回路をオフにすることにより、Ｌ１電力状態と比べて著しい省電力を実現することができる。しかしながら、Ｌ１．ｌｏｗ１電力状態にあるルートポートは、エンドポイントとのリンク上のウェイクイベント（wake event）を検出する能力を失うことになる。結合されているデバイスが低電力状態に遷移中である又は低電力状態にあることを示すように、一方向ピン（uni-directional pin）におけるクロックリクエスト信号（ＣＬＫＲＥＱ＃）が、デアサートされたときに、Ｌ１．ｌｏｗ１電力状態に入り得る。いくつかの実施形態においては、結合されているデバイスが低電力状態に遷移中である又は低電力状態にあることを示すためにＣＬＫＲＥＱ＃がアサートされる反対のロジックが存在してもよい。

Ｌ１．ｌｏｗ２電力状態において、上記のハードウェア及び回路がＬ１電力状態及びＬ１．ｌｏｗ１電力状態においてオフにされることに加えて、動的なリーク電流を防止することによりさらなる省電力を実現するために、ルートポートのアナログフロントエンド（ＡＦＥ）回路が電力ゲーティングされる。ＡＦＥを電力ゲーティングするために、この回路への電流がオフにされ得る。様々な実施形態において、プラットフォームの一方向ＣＬＫＲＥＱ＃ピンがデアサートされており、且つスケルチコントローラ回路が無効にされており、且つ結合されているデバイスからのレイテンシ許容レポートが電力ゲーティングイグジットレイテンシ閾値よりも大きい場合に、ルートポートは、Ｌ１．ｌｏｗ２電力状態に入り得る。

様々な実施形態において、ルートポート及びエンドポイントデバイスの両方が、レイテンシ許容レポート（ＬＴＲ）をサポートする。例えば、アップストリームポートにおけるルートポートは、エンドポイントデバイスからＬＴＲメッセージを受信し、エンドポイントデバイスは、アップストリームポートにおけるルートポートからＬＴＲメッセージを受信する。ＬＴＲメッセージは、サービスレイテンシ要件、又は、アップストリームポート／ダウンストリームポートのレイテンシ許容値を含むが、これらに限定されるものではない。様々な実施形態において、ルートポートは、エンドポイントデバイスのレイテンシ許容値が電力ゲーティングイグジットレイテンシ閾値よりも大きいかどうかを判定するときに、エンドポイントデバイスからの最後に受信したサービスレイテンシ要件を使用することができる。

様々な実施形態において、電力ゲーティングイグジットレイテンシ許容閾値は、ＡＦＥが電力ゲーティング状態から出るための時間量に設定され得る。したがって、エンドポイントデバイスからのＬＴＲにおいて受信されたレイテンシ許容値が、電力ゲーティングイグジットレイテンシ許容閾値よりも大きい場合、ＡＦＥは安全に電力ゲーティングされ得る。なぜならば、ＡＦＥは、結合されているエンドポイントデバイスに対して、結合されているエンドポイントデバイスのレイテンシ許容要件に起因する悪影響を生じさせることなく、電力ゲーティング状態から出るための十分な時間量を有するからである。

プラットフォームシステム１０５において図示されるコンポーネントは、限定的であることを意図するものではなく、例示の目的のために提示されている。他の実施形態においては、プラットフォームシステム１０５の構成は、図１に示されるコンポーネントとは異なる他の（より多くの又はより少ない）コンポーネントを含む。本明細書に記載の実施形態の機能に影響を及ぼすことのない、プラットフォームシステム１０５の他の構成を使用できることが、当業者には理解されよう。

図２は、ホストデバイス２１０及びエンドポイントデバイス２５０の一実施形態を示している。様々な実施形態において、ホストデバイス１１０は、プラットフォームシステム１０５のコンポーネントを含み得、エンドポイントデバイス２５０は、デバイス１６２、１６４、１６６、及び１６８のうちの任意の１つであり得る。ホストデバイス２１０は、アップストリームポート２２０を含み得る。アップストリームポート２２０は、スケルチコントローラ回路２２２、電力管理ロジック２２４、トランシーバ回路２２６、アナログフロントエンド回路２２８、及び基準クロックソース２３０を有する。様々な実施形態において、アップストリームポート２２０は、ルートポート１４２、１４４、１４６、及び１４８のうちの任意の１つに類似するものであってもよいし、これらのうちの任意の１つと同じであってもよい。

スケルチコントローラ回路２２２は、結合されているデバイス又はエンドポイント２５０から受信される信号又は情報を検出するために、プラットフォームシステム１０５及び／又はホスト２１０により使用され得る。より詳細には、スケルチコントローラ回路２２２は、エンドポイント２５０から有効な信号又は情報が受信されたかどうかを識別するための入力信号電力レベルモニタリング機能を提供する。スケルチコントローラ回路２２２及びトランシーバ回路２２６は別々に図示されているが、スケルチコントローラ回路２２２は、トランシーバ回路２２６の一部であってもよいし、トランシーバ回路２２６に組み込まれてもよい。

いくつかの実施形態において、スケルチコントローラ回路２２２は、ＣＬＫＲＥＱ＃信号がデアサートされたことに基づいてエンドポイント２５０が低電力状態に入っているというインジケーションに基づいて、無効にされ得る又は電力供給が止められ得る。スケルチコントローラ回路２２２を無効にすることにより、著しい省電力を実現することができる。なぜならば、スケルチコントローラ回路は、有効にされておらず、有効な信号又は情報を継続的にモニタリングしないからである。

アップストリームポート２２０はまた、ルートポート又はアップストリームポート２２０のための様々な低電力状態（Ｌ１、Ｌ１．ｌｏｗ１、及びＬ１．ｌｏｗ２等）を制御するための電力管理ロジック２２４を含み得る。電力管理ロジック２２４は、１以上のプロセッサコア１１０及び／又はＰＣＩエクスプレスコントローラ（図示せず）等のコントローラを含む、任意のハードウェア、ソフトウェア、又は回路により実装することができる。様々な実施形態において、電力管理ロジック２２４は、ハードウェアのみにより実装され得、いかなるソフトウェア介入も要しない自律的ハードウェアであり得る。しかしながら、他の実施形態においては、電力管理ロジック２２４は、ハードウェア及びソフトウェアの両方により実装されてもよい。

いくつかの実施形態において、電力管理ロジック２２４は、一方向通信リンク上の、エンドポイント２５０からのＣＬＫＲＥＱ＃信号のデアサーションを検出することができる。電力管理ロジック２２４は、上述したように、ＣＬＫＲＥＱ＃信号のデアサーションの検出に基づいて、スケルチコントローラ回路を無効にすることができる。前述したように、ＣＬＫＲＥＱ＃ピンのデアサーションは、結合されているエンドポイント２５０が低電力状態に入っている又は低電力状態に遷移中であることを示す。様々な実施形態において、電力管理ロジック２２４は、結合されているエンドポイント２５０が低電力状態から出たことを示す、ＣＬＫＲＥＱ＃ピンのアサーションも検出するよう構成され得る。電力管理ロジック２２４は、このアサーションの検出に基づいて、スケルチコントローラ回路２２２を有効にすることができる。いくつかの実施形態においては、このロジックは反対であってもよく、これに応じて、電力管理ロジック２２４は、エンドポイントデバイス２５０が低電力状態にあるときにスケルチコントローラ回路２２２を無効にし、エンドポイントデバイス２５０が低電力状態にないときにスケルチコントローラ回路２２２を有効にするよう構成されてもよい。

電力管理ロジック２２４はまた、エンドポイント２５０のレイテンシ許容レポート（ＬＴＲ）とアナログフロントエンド（ＡＦＥ）２２８に関する電力ゲーティングイグジットレイテンシ閾値との比較に基づいて、ＡＦＥ２２８を電力ゲーティングすることができる。例えば、電力管理ロジック２２４は、エンドポイント２５０から、ＬＴＲを含む情報を受信することができ、エンドポイント２５０のレイテンシ許容要件が、電力ゲーティングイグジットレイテンシ閾値よりも大きい場合に、電力管理ロジック２２４は、ＡＦＥ２２８を電力ゲーティングすることができる。レイテンシ許容値が、電力ゲーティングイグジットレイテンシ閾値よりも大きくない場合、電力管理ロジック２２４は、ＡＦＥ２２８を電力ゲーティングしなくてよい。

いくつかの実施形態において、電力管理ロジック２２４は、エンドポイント２５０が低電力状態にあるとＣＬＫＲＥＱ＃ピンが示し、且つスケルチコントローラ回路が無効にされており、且つエンドポイント２５０に関するレイテンシ許容値が電力ゲーティングイグジットレイテンシ閾値よりも大きい場合のみ、ＡＦＥを電力ゲーティングすることができる。ＡＦＥ２２８を電力ゲーティングする前に、エンドポイント２５０が低電力状態にあり、且つスケルチコントローラ回路がオフにされていることを必要とすることにより、電力管理回路２２４は、エンドポイント２５０が低電力状態にあり、ウェイクイベントが送信されずＡＦＥ２２８により見逃されない（missed）、ということを確実にする。

いくつかの実施形態において、アップストリームポート２２０は、トランシーバ回路２２６を含み得る。図２は、トランシーバ回路２２６を１つのデバイスとして示しているが、様々な実施形態は、このように限定されるものではなく、送信機及び受信機が、別々のデバイスであってもよい。様々な実施形態において、トランシーバ２２６は、１以上のリンク又は接続を介して、エンドポイントと情報２７５を通信することができる。

アップストリームポート２２０はまた、１以上の通信リンクへの物理リンクインタフェースを提供するためのアナログフロントエンド（ＡＦＥ）２２８を含み得る。アナログフロントエンド回路はまた、サポートされている通信プロトコルを自動的に識別して選択する検出ロジックを含み得る。ＡＦＥ２２８及びトランシーバ回路２２６は別々に図示されているが、ＡＦＥ２２８は、トランシーバ回路２２６に組み込まれてもよいし、トランシーバ回路２２６の一部であってもよい。

前述したように、ＡＦＥ２２８は、エンドポイント２５０からのＬＴＲとＡＦＥ２２８に関する電力ゲーティングイグジットレイテンシ閾値との比較に基づいて、電力ゲーティングされ得る。電力ゲーティングイグジットレイテンシ許容閾値は、ＡＦＥ２２８が電力ゲーティング状態から出るための時間量に設定され得る。したがって、エンドポイントデバイスからのＬＴＲにおいて受信されたレイテンシ許容値が、電力ゲーティングイグジットレイテンシ許容閾値よりも大きい場合、ＡＦＥ２２８は、安全に電力ゲーティングされ得る。なぜならば、ＡＦＥ２２８は、結合されているエンドポイントデバイスに対して、結合されているエンドポイントデバイスのレイテンシ許容要件に起因する悪影響を生じさせることなく、電力ゲーティング状態から出るための十分な時間量を有するからである。

様々な実施形態において、アップストリームポート２２０は、基準クロックシンク２７０に結合される基準クロックソース２３０を含み得、一方向クロックリクエスト（ＣＬＫＲＥＱ＃）信号２７７及び基準クロック信号２７９が、一方向リンクを介して、基準クロックソース２３０と基準クロックシンク２７０との間で通信され得る。様々な実施形態において、クロックリクエスト信号２２７は、クロック信号を求める基準クロックシンク２７０からのリクエストであり得る。一方向ＣＬＫＲＥＱ＃を使用して、ＣＬＫＲＥＱ＃信号２７７が基準クロックソース２３０におけるピンをデアサートしたときにエンドポイント２５０が低電力状態にあるかどうかを判定することもできる。

図２は、ホストデバイス２１０において見つけられるコンポーネントと同様のコンポーネントを有するエンドポイント２５０を示している。例えば、エンドポイント２５０は、ダウンストリームポート２６０を含み得る。ダウンストリームポート２６０は、スケルチコントローラ回路２６２、電力管理ロジック２６４、トランシーバ回路２６６、アナログフロントエンド（ＡＦＥ）２６８、及び基準クロックシンク２７０を含む。これらのコンポーネントは、ホストデバイス２１０において見つけられる対応するコンポーネントと同様に又は同一に動作することができる。

図３は、ルートポート又はアップストリームポートのための様々な低電力状態（Ｌ１、Ｌ１．ｌｏｗ１、及びＬ１．ｌｏｗ２を含む）を有効にするための第１のロジックフロー３００を示している。様々な実施形態において、ブロック３０１において、Ｌ１低電力状態が、ルートポートのために有効にされ得る。例えば、Ｌ１低電力状態は、オペレーティングシステムが、ダウンストリームデバイスを低電力状態Ｄ１〜Ｄ３に置いた後にリンクがＬ１に入るようリクエストすることにより、又はハードウェアベースのアクティブ状態電力管理により、開始され得る。ルートポートがＬ１低電力状態にあるときに、トランシーバ回路のほとんどがシャットダウンされ、ほとんどのＰＣＩエクスプレスアーキテクチャロジックがクロックゲーティングされ、位相同期ループ（ＰＬＬ）のほとんどがシャットダウンされる。

判定ブロック３０３において、結合されているデバイスが低電力状態にあるかどうかに関する判定がなされる。様々な実施形態において、この判定は、前述したように、クロックリクエスト（ＣＬＫＲＥＱ＃）ピンがデアサート又はアサートされたかどうかに基づき得る。結合されているデバイスが低電力状態にある場合、ブロック３０５において、ルートポート上のスケルチコントローラ回路が無効にされ、ルートポートは、Ｌ１．ｌｏｗ１電力状態に入り得る又はＬ１．ｌｏｗ１電力状態に置かれ得る。一方、結合されているデバイスが低電力状態にない場合、結合されているデバイスが低電力状態に入るまで、あるいは、Ｌ１低電力状態から出てＬ０通常動作状態に入ったというインジケーションがルートポートにより受信されるまで、ルートポートはＬ１電力状態のままであり得る。

様々な実施形態において、判定ブロック３０７において、結合されているデバイスからのレイテンシ許容レポート（ＬＴＲ）におけるレイテンシ許容要件が、電力ゲーティングイグジットレイテンシ閾値と比較され得る。様々な実施形態において、ルートポートは、結合されているデバイスのレイテンシ許容値が電力ゲーティングイグジットレイテンシ許容閾値よりも大きいかどうかを判定するときに、結合されているデバイスからの最後に受信したサービスレイテンシ要件を使用することができる。様々な実施形態において、電力ゲーティングイグジットレイテンシ許容閾値は、アナログフロントエンド（ＡＦＥ）が電力ゲーティング状態から出るための時間量に設定され得る。

レイテンシ許容要件が、電力ゲーティングイグジットレイテンシ閾値よりも大きい場合、ブロック３０９において、ＡＦＥが電力ゲーティングされ得、ルートポートは、Ｌ１．ｌｏｗ２低電力状態に入り得る。一方、レイテンシ許容要件が、電力ゲーティングイグジットレイテンシ閾値以下である場合、ＡＦＥは電力ゲーティングされず、ルートポートはＬ１．ｌｏｗ１低電力状態のままである。

様々な実施形態において、ルートポートは、Ｌ１低電力状態にあるときよりも、Ｌ１．ｌｏｗ１低電力状態にあるときの方が、少ない電力しか使用しない。さらに、ルートポートは、Ｌ１．ｌｏｗ１低電力状態及びＬ１低電力状態の両方にあるときよりも、Ｌ１．ｌｏｗ２低電力状態にあるときの方が、少ない電力しか使用しない。

いくつかの実施形態において、ルートポートは、結合されているデバイスが低電力状態にあり、且つスケルチコントローラ回路が無効にされており、且つレイテンシ許容値が電力ゲーティングイグジットレイテンシ閾値よりも大きい場合を除いて、Ｌ１．ｌｏｗ２低電力状態に入らなくてよい。

図４は、第２のロジックフロー４００及びルートポートのための回路状態の一実施形態を示している。図４が、例示の目的のために図２を参照して説明されるが、このように限定されるものではない。様々な実施形態において、図４は、４００の左側にロジックフローを示し、４００の右側に、スケルチコントローラ回路２２２及びアナログフロントエンド回路２２８を制御するための電力管理ロジック２２４を示している。

ブロック４０１において、ルートポートは、Ｌ１低電力状態等の低電力状態に入り得る。ルートポート又はアップストリームポート２２０がＬ１低電力状態にあるときに、トランシーバのほとんどがシャットダウンされ、ほとんどのＰＣＩエクスプレスアーキテクチャロジックがクロックゲーティングされ、位相同期ループ（ＰＬＬ）のほとんどがシャットダウンされる。しかしながら、スケルチコントローラ回路２２２及びアナログフロントエンド回路２２８は有効にされている又はオンである。ブロック４０３において、結合されているデバイスが低電力状態に入っている又は低電力状態にあることを示すように、ＣＬＫＲＥＱ＃信号がデアサートされる。この時点では、スケルチコントローラ回路２２２及びＡＦＥ２２８は依然として有効にされている。

電力管理ロジック２２４は、ブロック４０５において、ＣＬＫＲＥＱ＃信号のデアサーションに基づいて、スケルチコントローラ回路２２２を無効又はオフにすることができる。スケルチコントローラ回路２２２をオフにすることにより、著しい省電力を実現することができ、ルートポートはＬ１．ｌｏｗ１電力状態に入り得る。

ブロック４０７において、デバイスレイテンシ許容レポート（ＬＴＲ）において受信された、結合されているデバイスに関するデバイスレイテンシ許容要件が、電力ゲーティングイグジットレイテンシ許容閾値よりも大きいと判定され得る。この時点で、スケルチコントローラ回路２２２はオフであり得るが、ＡＦＥ２２８はオンである。ブロック４０９において、電力管理ロジック２２４は、ＡＦＥ２２８を電力ゲーティングすることができ、スケルチコントローラ回路２２２がオフであり得るとともに、ＡＦＥ２２８が電力ゲーティングされ得、ルートポートがＬ１．ｌｏｗ２低電力状態に置かれ得る。

図５は、第３のロジックフロー５００の一実施形態を示している。ロジックフロー５００は、本明細書に記載の１以上の実施形態により実行される動作の一部又は全てを表し得る。例えば、ロジックフロー５００は、プラットフォームシステム１０５、ホスト２１０、及びエンドポイント２５０により実行される動作を示し得る。図５に示される例示的な実施形態において、ロジックフロー５００は、ブロック５０２において、通信ポートが第１の低電力状態にあるかどうかを判定することを含み得る。例えば、ルートポート、アップストリームポート、又はダウンストリームポート等の通信ポートは、Ｌ１等の第１の低電力状態にあり得る。Ｌ１低電力状態は、ハードウェアベースのアクティブ状態電力管理により開始され得る。Ｌ１低電力状態は、デバイスが、未解決のリクエスト又は仕掛かり中のトランザクションがないことを認識したときに電力を低減させるよう意図される低イグジットレイテンシリンク状態である。ルートポートがＬ１低電力状態にあるときに、トランシーバ回路のほとんどがシャットダウンされ、ほとんどのＰＣＩエクスプレスアーキテクチャロジックがクロックゲーティングされ、位相同期ループ（ＰＬＬ）のほとんどがシャットダウンされる。

いくつかの実施形態において、電力管理ロジック２２４は、どのトランシーバ回路がシャットダウンされているか、どのＰＣＩエクスプレスアーキテクチャロジックがクロックゲーティングされているか、及びどのＰＬＬがシャットダウンされているかに基づいて、通信ポートが第１の低電力状態又はＬ１低電力状態にあるかどうかを判定することができる。さらに、電力管理ロジック２２４は、受信した情報又は１以上のレジスタの構成に基づいて、通信ポートが第１の低電力状態にあるかどうかを判定することができる。例えば、通信ポートがＬ１低電力状態に入るときに、通信ポートがＬ１低電力状態にあることを示すレジスタがセットされ得る。このレジスタは、Ｌ０等の通常動作状態に入るとき等の通信ポートがＬ１低電力状態から出るときにリセットされ得る。

ブロック５０４において、ロジックフロー５００は、結合されているデバイスが低電力状態に入ったかどうかを判定することを含み得る。様々な実施形態において、通信ポートは、ＰＣＩエクスプレスデバイス等のデバイスに結合され得、電力管理ロジックは、クロックリクエスト（ＣＬＫＲＥＱ＃）信号に基づいて、結合されているデバイスが低電力状態に入ったかどうか又は低電力状態にあるかどうかを判定することができる。いくつかの実施形態において、基準クロックソース２３０及びルートポートのコネクタ又はピンにおける信号のデアサーションは、結合されているデバイスが低電力状態に入っている又は低電力状態にあることを示すことができる。一方向ＣＬＫＲＥＱ＃信号リンクをモニタリングして、結合されているデバイスが低電力状態に入ったかどうかを判定することで、通信ポートは、いかなるＰＣＩエクスプレス仕様の変更もなく、この判定を行うことができる。

ロジックフロー５００はまた、ブロック５０６において、デバイスが低電力状態に入っているという判定に基づいて、第２の低電力状態を有効にすることを含み得る。様々な実施形態において、第２の低電力状態が有効にされるときに、スケルチコントローラ回路が無効にされ得る。第２の低電力状態はＬ１．ｌｏｗ１低電力状態であり得、高周波スケルチコントローラ回路をオフにすることにより、著しい省電力を実現することができる。

図６は、前述した様々な実施形態を実装するのに適した例示的なコンピューティングアーキテクチャ６００の一実施形態を示している。一実施形態において、コンピューティングアーキテクチャ６００は、コンピューティングデバイス１１５を含み得る、又は、コンピューティングデバイス１１５の一部として実装され得る。

本願において使用されるとき、「システム」及び「コンポーネント」という用語は、コンピュータ関連エンティティ、ハードウェア、ハードウェアとソフトウェアとの組合せ、ソフトウェア、又は実行中のソフトウェアを指すよう意図されており、その例が、例示的なコンピューティングアーキテクチャ６００により提供される。例えば、コンポーネントは、プロセッサ上で実行されるプロセス、プロセッサ、ハードディスクドライブ、（光記憶媒体及び／又は磁気記憶媒体からなる）複数の記憶ドライブ、オブジェクト、実行ファイル、実行のスレッド、プログラム、及び／又はコンピュータであり得るが、これらに限定されるものではない。例えば、サーバ上で実行されるアプリケーション及びサーバの両方が、コンポーネントであり得る。１以上のコンポーネントは、実行のプロセス及び／又はスレッド内に存在することもあり、コンポーネントは、１つのコンピュータ上に局在することもあるし、且つ／又は、２以上のコンピュータ間で分散されることもある。さらに、コンポーネントは、動作を協調させるために、様々なタイプの通信媒体を介して互いと通信可能に結合され得る。動作の協調は、情報の一方向交換又は双方向交換を伴い得る。例えば、コンポーネントは、通信媒体を介して通信される信号の形で情報を通信することができる。情報は、様々な信号線に割り当てられる信号として実装することができる。そのような割り当てにおいて、各メッセージは信号である。しかしながら、さらなる実施形態は、代替的に、データメッセージを使用してもよい。そのようなデータメッセージは、様々な接続を介して伝送され得る。例示的な接続は、パラレルインタフェース、シリアルインタフェース、及びバスインタフェースを含む。

コンピューティングアーキテクチャ６００は、１以上のプロセッサ、マルチコアプロセッサ、コプロセッサ、メモリユニット、チップセット、コントローラ、ペリフェラル、インタフェース、オシレータ、タイミングデバイス、ビデオカード、オーディオカード、マルチメディア入力／出力（Ｉ／Ｏ）コンポーネント、電源等といった様々な共通コンピューティング要素を含む。しかしながら、実施形態は、コンピューティングアーキテクチャ６００による実装に限定されるものではない。

図６に示されるように、コンピューティングアーキテクチャ６００は、処理ユニット６０４、システムメモリ６０６、及びシステムバス６０８を備える。処理ユニット６０４は、図１に示されるプラットフォーム処理デバイス１１０に関して説明したもの等の様々な商用利用可能なプロセッサのうちの任意のプロセッサであり得る。

システムバス６０８は、システムメモリ６０６から処理ユニット６０４へのものを含むがこれに限定されない、システムコンポーネントのためのインタフェースを提供する。システムバス６０８は、（メモリコントローラを含む又は含まない）メモリバス、周辺バス、及び、様々な商用利用可能なバスアーキテクチャのうちの任意のものを使用するローカルバスにさらに相互接続することができる複数のタイプのバス構造のうちの任意のバス構造であり得る。インタフェースアダプタは、スロットアーキテクチャを介してシステムバス６０８に接続することができる。例示的なスロットアーキテクチャは、アクセラレーテッドグラフィックスポート（ＡＧＰ）、カードバス、（拡張）インダストリスタンダードアーキテクチャ（（Ｅ）ＩＳＡ）、マイクロチャネルアーキテクチャ（ＭＣＡ）、ＮｕＢｕｓ、周辺コンポーネント相互接続（拡張）（ＰＣＩ（Ｘ））、ＰＣＩエクスプレス、パーソナルコンピュータメモリカード国際協会（ＰＣＭＣＩＡ）等を含み得るが、これらに限定されるものではない。

コンピューティングアーキテクチャ６００は、様々な製品を含み得る、又は様々な製品を実装し得る。製品は、ロジックを記憶するコンピュータ読み取り可能な記憶媒体を含み得る。コンピュータ読み取り可能な記憶媒体の例は、揮発性メモリ又は不揮発性メモリ、着脱可能なメモリ又は着脱不可能なメモリ、消去可能なメモリ又は消去不可能なメモリ、書き込み可能なメモリ又は再書き込み可能なメモリ等を含め、電子的データを記憶することができる任意の有体の媒体を含み得る。ロジックの例は、ソースコード、コンパイル済みコード、解釈済みコード、実行可能なコード、静的コード、動的コード、オブジェクト指向コード、ビジュアルコード等といった任意の適切なタイプのコードを用いて実装される実行可能なコンピュータプログラム命令を含み得る。実施形態はまた、非一時的なコンピュータ読み取り可能な媒体に含まれる命令又は非一時的なコンピュータ読み取り可能な媒体上の命令として少なくとも部分的に実装され得、そのような命令が、本明細書に記載の動作の実行を可能にするために、１以上のプロセッサにより読み出されて実行され得る。

システムメモリ６０６は、読み取り専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、ダイナミックＲＡＭ（ＤＲＡＭ）、ダブルデータレートＤＲＡＭ（ＤＤＲＡＭ）、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）、スタティックＲＡＭ（ＳＲＡＭ）、プログラム可能なＲＯＭ（ＰＲＯＭ）、消去可能なプログラム可能なＲＯＭ（ＥＰＲＯＭ）、電気的に消去可能なプログラム可能なＲＯＭ（ＥＥＰＲＯＭ）、フラッシュメモリ、強誘電性高分子メモリ等の高分子メモリ、オボニックメモリ、相変化メモリ若しくは強誘電性メモリ、ＳＯＮＯＳ（silicon-oxide-nitride-oxide-silicon）メモリ、磁気カード若しくは光カード、ＲＡＩＤドライブ等のデバイスのアレイ、ソリッドステートメモリデバイス（例えば、ＵＳＢメモリ、ソリッドステートドライブ（ＳＳＤ））、及び、情報を記憶するのに適した任意の他のタイプの媒体といった、１以上のより高速なメモリユニットの形の様々なタイプのコンピュータ読み取り可能な記憶媒体を含み得る。図６に示される例示的な実施形態において、システムメモリ６０６は、不揮発性メモリ６１０及び／又は揮発性メモリ６１２を含み得る。基本入出力システム（ＢＩＯＳ）は、不揮発性メモリ６１０に記憶され得る。

コンピュータ６０２は、内蔵（又は外付け）ハードディスクドライブ（ＨＤＤ）６１４、着脱可能な磁気ディスク６１８に対して読み書きするための磁気フロッピディスクドライブ（ＦＤＤ）６１６、及び、着脱可能な光ディスク６２２（例えば、ＣＤ−ＲＯＭ又はＤＶＤ）に対して読み書きするための光ディスクドライブ６２０を含め、１以上のより低速なメモリユニットの形の様々なタイプのコンピュータ読み取り可能な記憶媒体を含み得る。ＨＤＤ６１４、ＦＤＤ６１６、及び光ディスクドライブ６２０は、それぞれ、ＨＤＤインタフェース６２４、ＦＤＤインタフェース６２６、及び光ドライブインタフェース６２８を介して、システムバス６０８に接続され得る。外付けドライブ実装のためのＨＤＤインタフェース６２４は、ユニバーサルシリアルバス（ＵＳＢ）インタフェース技術及びＩＥＥＥ１３９４インタフェース技術の少なくとも一方又は双方を含み得る。

これらのドライブ及び関連するコンピュータ読み取り可能な媒体は、データ、データ構造、コンピュータ読み取り可能な命令等の揮発性ストレージ及び／又は不揮発性ストレージを提供する。例えば、オペレーティングシステム６３０、１以上のアプリケーションプログラム６３２、他のプログラムモジュール６３４、及びプログラムデータ６３６を含む複数のプログラムモジュールが、これらのドライブ及びメモリユニット６１２、６１２に記憶され得る。一実施形態において、１以上のアプリケーションプログラム６３２、他のプログラムモジュール６３４、及びプログラムデータ６３６は、例えば、システム１００の様々なアプリケーション及び／又はコンポーネントを含み得る。

ユーザは、例えば、キーボード６３８や、マウス６４０等のポインティングデバイスといった１以上の有線／無線入力デバイスを介して、コマンド及び情報をコンピュータ６０２に入力することができる。他の入力デバイスは、マイクロフォン、赤外線（ＩＲ）リモートコントロール、無線周波数（ＲＦ）リモートコントロール、ゲームパッド、スタイラスペン、カードリーダ、ドングル、指紋リーダ、グローブ、グラフィックスタブレット、ジョイスティック、キーボード、網膜リーダ、タッチスクリーン（例えば、静電容量式、抵抗式等）、トラックボール、トラックパッド、センサ、スタイラス等を含み得る。これらの入力デバイス及び他の入力デバイスは、システムバス６０８に結合される入力デバイスインタフェース６４２を介して処理ユニット６０４に接続されることが多いが、パラレルポート、ＩＥＥＥ１３９４シリアルポート、ゲームポート、ＵＳＢポート、ＩＲインタフェース等といった他のインタフェースを介して接続されることもある。

モニタ６４４又は他のタイプのディスプレイデバイスも、ビデオアダプタ６４６等のインタフェースを介してシステムバス６０８に接続される。モニタ６４４は、コンピュータ６０２に内蔵されてもよいし、コンピュータ６０２に外付けされてもよい。モニタ６４４に加えて、コンピュータは、通常、スピーカ、プリンタ等といった他の周辺出力デバイスを含む。

コンピュータ６０２は、リモートコンピュータ６４８等の１以上のリモートコンピュータへの有線通信及び／又は無線通信を介する、論理接続を用いるネットワーク環境において動作することができる。リモートコンピュータ６４８は、ワークステーション、サーバコンピュータ、ルータ、パーソナルコンピュータ、ポータブルコンピュータ、マイクロプロセッサベースのエンターテイメント機器、ピアデバイス、又は他の共通ネットワークノードであり得、通常、コンピュータ６０２に関して説明した要素の多く又は全てを含むが、簡潔さのために、メモリ／ストレージデバイス６５０しか図示されていない。示される論理接続は、ローカルエリアネットワーク（ＬＡＮ）６５２、及び／又は、例えばワイドエリアネットワーク（ＷＡＮ）６５４といったより大きなネットワークへの有線／無線接続を含む。そのようなＬＡＮネットワーキング環境及びＷＡＮネットワーキング環境は、オフィス及び企業において一般的であり、イントラネット等の企業規模のコンピュータネットワークを容易にし、その全てが、例えばインターネットといった全世界的通信ネットワークに接続できる。

ＬＡＮネットワーキング環境において使用される場合、コンピュータ６０２は、有線及び／又は無線通信ネットワークインタフェース又はアダプタ６５６を介してＬＡＮ６５２に接続される。アダプタ６５６は、ＬＡＮ６５２への有線通信及び／又は無線通信を円滑にすることができる。ＬＡＮ６５２はまた、アダプタ６５６の無線機能と通信するためにＬＡＮ６５２上に配置される無線アクセスポイントを含み得る。

ＷＡＮネットワーキング環境において使用される場合、コンピュータ６０２は、モデム６５８を含み得る、又は、ＷＡＮ６５４上の通信サーバに接続される、又は、例えばインターネットを介しＷＡＮ６５４を介する通信を確立するための他の手段を有する。内蔵型であっても外付け型であってもよく、有線デバイス及び／又は無線デバイスであってよいモデム６５８は、入力デバイスインタフェース６４２を介してシステムバス６０８に接続する。ネットワーク環境において、コンピュータ６０２に関して示されるプログラムモジュール又はその一部は、リモートメモリ／ストレージデバイス６５０に記憶されてもよい。示されるネットワーク接続は例示であり、コンピュータ間で通信リンクを確立する他の手段が使用されてもよいことが理解されよう。

コンピュータ６０２は、ＩＥＥＥ８０２ファミリの規格（例えば、ＩＥＥＥ８０２．１１無線変調技術）を用いて、有線デバイス、無線デバイス、有線エンティティ、又は無線エンティティ（無線通信において動作可能に配される無線デバイス等）と通信するよう動作可能である。これは、とりわけ、少なくとも、ＷｉＦｉ（登録商標）（Wireless Fidelity）無線技術、ＷｉＭａｘ（登録商標）無線技術、及びＢｌｕｅｔｏｏｔｈ（登録商標）無線技術を含む。したがって、通信は、従来のネットワークのように予め定められた構成であり得る、又は、単に少なくとも２つのデバイス間のアドホック通信であり得る。ＷｉＦｉ（登録商標）ネットワークは、ＩＥＥＥ８０２．１１ｘ（ａ、ｂ、ｇ、ｎ等）と称される無線技術を使用して、安全で高信頼性の高速な無線接続を提供する。ＷｉＦｉ（登録商標）ネットワークを使用して、コンピュータを、互いに、インターネットに、及び（ＩＥＥＥ８０２．３関連媒体及び機能を使用する）有線ネットワークに接続することができる。

図１〜図６を参照して前述したプラットフォームシステム１０５の様々な要素は、様々なハードウェア要素、ソフトウェア要素、又はこれら両方の組合せを含み得る。ハードウェア要素の例は、デバイス、ロジックデバイス、コンポーネント、プロセッサ、マイクロプロセッサ、回路、回路素子（例えば、トランジスタ、レジスタ、キャパシタ、インダクタ等）、集積回路、特定用途向け集積回路（ＡＳＩＣ）、プログラマブルロジックデバイス（ＰＬＤ）、デジタル信号プロセッサ（ＤＳＰ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、メモリユニット、ロジックゲート、レジスタ、半導体デバイス、チップ、マイクロチップ、チップセット等を含み得る。ソフトウェア要素の例は、ソフトウェアコンポーネント、プログラム、アプリケーション、コンピュータプログラム、アプリケーションプログラム、システムプログラム、ソフトウェア開発プログラム、マシンプログラム、オペレーティングシステムソフトウェア、ミドルウェア、ファームウェア、ソフトウェアモジュール、ルーチン、サブルーチン、ファンクション、メソッド、プロシージャ、ソフトウェアインタフェース、アプリケーションプログラムインタフェース（ＡＰＩ）、命令セット、コンピューティングコード、コンピュータコード、コードセグメント、コンピュータコードセグメント、ワード、値、シンボル、又はこれらの任意の組合せを含み得る。しかしながら、実施形態がハードウェア要素及び／又はソフトウェア要素を用いて実装されるかの決定は、所与の実装に関して必要に応じて、所望の計算速度、電力レベル、熱耐性、処理サイクルバジェット、入力データ速度、出力データ速度、メモリリソース、データバス速度、及び他の設計制約又は性能制約等の任意の数のファクタに応じて変わり得る。

図７は、システム７００の一実施形態を示している。様々な実施形態において、システム７００は、図１のシステム１０５、図２のホスト２１０及びエンドポイント２５０、図３のロジックフロー３００、図４のロジックフロー４００、並びに図５のロジックフロー５００等の本明細書に記載の１以上の実施形態とともに使用するのに適したシステム又はアーキテクチャを表し得る。実施形態は、この点において限定されるものではない。

図７に示されるように、システム７００は、複数の要素を含み得る。１以上の要素は、設計制約又は性能制約の所与のセットに関して必要に応じて、１以上の回路、コンポーネント、レジスタ、プロセッサ、ソフトウェアサブルーチン、モジュール、又はこれらの任意の組合せを用いて実装することができる。図７は、例として、所与のトポロジにおける限定された数の要素を示しているが、所与の実装に関して必要に応じて、任意の適切なトポロジにおけるより多くの要素又はより少ない要素が、システム７００において使用されてもよいことが理解できよう。実施形態は、このコンテキストにおいて限定されるものではない。

様々な実施形態において、システム７００は、プロセッサ回路７０２を含み得る。プロセッサ回路７０２は、任意のプロセッサ又はロジックデバイスを用いて実装することができ、図１のプロセッサ回路１０２と同じであってもよいし、図１のプロセッサ回路１０２に類似するものであってもよい。

一実施形態において、システム７００は、プロセッサ回路７０２に結合されるメモリユニット７０４を含み得る。メモリユニット７０４は、所与の実装に関して必要に応じて、通信バス７４３を介してプロセッサ回路７０２に結合されてもよいし、プロセッサ回路７０２とメモリユニット７０４との間の専用通信バスを介してプロセッサ回路７０２に結合されてもよい。メモリユニット７０４は、揮発性メモリ及び不揮発性メモリの両方を含め、データを記憶することができる任意のマシン読み取り可能な媒体又はコンピュータ読み取り可能な媒体を用いて実装することができ、図１のメモリユニット１０４と同じであってもよいし、図１のメモリユニット１０４に類似するものであってもよい。いくつかの実施形態において、マシン読み取り可能な媒体又はコンピュータ読み取り可能な媒体は、非一時的な媒体を含み得る。実施形態は、このコンテキストにおいて限定されるものではない。

様々な実施形態において、システム７００は、トランシーバ７４４を含み得る。トランシーバ７４４は、様々な適切な無線通信技術を用いて信号を送受信することができる１以上の無線機を含み得る。そのような技術は、１以上の無線ネットワークを介する通信を伴い得る。例示的な無線ネットワークは、無線ローカルエリアネットワーク（ＷＬＡＮ）、無線パーソナルエリアネットワーク（ＷＰＡＮ）、無線メトロポリタンエリアネットワーク（ＷＭＡＮ）、セルラネットワーク、及び衛星ネットワークを含む（が、これらに限定されるものではない）。そのようなネットワークを介する通信において、トランシーバ７４４は、任意のバージョンの１以上の適用可能な規格に従って動作することができる。実施形態は、このコンテキストにおいて限定されるものではない。

様々な実施形態において、システム７００は、ディスプレイ７４５を含み得る。ディスプレイ７４５は、プロセッサ回路７０２から受信した情報を表示することができる任意のディスプレイデバイスを含み得、図１のディスプレイ１４２と同じであってもよいし、図１のディスプレイ１４２に類似するものであってもよい。

様々な実施形態において、システム７００は、ストレージ７４６を含み得る。ストレージ７４６は、不揮発性記憶デバイスとして実装することができる。そのような不揮発性記憶デバイスとして、例えば、磁気ディスクドライブ、光ディスクドライブ、テープドライブ、内蔵記憶デバイス、外付け記憶デバイス、フラッシュメモリ、バッテリバックアップＳＤＲＡＭ（シンクロナスＤＲＡＭ）、及び／又はネットワークアクセス可能な記憶デバイスがあるが、これらに限定されるものではない。実施形態において、ストレージ７４６は、例えば、複数のハードドライブが含まれる場合に、価値のあるデジタルメディアのための記憶性能向上保護を増大させる技術を含み得る。ストレージ７４６のさらなる例は、ハードディスク、フロッピディスク、コンパクトディスク読み取り専用メモリ（ＣＤ−ＲＯＭ）、コンパクトディスクレコーダブル（ＣＤ−Ｒ）、コンパクトディスクリライタブル（ＣＤ−ＲＷ）、光ディスク、磁気媒体、光磁気媒体、着脱可能なメモリカード又はディスク、様々なタイプのＤＶＤデバイス、テープデバイス、カセットデバイス等を含み得る。実施形態は、このコンテキストにおいて限定されるものではない。

様々な実施形態において、システム７００は、１以上のＩ／Ｏアダプタ７４７を含み得る。Ｉ／Ｏアダプタ７４７の例は、ユニバーサルシリアルバス（ＵＳＢ）ポート／アダプタ、ＩＥＥＥ１３９４ Ｆｉｒｅｗｉｒｅ（登録商標）ポート／アダプタ等を含み得る。実施形態は、このコンテキストにおいて限定されるものではない。

次いで、詳細な開示は、さらなる実施形態に関する例を提供することに移る。以下で提供される例（１〜３２）は、例示であり非限定的であることが意図されている。

第１の例においては、装置又はコンピューティングデバイスは、プロセッサ回路と、前記プロセッサ回路上で実行される電力管理ロジック又はコントローラであって、前記装置の通信ポートが第１の低電力状態にあるかどうかを判定し、前記通信ポートに結合されているデバイスが低電力状態に入ったと判定し、前記デバイスが前記低電力状態に入ったという前記判定に基づいて、前記通信ポートのための、前記第１の低電力状態よりも少ない電力しか使用しない第２の低電力状態を有効にする電力管理ロジック又はコントローラと、を備えることができる。

第２の例においては、第１の例に加えて、装置又はコンピューティングデバイスは、前記デバイスのレイテンシ許容要件が電力ゲーティングイグジットレイテンシ閾値よりも大きいと判定し、該判定に基づいて、前記通信ポートのための第３の低電力状態を有効にする電力管理ロジック又はコントローラを備えてもよい。

第３の例においては、前述の例のうちのいずれかの例に加えて、前記第３の低電力状態は、前記第２の低電力状態及び前記第１の低電力状態の両方よりも少ない電力しか使用しない、装置又はコンピューティングデバイスである。

第４の例においては、前述の例のうちのいずれかの例に加えて、装置又はコンピューティングデバイスは、クロックリクエスト信号のデアサーションを検出することを含む、結合されている前記デバイスが前記低電力状態に入ったと判定することと、前記クロックリクエスト信号の前記デアサーションを検出すると、スケルチコントローラ回路を無効にすることとを行う電力管理ロジック又はコントローラを備えてもよい。

第５の例においては、前述の例のうちのいずれかの例に加えて、装置又はコンピューティングデバイスは、前記スケルチコントローラ回路が無効にされるときに、前記通信ポートのための前記第２の低電力状態を有効にする電力管理ロジック又はコントローラを備えてもよい。

第６の例においては、前述の例のうちのいずれかの例に加えて、装置又はコンピューティングデバイスは、結合されている前記デバイスから受信したレイテンシ許容レポートに基づいて、前記デバイスの前記レイテンシ許容要件が前記電力ゲーティングイグジットレイテンシ閾値よりも大きいかどうかを判定し、前記レイテンシ許容要件が前記電力ゲーティングイグジットレイテンシ閾値よりも大きい場合に、アナログフロントエンド回路を電力ゲーティングする電力管理ロジック又はコントローラを備えてもよい。

第７の例においては、前述の例のうちのいずれかの例に加えて、装置又はコンピューティングデバイスは、前記レイテンシ許容要件が前記電力ゲーティングイグジットレイテンシ閾値よりも大きく、且つクロックリクエスト信号がデアサートされており、且つスケルチコントローラ回路が無効されている場合に、前記アナログフロントエンド回路を電力ゲーティングする電力管理ロジック又はコントローラを備えてもよい。

第８の例においては、前述の例のうちのいずれかの例に加えて、装置又はコンピューティングデバイスは、前記アナログフロントエンド回路が電力ゲーティングされるときに、前記通信ポートのための前記第３の低電力状態を有効にする電力管理ロジック又はコントローラを備えてもよい。

第９の例においては、前述の例のうちのいずれかの例に加えて、複数の命令を含むコンピュータ読み取り可能な記憶媒体を有する製品であって、前記複数の命令は、実行されたときに、プロセッサ回路が、通信ポートが第１の低電力状態にあるかどうかを判定し、結合されているデバイスが低電力状態に入ったと判定し、前記デバイスが前記低電力状態に入っているという前記判定に基づいて、前記第１の低電力状態よりも少ない電力しか使用しない第２の低電力状態を有効にすることを可能にする、製品である。

第１０の例においては、前述の例のうちのいずれかの例に加えて、複数の命令を含む製品であって、前記複数の命令は、実行されたときに、前記プロセッサ回路が、前記デバイスのレイテンシ許容要件が電力ゲーティングイグジットレイテンシ閾値よりも大きいと判定し、該判定に基づいて、第３の低電力状態を有効にすることを可能にする、製品である。

第１１の例においては、前述の例のうちのいずれかの例に加えて、前記第３の低電力状態は、前記第２の低電力状態及び前記第１の低電力状態の両方よりも少ない電力しか使用しない、製品である。

第１２の例においては、前述の例のうちのいずれかの例に加えて、複数の命令を含む製品であって、前記複数の命令は、実行されたときに、前記プロセッサ回路が、前記デバイスが前記低電力状態に入っているかどうかを判定するために、クロックリクエスト信号のデアサーションを検出し、前記クロックリクエスト信号の前記デアサーションが検出されると、スケルチコントローラ回路を無効にすることを可能にする、製品である。

第１３の例においては、前述の例のうちのいずれかの例に加えて、複数の命令を含む製品であって、前記複数の命令は、実行されたときに、前記プロセッサ回路が、前記スケルチコントローラ回路が無効にされるときに、前記第２の低電力状態を有効にすることを可能にする、製品である。

第１４の例においては、前述の例のうちのいずれかの例に加えて、複数の命令を含む製品であって、前記複数の命令は、実行されたときに、前記プロセッサ回路が、受信したレイテンシ許容レポートに基づいて、前記デバイスのレイテンシ許容要件が電力ゲーティングイグジットレイテンシ閾値よりも大きいかどうかを判定し、前記レイテンシ許容要件が前記電力ゲーティングイグジットレイテンシ閾値よりも大きい場合に、アナログフロントエンド回路を電力ゲーティングすることを可能にする、製品である。

第１５の例においては、前述の例のうちのいずれかの例に加えて、複数の命令を含む製品であって、前記複数の命令は、実行されたときに、前記プロセッサ回路が、レイテンシ許容要件が電力ゲーティングイグジットレイテンシ閾値よりも大きく、且つクロックリクエスト信号がデアサートされており、且つスケルチコントローラ回路が無効されている場合に、アナログフロントエンド回路を電力ゲーティングすることを可能にする、製品である。

第１６の例においては、前述の例のうちのいずれかの例に加えて、複数の命令を含む製品であって、前記複数の命令は、実行されたときに、前記プロセッサ回路が、前記アナログフロントエンド回路が電力ゲーティングされるときに、前記第３の低電力状態を有効にすることを可能にする、製品である。

第１７の例においては、前述の例のうちのいずれかの例に加えて、コンピュータにより実施される方法は、通信ポートが第１の低電力状態にあるかどうかを判定するステップと、結合されているデバイスが低電力状態に入ったと判定するステップと、前記デバイスが前記低電力状態に入っているという前記判定に基づいて、前記第１の低電力状態よりも少ない電力しか使用しない第２の低電力状態を有効にするステップと、を含むことができる。

第１８の例においては、前述の例のうちのいずれかの例に加えて、コンピュータにより実施される方法は、前記デバイスのレイテンシ許容要件が電力ゲーティングイグジットレイテンシ閾値よりも大きいと判定し、該判定に基づいて、第３の低電力状態を有効にするステップを含んでもよい。

第１９の例においては、前述の例のうちのいずれかの例に加えて、前記第３の低電力状態は、前記第２の低電力状態及び前記第１の低電力状態の両方よりも少ない電力しか使用しない、コンピュータにより実施される方法である。

第２０の例においては、前述の例のうちのいずれかの例に加えて、コンピュータにより実施される方法は、前記デバイスが前記低電力状態に入っているかどうかを判定するために、クロックリクエスト信号のデアサーションを検出するステップと、前記クロックリクエスト信号の前記デアサーションが検出されると、スケルチコントローラ回路を無効にするステップと、を含んでもよい。

第２１の例においては、前述の例のうちのいずれかの例に加えて、コンピュータにより実施される方法は、前記スケルチコントローラ回路が無効にされるときに、前記第２の低電力状態を有効にするステップを含んでもよい。

第２２の例においては、前述の例のうちのいずれかの例に加えて、コンピュータにより実施される方法は、受信したレイテンシ許容レポートに基づいて、前記デバイスのレイテンシ許容要件が電力ゲーティングイグジットレイテンシ閾値よりも大きいかどうかを判定するステップと、前記レイテンシ許容要件が前記電力ゲーティングイグジットレイテンシ閾値よりも大きい場合に、アナログフロントエンド回路を電力ゲーティングするステップと、を含んでもよい。

第２３の例においては、前述の例のうちのいずれかの例に加えて、コンピュータにより実施される方法は、レイテンシ許容要件が電力ゲーティングイグジットレイテンシ閾値よりも大きく、且つクロックリクエスト信号がデアサートされており、且つスケルチコントローラ回路が無効されている場合に、アナログフロントエンド回路を電力ゲーティングするステップを含んでもよい。

第２４の例においては、前述の例のうちのいずれかの例に加えて、コンピュータにより実施される方法は、前記アナログフロントエンド回路が電力ゲーティングされるときに、前記第３の低電力状態を有効にするステップを含んでもよい。

第２５の例においては、前述の例のうちのいずれかの例に加えて、装置は、通信ポートが第１の低電力状態にあるかどうかを判定する手段と、結合されているデバイスが低電力状態に入ったと判定する手段と、前記デバイスが前記低電力状態に入っているという前記判定に基づいて、前記第１の低電力状態よりも少ない電力しか使用しない第２の低電力状態を有効にする手段と、を備えることができる。

第２６の例においては、前述の例のうちのいずれかの例に加えて、装置は、前記デバイスのレイテンシ許容要件が電力ゲーティングイグジットレイテンシ閾値よりも大きいと判定し、該判定に基づいて、第３の低電力状態を有効にする手段を備えてもよい。

第２７の例においては、前述の例のうちのいずれかの例に加えて、前記第３の低電力状態は、前記第２の低電力状態及び前記第１の低電力状態の両方よりも少ない電力しか使用しない、装置である。

第２８の例においては、前述の例のうちのいずれかの例に加えて、装置は、前記デバイスが前記低電力状態に入っているかどうかを判定するために、クロックリクエスト信号のデアサーションを検出する手段と、前記クロックリクエスト信号の前記デアサーションが検出されると、スケルチコントローラ回路を無効にする手段と、を備えてもよい。

第２９の例においては、前述の例のうちのいずれかの例に加えて、装置は、前記スケルチコントローラ回路が無効にされるときに、前記第２の低電力状態を有効にする手段を備えてもよい。

第３０の例においては、前述の例のうちのいずれかの例に加えて、装置は、受信したレイテンシ許容レポートに基づいて、前記デバイスのレイテンシ許容要件が電力ゲーティングイグジットレイテンシ閾値よりも大きいかどうかを判定する手段と、前記レイテンシ許容要件が前記電力ゲーティングイグジットレイテンシ閾値よりも大きい場合に、アナログフロントエンド回路を電力ゲーティングする手段と、を備えてもよい。

第３１の例においては、前述の例のうちのいずれかの例に加えて、装置は、レイテンシ許容要件が電力ゲーティングイグジットレイテンシ閾値よりも大きく、且つクロックリクエスト信号がデアサートされており、且つスケルチコントローラ回路が無効されている場合に、アナログフロントエンド回路を電力ゲーティングする手段を備えてもよい。

第３２の例においては、前述の例のうちのいずれかの例に加えて、装置は、前記アナログフロントエンド回路が電力ゲーティングされるときに、前記第３の低電力状態を有効にする手段を備えてもよい。

いくつかの実施形態は、「一実施形態」又は「ある実施形態」という表現とともにそれらの派生表現を用いて説明されているかもしれない。これらの表現は、その実施形態に関して説明される特定の特徴、構造、又は特性が、少なくとも１つの実施形態に含まれることを意味する。本明細書の様々な箇所における「一実施形態において」という語句の出現は、必ずしも全て同じ実施形態を指しているとは限らない。さらに、いくつかの実施形態は、「結合されている」及び「接続されている」という用語とともにそれらの派生用語を用いて説明されているかもしれない。これらの用語は、必ずしも互いに対する同義語として意図されるものではない。例えば、いくつかの実施形態は、２以上の要素が、互いに直接的に物理的に接触している又は互いに直接的に電気的に接触していることを示すために、「結合されている」及び／又は「接続されている」という用語を用いて説明されているかもしれない。しかしながら、「結合されている」という用語は、２以上の要素が、互いに直接的に接触してはいないが、それでも互いと協働している又は互いとインタラクトしていることも意味し得る。

読者が技術的な開示内容の本質を迅速に確認できるように本開示の要約が提供されていることを強調する。請求項の範囲又は意味を限定又は解釈するためには使用されないという理解の下で、要約は提出されている。さらに、上記の発明を実施するための形態において、様々な特徴が、本開示を簡素化するために、単一の実施形態に一緒にグループ化されていることが理解できよう。開示の本方法は、特許請求される実施形態が、各請求項において明示的に記載されるものよりも多くの特徴を必要とするという意図を示すものとして解釈されるべきでない。そうではなく、請求項が示すように、創造的な主題は、単一の開示した実施形態の全ての特徴よりも少ない特徴を含む。したがって、請求項は、発明を実施するための形態に組み込まれ、各請求項は、それ自身、別々の実施形態として独立している。請求項において、「including（含む、有する、備える）」及び「in which（ここで）」という用語はそれぞれ、「comprising（含む、有する、備える）」及び「wherein（ここで）」という用語のわかりやすい英語の均等語として使用されている。さらに、「第１の」、「第２の」、「第３の」等の用語は、単にラベルとして使用されており、その対象に対して数字的な要件を課すことを意図するものではない。

上述したものは、開示したアーキテクチャの例を含む。もちろん、コンポーネント及び／又は方法の考えられ得る全ての組合せを説明することは不可能であるが、当業者は、多くのさらなる組合せ及び変形が可能であることが認識できよう。したがって、新規なアーキテクチャは、請求項の主旨及び範囲内に属する全てのそのような変更、修正、及び変形を含むことが意図されている。

Claims (25)

1. 装置であって、
   プロセッサ回路と、
   前記プロセッサ回路上で実行される電力管理ロジックであって、前記装置の通信ポートが第１の低電力状態にあるかどうかを判定し、前記通信ポートに結合されているデバイスが低電力状態に入ったと判定し、前記デバイスが前記低電力状態に入ったという前記判定に基づいて、前記通信ポートのための、前記第１の低電力状態よりも少ない電力しか使用しない第２の低電力状態を有効にする電力管理ロジックと、
   を備える装置。
2. 前記電力管理ロジックは、前記デバイスのレイテンシ許容要件が電力ゲーティングイグジットレイテンシ閾値よりも大きいと判定し、該判定に基づいて、前記通信ポートのための第３の低電力状態を有効にする、請求項１記載の装置。
3. 前記第３の低電力状態は、前記第２の低電力状態及び前記第１の低電力状態の両方よりも少ない電力しか使用しない、請求項２記載の装置。
4. 結合されている前記デバイスが前記低電力状態に入ったと前記電力管理ロジックが判定することは、クロックリクエスト信号のデアサーションを検出することを含み、前記クロックリクエスト信号の前記デアサーションを検出すると、スケルチコントローラ回路を無効にする、請求項１乃至３いずれか一項記載の装置。
5. 前記電力管理ロジックは、前記スケルチコントローラ回路が無効にされるときに、前記通信ポートのための前記第２の低電力状態を有効にする、請求項４記載の装置。
6. 前記電力管理ロジックは、結合されている前記デバイスから受信したレイテンシ許容レポートに基づいて、前記デバイスの前記レイテンシ許容要件が前記電力ゲーティングイグジットレイテンシ閾値よりも大きいかどうかを判定し、前記レイテンシ許容要件が前記電力ゲーティングイグジットレイテンシ閾値よりも大きい場合に、アナログフロントエンド回路を電力ゲーティングする、請求項２又は３記載の装置。
7. 前記電力管理ロジックは、前記レイテンシ許容要件が前記電力ゲーティングイグジットレイテンシ閾値よりも大きく、且つクロックリクエスト信号がデアサートされており、且つスケルチコントローラ回路が無効されている場合に、前記アナログフロントエンド回路を電力ゲーティングする、請求項６記載の装置。
8. 前記電力管理ロジックは、前記アナログフロントエンド回路が電力ゲーティングされるときに、前記通信ポートのための前記第３の低電力状態を有効にする、請求項６記載の装置。
9. 前記デバイスは、エンドポイントデバイスを含み、前記装置は、ホストデバイスを含み、前記ホストデバイスは、前記プロセッサ回路と、前記ホストデバイスの前記通信ポートのための前記第２の低電力状態を有効にする前記電力管理ロジックと、を備える、請求項１記載の装置。
10. 前記デバイスは、ホストデバイスを含み、前記装置は、エンドポイントデバイスを含み、前記エンドポイントデバイスは、前記プロセッサ回路と、前記エンドポイントデバイスの前記通信ポートのための前記第２の低電力状態を有効にする前記電力管理ロジックと、を備える、請求項１記載の装置。
11. プロセッサ回路に、
    通信ポートが第１の低電力状態にあるかどうかを判定させ、
    結合されているデバイスが低電力状態に入ったと判定させ、
    前記デバイスが前記低電力状態に入っているという前記判定に基づいて、前記第１の低電力状態よりも少ない電力しか使用しない第２の低電力状態を有効にさせる、コンピュータプログラム。
12. 前記プロセッサ回路に、
    前記デバイスのレイテンシ許容要件が電力ゲーティングイグジットレイテンシ閾値よりも大きいと判定させ、該判定に基づいて、第３の低電力状態を有効にさせる、請求項１１記載のコンピュータプログラム。
13. 前記第３の低電力状態は、前記第２の低電力状態及び前記第１の低電力状態の両方よりも少ない電力しか使用しない、請求項１２記載のコンピュータプログラム。
14. 前記プロセッサ回路に、
    前記デバイスが前記低電力状態に入っているかどうかを判定させるために、クロックリクエスト信号のデアサーションを検出させ、
    前記クロックリクエスト信号の前記デアサーションが検出されると、スケルチコントローラ回路を無効にさせる、請求項１１又は１２記載のコンピュータプログラム。
15. 前記プロセッサ回路に、
    前記スケルチコントローラ回路が無効にされるときに、前記第２の低電力状態を有効にさせる、請求項１４記載のコンピュータプログラム。
16. 前記プロセッサ回路に、
    受信したレイテンシ許容レポートに基づいて、前記デバイスのレイテンシ許容要件が電力ゲーティングイグジットレイテンシ閾値よりも大きいかどうかを判定させ、
    前記レイテンシ許容要件が前記電力ゲーティングイグジットレイテンシ閾値よりも大きい場合に、アナログフロントエンド回路を電力ゲーティングさせる、請求項１１又は１２記載のコンピュータプログラム。
17. 前記プロセッサ回路に、
    レイテンシ許容要件が電力ゲーティングイグジットレイテンシ閾値よりも大きく、且つクロックリクエスト信号がデアサートされており、且つスケルチコントローラ回路が無効されている場合に、アナログフロントエンド回路を電力ゲーティングさせる、請求項１１又は１２記載のコンピュータプログラム。
18. 前記プロセッサ回路に、
    前記アナログフロントエンド回路が電力ゲーティングされるときに、第３の低電力状態を有効にさせる、請求項１６記載のコンピュータプログラム。
19. 通信ポートが第１の低電力状態にあるかどうかを判定するステップと、
    結合されているデバイスが低電力状態に入ったと判定するステップと、
    前記デバイスが前記低電力状態に入っているという前記判定に基づいて、前記第１の低電力状態よりも少ない電力しか使用しない第２の低電力状態を有効にするステップと、
    を含む、コンピュータにより実施される方法。
20. 前記デバイスのレイテンシ許容要件が電力ゲーティングイグジットレイテンシ閾値よりも大きいと判定し、該判定に基づいて、第３の低電力状態を有効にするステップ
    を含む、請求項１９記載のコンピュータにより実施される方法。
21. 前記第３の低電力状態は、前記第２の低電力状態及び前記第１の低電力状態の両方よりも少ない電力しか使用しない、請求項２０記載のコンピュータにより実施される方法。
22. 前記デバイスが前記低電力状態に入っているかどうかを判定するために、クロックリクエスト信号のデアサーションを検出するステップと、
    前記クロックリクエスト信号の前記デアサーションが検出されると、スケルチコントローラ回路を無効にするステップと、
    を含む、請求項１９乃至２１いずれか一項記載のコンピュータにより実施される方法。
23. 受信したレイテンシ許容レポートに基づいて、前記デバイスのレイテンシ許容要件が電力ゲーティングイグジットレイテンシ閾値よりも大きいかどうかを判定するステップと、
    前記レイテンシ許容要件が前記電力ゲーティングイグジットレイテンシ閾値よりも大きい場合に、アナログフロントエンド回路を電力ゲーティングするステップと、
    を含む、請求項１９乃至２１いずれか一項記載のコンピュータにより実施される方法。
24. レイテンシ許容要件が電力ゲーティングイグジットレイテンシ閾値よりも大きく、且つクロックリクエスト信号がデアサートされており、且つスケルチコントローラ回路が無効されている場合に、アナログフロントエンド回路を電力ゲーティングするステップ
    を含む、請求項１９乃至２１いずれか一項記載のコンピュータにより実施される方法。
25. 請求項１１乃至１８いずれか一項記載のコンピュータプログラムを記憶したコンピュータ読み取り可能な記憶媒体。

Images