CN105490671A - 高隔离度宽带开关 - Google Patents

高隔离度宽带开关 Download PDF

Info

Publication number
CN105490671A
CN105490671A CN201510629841.3A CN201510629841A CN105490671A CN 105490671 A CN105490671 A CN 105490671A CN 201510629841 A CN201510629841 A CN 201510629841A CN 105490671 A CN105490671 A CN 105490671A
Authority
CN
China
Prior art keywords
bonding wire
chip
lead
input
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510629841.3A
Other languages
English (en)
Other versions
CN105490671B (zh
Inventor
Y·A·阿特赛尔
T·库尔克尤克鲁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Global ULC
Analog Devices International ULC
Original Assignee
Analog Devices Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Technology filed Critical Analog Devices Technology
Publication of CN105490671A publication Critical patent/CN105490671A/zh
Application granted granted Critical
Publication of CN105490671B publication Critical patent/CN105490671B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

本发明涉及高隔离度宽带开关。在一个方案中，该开关包括集成电路封装，该集成电路封装具有集成电路芯片，该集成电路芯片具有第一多个引线，第一多个引线定位在具有第二多个引线的封装基板上。集成电路芯片的第一引线经由焊线连接到封装基板的第二引线，响应于施加到集成电路封装上的RF信号，在第一引线与集成电路芯片之间发生第一电耦合。焊线具有响应于RF信号的第二电耦合，焊线被布置以使第二电耦合在选定频带内与第一电耦合匹配，从而对于选定频带内的RF信号减小集成电路封装的总体电耦合。

Description

高隔离度宽带开关
相关专利申请的交叉引用
本申请要求递交于2014年10月1日的美国临时申请第62/058,507号的权益，该申请的全文通过引用合并于本文中。
技术领域
描述的技术一般涉及高隔离度宽带开关。
背景技术
宽带控制产品，例如用于开关或衰减器的四面无引线(QFN)封装，包括将包含开关或衰减器的小型集成电路(IC)芯片与封装基本电连接的焊线。在包括这种宽带控制产品的应用中，通过最小化芯片和封装尺寸来降低成本。然而，产品的隔离度和损耗参数与IC芯片、焊线和封装的尺寸和间距有关。开关的隔离度的两个主要贡献因素是片上耦合和封装串扰。
发明内容
在一个实现中，本发明的实施方案包括集成电路封装，该集成电路封装具有集成电路芯片，该集成电路芯片具有第一多个引线，所述第一多个引线定位在具有第二多个引线的封装基板上。在该实现中，集成电路芯片的第一多个引线经由焊线连接到封装基板的第二多个引线，并且响应于施加到集成电路封装上的RF信号，通过集成电路芯片在第一多个引线之间发生第一电耦合。将第一多个引线和第二多个引线互连的焊线具有响应于RF信号的第二电耦合，并且焊线被布置以使第二电耦合在选定频带内与第一电耦合匹配，从而针对选定频带内的RF信号来减小集成电路封装的总体电耦合。
在一个实现中，集成电路芯片包括定位成彼此远离的第一表面和第二表面，一个焊线包括RF输入焊线，另一个焊线包括RF输出焊线，RF输入焊线附接到所述第一表面上的位于所述集成电路芯片上的引线，RF输出焊线附接到位于第二表面上的引线。在一个其他的实现中，RF输入焊线和RF输出焊线附接到集成电路芯片上从而定位成彼此远离。
在一个实现中，焊线限定了从集成电路芯片上的第一多个引线向上延伸的垂直部以及从集成电路芯片上的第一多个引线向外延伸的水平部。在该实现中，焊线定位到预定取向上，以使水平焊线之间的电耦合分量减小选定频带内集成电路的总体电耦合。
在一个实现中，集成电路封装的第一电耦合包括发生在集成电路芯片上的第一多个引线的RF输入引线和RF输出引线之间的电容耦合以及发生在RF输入焊线的水平部和RF输出焊线的水平部之间的电感耦合。在该实现中，RF输入焊线的水平分量和RF输出焊线的水平分量相对于彼此进行角度调节，以使电感耦合与RF输入焊线和RF输出焊线与集成电路芯片之间的电容耦合异相。在一个实现中，调节RF输入焊线和RF输出焊线的水平部的相对角取向，从而由于在大约选定频带内焊线电感耦合与集成电路芯片上的芯片电容耦合异相而在隔离度曲线上限定隔离凹口。
在一个实现中，RF输出焊线定位成接近接地焊线，邻近RF输出焊线，从而减小RF输入焊线与RF输出焊线之间的电感耦合。然后，RF输出焊线相对于RF输入焊线取向以减小集成电路封装的总体电耦合。
在另一实现中，本发明的实施方案包括射频(RF)开关封装，其具有集成电路(IC)芯片，IC芯片包括安置在封装基板上的RF开关。IC芯片经由RF输入焊线和RF输出焊线与封装基板电连接。当RF信号施加到RF开关封装上时，在RF输入焊线与RF输出焊线之间形成第一电耦合，在IC芯片中形成第二电耦合。在该实现中，RF输入焊线与RF输出焊线之间的第一电耦合被选择以抵消预定频率范围内IC芯片的第二电耦合的至少一部分。
在一个实现中，集成电路(IC)封装，包括：IC芯片，其包括多个第一输入引线和多个第一输出引线，第一输入引线分别对应于第一输出引线；封装基板，其包括多个第二输入引线和多个第二输出引线，所述IC芯片定位在封装基板上；多个焊线，其分别连接：i)第一输入引线与第二输入引线，以及ii)第一输出引线与第二输出引线，其中每个对应的第一输入引线和第一输出引线对被配置为在它们之间传输射频(RF)信号，并且其中焊线被布置成由于RF信号传输引起的电耦合而针对每个RF信号的选定频带在隔离度曲线上限定隔离凹口。
为了概述本发明以及相对于现有技术实现的优势的目的，本文已描述了本发明的一些目标和优势。当然，应当理解的是，不一定根据本发明的任何特定实施方案都可以实现所有的这些目标或优势。因此，例如，本领域技术人员将理解的是，可以如实现或优化本文所教导和表明的一个优势或一组优势而不必实现在本文教导或表明的其他目标或优势的方式来具体实现或实施本发明。
所有这些实施方案旨在落入本文公开的本发明范围之内。根据参考附图的以下详细说明，这些实施方案以及其他实施方案对于本领域技术人员将变得显而易见，本发明不限于公开的任何特定的实施方案。
附图说明
根据以下的详细说明和附图，这些方案以及其他方案将是显而易见的，这些附图意在图示说明，而不意在限制本发明，其中：
图1是根据实施方案的IC芯片与QFN封装基板之间的焊线连接的图。
图2是图示出根据实施方案的示例性的焊线形状的侧视图。
图3是图示出根据实施方案的IC封装中的实施例耦合源的图。
图4是图示出根据实施方案的一种改变焊线之间的耦合的方法的图。
图5是图示出根据实施方案的各RF输出焊线配置的图。
图6是图示出图5所示的RF输出焊线配置的隔离度的曲线图。
图7是图示出根据实施方案的IC芯片与QFN封装基板之间的焊线连接的图。
具体实施方式
本文公开的各个实施方案涉及具有改善的隔离度的IC芯片与封装基板之间的电连接。IC芯片可以安装到封装基板上以经由封装与较大的电子设备或系统进行电通信。在下面的实施方案中，作为IC芯片的示例性的实施方案，详细描述了射频(RF)开关。然而，本文公开的IC芯片可以包括任何适合类型的IC芯片，例如衰减器，其常用于例如收发机、源、分析器等应用中。IC芯片可以利用各种封装技术被封装在封装体中。封装的集成设备可以安装到系统板上，以便集成到较大的电子设备或系统中。
在一些实现中，IC芯片经由多个焊线连接到封装基板。焊线形成了IC芯片的引线与封装基板的引线之间的电连接。在制造IC芯片和封装基板方面的各种设计考虑会影响封装的隔离度和损耗(或增益)。例如，封装的插入损耗和隔离度会由于片上耦合或封装串扰而改变，这将在下面参考附图做出更详细说明。
图1是图示出根据实施方案的IC芯片与QFN封装基板之间的焊线连接的图。在图1的实施方案中，IC芯片20包括多个引线30，多个引线30包括RF输入引线33和RF输出引线31。QFN封装基板还包括多个引线40，所述多个引线40经由多个焊线51和53而与IC芯片20的引线30电连接。在图1所示的实施方案中，IC芯片20的RF输入引线33和RF输出引线31分别经由RF输入焊线53和RF输出焊线51连接到QFN封装基板10。
在图1的实施方案以及下面的说明中，IC芯片20被描述为通过连接到QFN封装10的RF开关来具体实施。然而，所描述的技术的实施方案不限于此，IC芯片20可以是与任何类型的适合的封装基板连接的任何适合类型的IC芯片20。在下面的说明中，术语RF开关可用来指代IC芯片20本身或者包括IC芯片20、焊线51和53以及QFN封装10的总封装件。
图2示出了根据实施方案的示例性的焊线形状。图2是RF输入焊线53与RF输出焊线51、RF输入引线33和RF输出引线31以及QFN封装输入引线43和QFN封装输出引线41的侧视图。图2图示出RF输入焊线53和RF输出焊线51的示例性几何结构，但是，图示的焊线形状可以应用于任意的焊线51和53。为了在IC芯片20的引线30和40与QFN封装基板10之间形成电连接，焊线53和51首先沿大致垂直方向从IC芯片引线33和31延伸出，然后大致水平地延伸到QFN封装引线43和41。图2所示的焊线53和51的形状仅是一个实施方案，焊线51和53的形状不限于图示的形状。
图3是图示出根据实施方案的IC封装中的信号耦合的实施例源的图。当RF信号通过RF输入焊线53和RF输出焊线51传输时，焊线53和51以及IC芯片20的物理结构在信号中引入耦合，耦合会对RF开关封装的隔离具有不利影响。图3从概念上图示出会在RF输入焊线53与RF输出焊线51之间发生的三种不同的耦合源。IC芯片20本身的耦合可以建模为IC芯片20的引线33与31之间的电容耦合。IC芯片20耦合可称为片上耦合，耦合是由于RF开关的有限关断状态电容引起的。
另外，信号耦合引入到RF输入焊线53与RF输出焊线51之间并且可在概念上划分成由于焊线53和51的垂直部产生的耦合以及由于焊线53和51的水平部产生的耦合。RF输入焊线53与RF输出焊线51之间的耦合可以建模为电感耦合。RF输入焊线53与RF输出焊线51的垂直部之间的电感耦合增强了IC芯片20的电容片上耦合。因此，在至少一个实施方案中，控制RF输入焊线53和RF输出焊线51的水平部的几何结构以偏移IC芯片20和RF输入焊线53与RF输出焊线51的垂直部分的组合电容耦合。
在标准的RF开关中，单独最小化这三种信号耦合源中的每一个，从而最小化RF开关的总耦合。一种减少RF输入焊线53与RF输出焊线51之间的耦合的方法是最大化焊线53与51之间的间距。然而，该技术受限于封装件10、焊垫(未示出)和IC芯片20的尺寸。例如，由于RF开关的总尺寸减小，RF输入焊线53和RF输出焊线51能够间隔的最大距离不能充分限制焊线55与51之间的耦合以获得期望的隔离带宽。另外，通过改变IC芯片20的尺寸或者减小开关电路的有效关断状态电容，能够减少IC芯片耦合，但是，这会对RF开关的其他性能参数具有负面影响，例如插入损耗和功率使用，从而导致封装件的RF输入端口和RF输出端口之间有限的隔离度。还可以通过改变所使用的封装技术(例如，通过使用倒装芯片封装)来解决RF开关的隔离效果，但是，这些改变既增加了开关成本，又增大了复杂度。
另一种用来最小化信号耦合的方法显示在图4中。图4是图示出根据实施方案的一种改变焊线之间耦合的方法的图。在该实施方案中，通过将接地焊线55放置成紧靠近具有引出端的焊线51或53中的一者来减少焊线51与53之间的耦合。在一个实施例中，引出端是50欧姆的引出端。在图4所示的实施例中，接地接头55布置成靠近RF输出焊线51。此处，输入到RF输入焊线53的电流在接地接头55中诱发电流，这依次在RF输出焊线51中诱发反向电流，从而抵消了RF输入焊线53与RF输出焊线51之间的耦合。
返回参考图3，在一些实施方案中，选择焊线51和53的配置或几何结构，以使焊线51和53中产生的电感耦合抵消IC芯片20中产生的电容耦合。因此，不是将各耦合源最小化，而是通过改变焊线51和53的几何结构来操纵来自焊线51和53的耦合，使得其基本上与由于IC芯片20而引入的耦合异相。特别地，在RF开关的关注频带内，由于焊线51和53引入的耦合被选择为与IC芯片20所引入的耦合基本异相且具有类似的量级。根据RF开关的设计要求，能够选择焊线耦合的相位和量值以在期望频带内在开关的隔离度曲线中引入凹口。通过将凹口引入隔离度曲线中，能够相对于传统的隔离方法提高隔离带宽。
焊线51和53之间耦合的相位和量值是焊线几何结构的函数。因此，通过调节例如焊线51和53的角度、长度和/或取向，能够选择焊线51和53之间的信号耦合的这些参数。然而，所描述的技术不限于调节上述几何结构特性。任何影响焊线51和53的耦合的设计因素能够用来调节焊线5中的耦合的相位和量值。例如，如图4所示，接地接头55可以放置在焊线51和53中的一个附近。在该实现方式中，由于在接地接头55中诱发的电流，能够减少焊线51和53之间的耦合的量值。另外，可以调节任何影响IC芯片20引入的耦合的设计因素以抵消与焊线51和53的总信号耦合。因此，任何影响RF焊线51和53和/或IC芯片20的耦合的相位和振幅的设计因素被认为落在所描述技术的范围内。
图5是图示出根据实施方案的各种RF输出焊线的图。图5示出了IC芯片20、RF输入引线33和RF输出引线31以及RF输入焊线53和RF输出焊线51的俯视图。通过改变RF输出焊线51的角度，来调节RF输入焊线53和RF输出焊线51之间的角度以形成多种状态(状态1至状态5)。在状态1中，RF输出焊线51关于RF输入焊线51形成180°角。在状态5，RF输入焊线53和RF输出焊线51形成90°角。类似地，在状态2、3和4中，RF输入焊线53和RF输出焊线51分别形成了大约157.5°,135°和112.5°的角度。
图6是图示出图5的RF焊线配置的隔离度的曲线图。图6所示的曲线图示出了多个RF开关的以dB计的隔离度，其中在如图5所示的状态1与状态5之间调节RF输出焊线5的角度。
如状态1至状态5的绘图中所示，隔离度曲线中的凹口基于RF输出焊线51与RF输入焊线53形成的角度而变化。随着RF输出焊线53接近相对于RF输入焊线51的垂直取向，RF焊线53和51之间的耦合在低频区域中增加(即，在1-2GHz区域内)。如状态3的绘图中所示，在焊线耦合与IC芯片耦合异相且焊线和IC芯片耦合的量值相似的点上，在隔离度对频率性能中形成了凹口。状态4和状态5中的每个中的凹口形成于高频下。因此，如图6的隔离度曲线中所示，在频率隔离度在低频区域中降级的同时，通过使得来自两个机构的隔离度异相从而在隔离度对频率性能中引入隔离凹口，能够获得较宽频带隔离。
在图6的隔离度曲线中的每个凹口处，与相邻频率相比，减少了IC封装中的总体电耦合。因此，在本公开中使用的术语减少可以是指对于选定的频带而言IC封装相对于邻近选定频带的频率的电耦合的减少。根据至少一个实施方案，由于不同电耦合源之间的抵消，产生了电耦合的减少，例如隔离凹口。当不同的耦合源彼此异相时，对于某频率范围，将减少IC封装的总体耦合。
根据至少一个实施方案，选择焊线53和51的几何结构以增大RF开关的隔离带宽。这表现为带宽内的隔离凹口。在多极RF开关封装中，效果可以表现为期望带宽内的多个隔离凹口。
图7是示出根据实施方案的IC芯片与QFN封装基板之间的焊线连接的图。具体地，图7的实施方案包括QFN封装11，其具有IC芯片21。IC芯片21包括多个引线30，多个引线30包括多个多个RF输入引线32、34以及多个RF输出引线31、32和36。QFN封装还包括多个引线40，其与IC芯片21的引线30电连接。具体地，RF输入引线33、24和38分别经由焊线53、54和58与QFN封装引线43、44和48连接，RF输出引线31、32和36分别经由焊线51、52和56与QFN封装引线41、42和46连接。
在图示的实施方案中，IC芯片21将可能经历电信号耦合的多个RF输入和输出引线31至38连接。特别地，焊线51至58中的每一个均可以包括由于施加到其的RF信号而引起的与其他焊线51至58的电信号耦合。此外，如结合图3所描述的，由于焊线51至58的几何结构，例如由于焊线51和58的垂直部和水平部，焊线51至58会经历电感耦合和电容耦合，并且会进一步经历在IC芯片21中产生的电容耦合。
在一些实施方案中，选择焊线51至58中的每一个的几何形状和定位，以使得在焊线51至58中产生的电感耦合和电容耦合抵消在IC芯片21中产生的电容耦合的至少一部分。由于焊线51至58中的每一个可以与其他焊线51至58中的每一个进行电感耦合或电容耦合，所以所选的几何形状可以基于其他焊线51至58的位置和几何结构。另外，通过基于成对焊线51至58的预期工作频带来改变焊线51至58的几何结构和定位来选择每对焊线51至58的隔离度曲线中的凹口。
采用上述方案的设备能够实现到各种电子设备中。电子设备的实施例可以包括但不限于消费电子产品、消费电子产品的零件、电子测试装备等。电子产品的实施例可以包括但不限于医疗设备、移动电话、电话、平板计算设备、电视机、计算机监控器、计算机、手持式计算机、个人数字助理(PDA)、微波、冰箱、汽车、立体音响系统、盒式记录器或播放器、DVD播放器、CD播放器、VCR、MP3播放器、无线电、摄像录像机.、摄像机、数字摄像机、清洗机、干燥机、清洗机/干燥机、复印机、传真机、扫描仪、多功能外围设备、腕式手柄、时钟等。此外，电子设备可以包括非成品。
虽然已经在一些优选实施方案和实施例的背景下公开了本发明，本领域技术人员应当理解的是，本发明超过具体公开的实施方案而延及本发明的其他替代实施方案和/或用途及其明显的改进例和等同布置。另外，虽然已经详细显示和描述了本发明的多个变型例，但是基于本公开内容，落在本发明范围内的其他改进例对于本领域技术人员而言将是显而易见的。还可构思的是，实施方案的具体特征和方案的各种组合或子组合可以做出且仍落在本发明范围内。应当理解的是，公开的实施方案的各种特征和方案能够相互组合或者替代从而形成公开的发明的不同模式。因此，本文公开的本发明的范围不旨在受上文所公开的特定实施方案限制，而是应当仅通过清晰理解随附的权利要求书来确定。

Claims (18)

1.集成电路(IC)封装，包括：
IC芯片，其包括第一多个引线；
封装基板，其包括第二多个引线，所述IC芯片位于所述封装基板上；
多个焊线，其分别将所述第一引线与所述第二引线连接，
其中响应于施加到所述IC封装的射频(RF)信号，在所述第一多个引线之间通过所述集成电路芯片发生第一电耦合，
其中所述焊线具有响应于所述RF信号的第二电耦合，并且
其中所述焊线布置成使得在选定频带内所述第二电耦合与所述第一电耦合基本匹配，从而对于所述选定频带内的RF信号减少所述集成电路封装的总体电耦合。
2.如权利要求1所述的IC封装，其中所述IC芯片包括第一表面和第二表面，所述第一表面和第二表面定位成彼此远离，其中所述焊线包括RF输入焊线和RF输出焊线，所述RF输入焊线附接到所述第一引线的位于所述IC芯片的所述第一表面上的RF输入引线，所述RF输出焊线附接到所述第一引线的位于所述IC芯片的所述第二表面上的RF输出引线。
3.如权利要求2所述的IC封装，其中所述RF输入焊线和所述RF输出焊线附接到所述IC芯片从而定位成彼此相距最大距离。
4.如权利要求2所述的IC封装，其中每个所述焊线都限定从所述IC芯片上的所述第一引线延伸出的垂直部和从所述IC芯片上的所述第一引线向外延伸的水平部，并且其中，所述焊线定位到预定取向上从而所述水平焊线之间的电耦合的分量减少了所述选定频带内所述集成电路的总体电耦合。
5.如权利要求4所述的IC封装，其中所述集成电路封装的第一电耦合包括发生在所述IC芯片上的RF输入引线和RF输出引线之间的电容耦合分量和发生在所述RF输入焊线的水平部与所述RF输出焊线的水平部之间的电感耦合分量，其中所述RF输入焊线的水平分量和所述RF输出焊线的水平分量相对于彼此进行角度调节，以使得在所述RF输入焊线和RF输出焊线与IC芯片之间所述电感耦合分量与所述电容耦合分量异相。
6.如权利要求5所述的IC封装，其中调节所述RF输入焊线和RF输出焊线的水平部的相对角取向从而由于在大约所述选定频带内焊线电感耦合分量与所述IC芯片上的电容耦合分量异相而在隔离度曲线上限定隔离凹口。
7.如权利要求2所述的IC封装，其中所述RF输出焊线定位成接近接地焊线，邻近所述RF输出焊线，在它们之间有50欧姆的引出端，从而减小所述RF输入焊线与所述RF输出焊线之间的电感耦合，所述RF输出焊线相对于所述RF输入焊线取向从而减少所述IC封装的总体电耦合。
8.射频(RF)开关封装，包括：
封装基板；以及
集成电路(IC)芯片，其包括RF开关，所述IC芯片安置在所述封装基板上，
其中IC芯片经由RF输入焊线和RF输出焊线与所述封装基板电连接，
其中当RF信号施加到所述RF开关封装时，在所述RF输入焊线与RF输出焊线之间形成第一电耦合，在所述IC芯片中形成第二电耦合，并且
其中选择所述RF输入焊线与RF输出焊线之间的所述第一电耦合以抵消预定频率范围内所述IC芯片的所述第二电耦合的至少部分。
9.如权利要求8所述的RF开关封装，其中所述RF输入焊线和所述RF输出焊线附接到所述IC芯片上从而定位成彼此相距最大距离。
10.如权利要求8所述的RF开关封装，其中每个所述焊线都限定了从所述IC芯片延伸出的垂直部和从所述IC芯片向外延伸的水平部，并且其中所述焊线定位到预定取向以使水平焊线之间的电耦合分量减小所述预定频率范围内所述集成电路的总体电耦合。
11.如权利要求10所述的RF开关封装，其中所述第一电耦合包括发生在所述IC芯片上的所述RF输入焊线和RF输出焊线之间的电容耦合分量以及发生在所述RF输入焊线的水平部与RF输出焊线的水平部之间的电感耦合分量，其中所述RF输入焊线的水平分量和所述RF输出焊线的水平分量相对于彼此进行角度调节，以使所述电感耦合分量与所述RF输入焊线和RF输出焊线与所述IC芯片之间的电容耦合分量异相。
12.如权利要求11所述的RF开关封装，其中调节所述RF输入焊线的所述水平部和RF输出焊线的所述水平部的相对角取向，从而由于在大约预定频率范围内焊线电感耦合分量与所述IC芯片上的所述电容耦合分量异相而在隔离度曲线上限定隔离凹口。
13.如权利要求8所述的RF开关封装，其中所述RF输出焊线定位成接近接地焊线，邻近所述RF输出焊线，从而减小所述RF输入焊线与RF输出焊线之间的电感耦合，所述RF输出焊线相对于所述RF输入焊线取向，从而减小所述IC封装的总体电耦合。
14.集成电路(IC)封装，包括：
IC芯片，其包括多个第一输入引线和多个第一输出引线，所述第一输入引线分别对应于所述第一输出引线；
封装基板，其包括多个第二输入引线和多个第二输出引线，所述IC芯片定位在所述封装基板上；
多个焊线，其分别连接：i)所述第一输入引线与所述第二输入引线，以及ii)所述第一输出引线与所述第二输出引线，
其中每个对应的第一输入和输出引线对被配置为在它们之间传输射频(RF)信号，并且
其中所述焊线布置成由于所述RF信号的传输引起的电耦合而针对每个RF信号的选定频带在隔离度曲线上限定隔离凹口。
15.如权利要求14所述的IC封装，其中响应于施加到RF对应输入引线的对应RF信号，在所述IC芯片中的每个对应的第一输入引线和第一输出引线之间发生第一电耦合，其中响应于对应的RF信号，在与每个对应的第一输入引线和第一输出引线连接的焊线之间发生第二电耦合，并且其中，所述焊线的布置被选择以使每个所述第一电耦合抵消对应的第二电耦合的至少一部分。
16.如权利要求14所述的IC封装，其中每个所述焊线均限定从所述IC芯片上的对应引线延伸出的垂直部以及从所述IC芯片上的对应引线向外延伸的水平部，并且其中，所述焊线定位到预定取向上，以使水平焊线之间的电耦合分量减小所述选定频带内所述集成电路的总体电耦合。
17.如权利要求14所述的IC封装，其中所述IC芯片的第一电耦合包括发生在所述IC芯片上的对应的第一输入引线和第一输出引线之间的电容耦合分量以及发生在焊线的水平部之间的电感耦合分量，其中所述焊线的水平分量相对于彼此进行角度调节，以使所述电感耦合分量与所述第一输入焊线和第一输出焊线与所述IC芯片之间的电容耦合分量异相。
18.如权利要求17所述的IC封装，其中调节所述焊线的水平部的相对角取向，从而由于在大约选定频带内焊线电感耦合分量与所述IC芯片上的所述电容耦合分量异相而在隔离度曲线上限定隔离凹口。
CN201510629841.3A 2014-10-01 2015-09-29 高隔离度宽带开关 Active CN105490671B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462058507P 2014-10-01 2014-10-01
US62/058,507 2014-10-01
US14/852,380 2015-09-11
US14/852,380 US9893025B2 (en) 2014-10-01 2015-09-11 High isolation wideband switch

Publications (2)

Publication Number Publication Date
CN105490671A true CN105490671A (zh) 2016-04-13
CN105490671B CN105490671B (zh) 2019-07-16

Family

ID=

Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5221912A (en) * 1991-10-24 1993-06-22 Keane William J YIG tuned band reject filter for 2-18 GHz with full one-quarter wavelength RF coupling loops
CN1146664A (zh) * 1995-07-07 1997-04-02 富士通合成半导体公司 用于直播卫星传输的单平衡降频器和混合环信号组合器
US6002589A (en) * 1997-07-21 1999-12-14 Rambus Inc. Integrated circuit package for coupling to a printed circuit board
CN1264188A (zh) * 1999-01-27 2000-08-23 半导体射频系统公司 用于双极化天线的隔离改进电路
CN1335674A (zh) * 2000-06-22 2002-02-13 德克萨斯仪器股份有限公司 一种带有键合引线电感的片上信号滤波器
US20050271148A1 (en) * 2004-06-03 2005-12-08 Timothy Dupuis RF isolator with differential input/output
US20080278256A1 (en) * 2007-05-11 2008-11-13 Intersil Americas Inc. Rf - coupled digital isolator
US20080296050A1 (en) * 2007-04-27 2008-12-04 Denso Corporation Semiconductor chip mounting board with multiple ports
US20090236701A1 (en) * 2008-03-18 2009-09-24 Nanyang Technological University Chip arrangement and a method of determining an inductivity compensation structure for compensating a bond wire inductivity in a chip arrangement
CN101553918A (zh) * 2005-10-24 2009-10-07 飞思卡尔半导体公司 半导体结构以及组装方法
KR20110051016A (ko) * 2009-11-09 2011-05-17 삼성전기주식회사 연결형 ｖｄｄ 패드가 형성된 인쇄회로기판
CN202085387U (zh) * 2011-06-01 2011-12-21 北京大学 功率射频耦合器
CN103123918A (zh) * 2013-01-04 2013-05-29 天津大学 一种射频半导体器件
US20130260708A1 (en) * 2006-06-21 2013-10-03 Broadcom Corporation Power recovery circuit based on partial standing waves
CN103413821A (zh) * 2013-05-07 2013-11-27 天津大学 半导体器件
CN103718469A (zh) * 2011-08-01 2014-04-09 株式会社村田制作所 高频模块
CN102299686B (zh) * 2010-06-01 2014-04-30 Nxp股份有限公司 电感电路装置
CN203589181U (zh) * 2012-10-31 2014-05-07 安捷伦科技有限公司 正向耦合的定向耦合器
CN103812457A (zh) * 2012-11-12 2014-05-21 安华高科技通用Ip(新加坡)公司 在功率放大器中提供集成定向耦合器
CN101877683B (zh) * 2009-03-30 2014-08-13 硅谷实验室公司 电容型隔离电路

Patent Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5221912A (en) * 1991-10-24 1993-06-22 Keane William J YIG tuned band reject filter for 2-18 GHz with full one-quarter wavelength RF coupling loops
CN1146664A (zh) * 1995-07-07 1997-04-02 富士通合成半导体公司 用于直播卫星传输的单平衡降频器和混合环信号组合器
US6002589A (en) * 1997-07-21 1999-12-14 Rambus Inc. Integrated circuit package for coupling to a printed circuit board
CN1264188A (zh) * 1999-01-27 2000-08-23 半导体射频系统公司 用于双极化天线的隔离改进电路
CN1335674A (zh) * 2000-06-22 2002-02-13 德克萨斯仪器股份有限公司 一种带有键合引线电感的片上信号滤波器
US20050271148A1 (en) * 2004-06-03 2005-12-08 Timothy Dupuis RF isolator with differential input/output
CN101553918A (zh) * 2005-10-24 2009-10-07 飞思卡尔半导体公司 半导体结构以及组装方法
US20130260708A1 (en) * 2006-06-21 2013-10-03 Broadcom Corporation Power recovery circuit based on partial standing waves
US20080296050A1 (en) * 2007-04-27 2008-12-04 Denso Corporation Semiconductor chip mounting board with multiple ports
CN101681901A (zh) * 2007-05-11 2010-03-24 英特赛尔美国股份有限公司 射频耦合的数字隔离器
US20080278256A1 (en) * 2007-05-11 2008-11-13 Intersil Americas Inc. Rf - coupled digital isolator
US20090236701A1 (en) * 2008-03-18 2009-09-24 Nanyang Technological University Chip arrangement and a method of determining an inductivity compensation structure for compensating a bond wire inductivity in a chip arrangement
CN101877683B (zh) * 2009-03-30 2014-08-13 硅谷实验室公司 电容型隔离电路
KR20110051016A (ko) * 2009-11-09 2011-05-17 삼성전기주식회사 연결형 ｖｄｄ 패드가 형성된 인쇄회로기판
CN102299686B (zh) * 2010-06-01 2014-04-30 Nxp股份有限公司 电感电路装置
CN202085387U (zh) * 2011-06-01 2011-12-21 北京大学 功率射频耦合器
CN103718469A (zh) * 2011-08-01 2014-04-09 株式会社村田制作所 高频模块
CN203589181U (zh) * 2012-10-31 2014-05-07 安捷伦科技有限公司 正向耦合的定向耦合器
CN103812457A (zh) * 2012-11-12 2014-05-21 安华高科技通用Ip(新加坡)公司 在功率放大器中提供集成定向耦合器
CN103123918A (zh) * 2013-01-04 2013-05-29 天津大学 一种射频半导体器件
CN103413821A (zh) * 2013-05-07 2013-11-27 天津大学 半导体器件

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
H. KHATRI: ""On-chip monolithic filters for receiver interference suppression using bond-wire inductors"", 《SILICON MONOLITHIC INTEGRATED CIRCUITS IN RF SYSTEMS, 2006. DIGEST OF PAPERS. 2006 TOPICAL MEETING ON》 *
I.DOERR: ""Parameterized models for a RF chip-to-substrate interconnect"", 《ELECTRONIC COMPONENTS AND TECHNOLOGY CONFERENCE, 2001. PROCEEDINGS., 51ST》 *

Also Published As

Publication number Publication date
US9893025B2 (en) 2018-02-13
EP3002783A3 (en) 2016-06-08
US20160099220A1 (en) 2016-04-07
EP3002783A2 (en) 2016-04-06

Similar Documents

Publication Publication Date Title
US9647715B2 (en) Contactless signal splicing using an extremely high frequency (EHF) communication link
US9379450B2 (en) Integrated circuit with electromagnetic communication
EP2626897B1 (en) Transmission line transition having vertical structure and single chip package using land grid array joining
US7764235B2 (en) Semiconductor device
JP6903721B2 (ja) 単一リードフレーム積層ダイガルバニック絶縁体
US8125059B2 (en) Semiconductor device
US11171110B2 (en) Backside metalization with through-wafer-via processing to allow use of high q bondwire inductances
US20090219908A1 (en) Method and system for processing signals via diplexers embedded in an integrated circuit package
JP2010212682A (ja) コイルトランスデューサにおける電磁干渉の最小化
WO2011001992A1 (ja) 半導体装置、該装置に用いられる実装基板及び該実装基板の製造方法
US20170086300A1 (en) Flexible printed circuit board for optical module
US9893025B2 (en) High isolation wideband switch
TWI557870B (zh) 用於漣波防止的輸入／輸出終端
US11251136B2 (en) Flip-chip die package structure and electronic device
CN108064417B (zh) 具有聚集的绝缘线的封装组合件
US8546921B2 (en) Hybrid multilayer substrate
JP5923717B2 (ja) 近接無線通信を用いた半導体装置
US8288269B2 (en) Methods for avoiding parasitic capacitance in an integrated circuit package
CN105490671B (zh) 高隔离度宽带开关
JP2007005477A (ja) アンダーフィルによるノイズ除去方法
CN105529312A (zh) 封装结构
TWI511252B (zh) 一種連接結構及其使用方法
WO2023190683A1 (ja) 半導体モジュール
TWI492448B (zh) 具有天線之封裝結構及其天線

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Limerick

Patentee after: Analog Devices Global Unlimited Co.

Address before: Limerick

Patentee before: Analog Devices Global

CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: Limerick

Patentee after: Analog Devices Global

Address before: Bermuda (UK) Hamilton

Patentee before: Analog Devices Global

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210630

Address after: Limerick

Patentee after: ANALOG DEVICES INTERNATIONAL UNLIMITED Co.

Address before: Limerick

Patentee before: Analog Devices Global Unlimited Co.