CN105486329A - 旋转编码器的译码电路 - Google Patents

旋转编码器的译码电路 Download PDF

Info

Publication number
CN105486329A
CN105486329A CN201510646111.4A CN201510646111A CN105486329A CN 105486329 A CN105486329 A CN 105486329A CN 201510646111 A CN201510646111 A CN 201510646111A CN 105486329 A CN105486329 A CN 105486329A
Authority
CN
China
Prior art keywords
signal
mentioned
internal
logic level
sense
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510646111.4A
Other languages
English (en)
Other versions
CN105486329B (zh
Inventor
柳童烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpha Holdings
Original Assignee
AD-Tech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AD-Tech Co Ltd filed Critical AD-Tech Co Ltd
Publication of CN105486329A publication Critical patent/CN105486329A/zh
Application granted granted Critical
Publication of CN105486329B publication Critical patent/CN105486329B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
    • G01D5/14—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/02—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using mechanical means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
    • G01D5/244—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing characteristics of pulses or pulse trains; generating pulses or pulse trains
    • G01D5/24471—Error correction
    • G01D5/24476—Signal processing

Abstract

本发明的旋转编码器的译码电路包括：旋转方向判断部，若第一信号或第二信号中的至少一个以与开启相对应的电平发生变化，则生成第一内部信号，若均以与开启相对应的电平发生变化，则生成第二内部信号，并生成旋转方向信号；逻辑电平监控部，若在第一信号或第二信号以与开启相对应的电平发生变化后，第一信号及第二信号均以与关闭相对应的电平维持规定时间，则生成第三内部信号；信号判断部，在第二内部信号被激活的状态下，若第三内部信号被激活，则判断第一信号及第二信号为正常信号，并激活使能信号来输出；以及计数器，若使能信号被激活，则根据旋转方向信号来输出从预先设定的初始值增加或减少的计数信号。

Description

旋转编码器的译码电路
技术领域
本发明涉及旋转编码器的译码电路，更详细地，涉及对旋转编码器的旋转方向和旋转程度进行译码的旋转编码器的译码电路。
背景技术
图1为用于说明普通的旋转编码器的结构的图。
参照图1，通常，旋转编码器100使用为电子设备的用户输入单元。这种旋转编码器100包括第一开关SW1及第二开关SW2，上述第一开关SW1及第二开关SW2根据旋转体(未图示)的旋转，通过端子的机械接触来执行开关工作。第一开关SW1及第二开关SW2的一端通过外部电阻与电源电压VDC相连接，另一端与接地电压相连接。
在以这种方式构成的旋转编码器100中，当旋转体向正向或逆向旋转时，第一开关SW1及第二开关SW2以留有时间差的方式开启，并输出具有互不相同的相位的第一信号A及第二信号B。第一开关SW1及第二开关SW2的时间差可以根据旋转体的旋转方向及转速而不同。作为一例，当旋转体向正向旋转时，第一开关SW1首先开启，之后由第二开关SW2开启，当旋转体向逆向旋转时，首先开启第二开关SW2，之后开启第一开关SW1。
图2为用于说明图1的工作的图。
参照图1及图2，旋转编码器100随着旋转体的旋转，通过第一开关SW1和第二开关SW2的开启来改变第一信号A及第二信号B的逻辑电平并输出。作为一例，通过第一开关SW1和第二开关SW2的开启，第一信号A及第二信号B从高电平变化为低电平，通过第一开关SW1和第二开关SW2的关闭来返回到高的初始逻辑电平。
在此，第一信号A及第二信号B可以通过第一开关SW1和第二开关SW2的机械开关动作来包含开关噪声。开关噪声可以包含开关瞬间所发生的抖振(chattering)噪声、在开关的开启状态下发生的反弹(bounce)噪声等。这种抖振噪声及反弹噪声为发生频率和发生量为非典型的随机噪声。这种非典型的随机噪声引发开关的故障。
在如上所述的开关噪声包含于第一信号A及第二信号B或引发开关故障的情况下，被译码的旋转方向和旋转程度有可能发生歪曲，而使用旋转编码器为用户输入单元的电子设备有可能因旋转方向及旋转程度而发生故障。
发明内容
本发明的目的在于，提供对旋转编码器的旋转方向和旋转程度进行译码的旋转编码器的译码电路。
本发明的目的在于，可以回避在旋转编码器工作时包含的开关噪声和开关故障的影响的旋转编码器的译码电路。
本发明的旋转编码器的译码电路具有随着旋转体的旋转来开启的第一开关及第二开关，并与上述第一开关及第二开关的开启相对应地提供第一信号及第二信号，上述旋转编码器的译码电路包括：旋转方向判断部，若上述第一信号或上述第二信号中的至少一个以与上述开启相对应的电平发生变化，则生成第一内部信号，若上述第一信号及上述第二信号均以与上述开启相对应的电平发生变化，则生成第二内部信号，并与上述第一信号及上述第二信号的电平变化顺序相对应地生成与正向或逆向相对应的旋转方向信号；逻辑电平监控部，若在上述第一信号或上述第二信号以与上述开启相对应的电平发生变化后，上述第一信号及上述第二信号均以与关闭相对应的电平维持规定时间，则生成第三内部信号；信号判断部，在上述第二内部信号被激活的状态下，若上述第三内部信号被激活，则判断上述第一信号及上述第二信号为正常信号，并激活使能信号来输出；以及计数器，若上述使能信号被激活，则根据上述旋转方向信号来输出从预先设定的初始值增加或减少的计数信号。
本发明的旋转编码器的译码电路包括：旋转方向判断部，从旋转编码器接收第一信号及第二信号，并与上述第一信号及上述第二信号的逻辑电平变化相对应地生成第一内部信号、第二内部信号及旋转方向信号；逻辑电平监控部，对上述第一信号及上述第二信号的逻辑电平进行比较，来生成与比较结果相对应的第三内部信号；信号判断部，根据上述第二内部信号及上述第三内部信号是否被激活，来判断上述第一信号及上述第二信号是否为正常信号，据此激活并输出使能信号；计数器，若上述使能信号被激活，则根据上述旋转方向信号来输出从预先设定的初始值增加或减少的计数信号；以及初始化部，若上述第三内部信号被激活，则输出使上述旋转方向判断部初始化的复位信号。
如上所述，本发明可以回避在旋转编码器工作时发生的开关噪声的影响及旋转编码器的开关故障的影响，从而可以准确地辨别旋转编码器的旋转方向和旋转程度。
并且，本发明可以利用计数器来输出从现有的保留值中根据旋转编码器的旋转方向和旋转程度来增加的值，从而可以适用于具有多个输出相位的旋转编码器。
附图说明
图1为用于说明普通的旋转编码器的结构的图。
图2为用于说明图1的工作的图。
图3为示出本发明的旋转编码器的译码电路的一实施例的框图。
图4至图8为用于说明图3的旋转方向判断部的结构的回路图。
图9为用于说明图3的逻辑电平监控部的结构的回路图。
图10至图13为用于说明图3的工作的时序图。
附图标记的说明
10：旋转方向判断部20：逻辑电平监控部
30：时钟发生部40：信号判断部
50：初始化部60：计数器
100：旋转编码器131：第一内部电路
132：第二内部电路133：第三内部电路
134：第四内部电路135：第五内部电路
具体实施方式
以下，参照附图对本发明的优选实施例进行详细说明。本说明书及发明要求保护范围所使用的术语不应被解释为通常的意义或词典上的意义，而是应被解释为符合本发明的技术思想的意义和概念。
本说明书所记载的实施例和附图所示的结构仅为本发明的优选实施例，并不代表本发明的所有技术思想，因此，从本申请的观点出发，可以存在可代替这些的多种等同技术方案和变形例。
本实施例以如下内容为例进行说明：当旋转编码器100的旋转体(未图示)进行旋转时，通过第一开关SW1及第二开关SW2的开启，第一信号A及第二信号B的逻辑电平从高的初始逻辑电平变化为低的初始逻辑电平后，当第一开关SW1及第二开关SW2关闭时，初始逻辑电平返回到高的电平。
本实施例以如下内容为例进行说明：当旋转编码器100的旋转体向正向旋转时，在第一信号A的逻辑电平发生变化后，第二信号B的逻辑电平发生变化，当向逆向旋转时，在第二信号B的逻辑电平发生变化后，第一信号A的逻辑电平发生变化。
图3为示出本发明的旋转编码器的译码电路的一实施例的框图。
参照图3，本发明的实施例包括旋转方向判断部10、逻辑电平监控部20、时钟发生部30、信号判断部40、初始化部50及计数器60。
旋转方向判断部10从旋转编码器100接收第一信号A及第二信号B，并与第一信号A及第二信号B的逻辑电平的变化相对应地生成第一内部信号AB_INT1、第二内部信号AB_INT2及旋转方向信号UP/DOWN。在此，当第一信号A或第二信号B的逻辑电平发生变化时，第一内部信号AB_INT1被激活，当第一信号A及第二信号B的逻辑电平均发生变化时，第二内部信号AB_INT2被激活。旋转方向信号UP/DOWN具有与正向或逆向相对应的逻辑电平。
作为一例，若在第一信号A或第二信号B发生下降沿，则旋转方向判断部10可以激活并输出第一内部信号AB_INT1，若在第一信号A及第二信号B中均发生下降沿，则旋转方向判断部10可以激活并输出第二内部信号AB_INT2，若在第一信号A发生发生下降沿，则旋转方向判断部10可以输出低的旋转方向信号UP/DOWN，若在第二信号B发生下降沿，则旋转方向判断部10可以输出高的旋转方向信号UP/DOWN。
逻辑电平监控部20从旋转编码器100接收第一信号A及第二信号B，并与第一信号A及第二信号B的逻辑电平变化相对应地生成第三内部信号AB_INT3。在此，在第一信号A或上述第二信号B的逻辑电平发生变化后，当第一信号A及上述第二信号B的逻辑电平均以初始逻辑电平维持规定时间时，第三内部信号AB_INT3被激活。初始逻辑电平意味着旋转编码器100(图1)进行开关工作之前的第一信号A和第二信号B的逻辑电平。
作为一例，当在第一信号A或上述第二信号B中发生下降沿后，第一信号A及第二信号B的逻辑电平均以“高”的方式维持规定时间时，逻辑电平监控部20可以激活并输出第三内部信号AB_INT3。
信号判断部40从旋转方向判断部10和逻辑电平监控部20中分别接收第二内部信号AB_INT2及第三内部信号AB_INT3，若在第二内部信号AB_INT2被激活的状态下激活第三内部信号AB_INT3，则判断从旋转编码器100输入的第一信号A、第二信号B为正常信号，由此激活并输出使能信号EN。
计数器60从旋转方向判断部10和信号判断部40中接收旋转方向信号UP/DOWN和使能信号EN，若使能信号EN被激活，则根据上述旋转方向信号UP/DOWN来输出从预先设定的初始值增加或减少的计数信号DOUT<7:0>。作为一例，若在激活使能信号EN时，旋转方向信号UP/DOWN为低电平，则计数器60判断为正向来增加计数，若选择方向信号UP/DOWN为高电平，则判断为逆向来减少计数。
初始化部50从旋转方向判断部10和逻辑电平监控部20中接收第二内部信号AB_INT2及第三内部信号AB_INT3，若第三内部信号AB_INT3被激活，则激活复位信号RESET来向旋转方向判断部10输出。
时钟发生部30生成时钟信号，并向逻辑电平监控部20提供上述时钟信号。
在此，旋转方向判断部10、逻辑电平监控部20、时钟发生部30、信号判断部40、初始化部50及计数器60可以被系统复位信号SYS_RESET初始化。
图4至图8为用于说明图3的旋转方向判断部的结构的回路图。
参照图3、图4，旋转方向判断部10包括第一检测部11、第二检测部12及内部信号生成部13。第一检测部11输出与第一信号A的逻辑电平变化相对应的第一脉冲信号A_PUL，第二检测部12输出与第二信号B的逻辑电平变化相对应的第二脉冲信号B_PUL。作为一例，第一检测部11、第二检测部12分别包括锁存电路(latch)和延迟期(Delay)，从而在第一信号A、第二信号B中发生下降沿时，可以生成并输出具有与延迟期(Delay)的延迟时间相对应的脉冲宽度的第一脉冲信号A_PUL、第二脉冲信号B_PUL。即，当在第一信号A中发生下降沿时，第一检测部11输出第一脉冲信号A_PUL，当在第二信号B中发生下降沿时，第二检测部12输出第二脉冲信号B_PUL。
参照图3、图5至图8，内部信号生成部13与第一脉冲信号A_PUL、第二脉冲信号B_PUL相对应来输出第一内部信号AB_INT1、第二内部信号AB_INT2及旋转方向信号UP/DOWN。
这种内部信号生成部13包括第一内部电路131、第二内部电路132，当第一脉冲信号A_PUL、第二脉冲信号B_PUL被激活时，上述第一内部电路131、第二内部电路132以规定逻辑电平维持并输出相对应的第一轮询信号A_falling、第二轮询信号B_falling。并且，内部信号生成部13包括第三内部电路133，若第一轮询信号A_falling、第二轮询信号B_falling中的一个维持规定逻辑电平，则上述第三内部电路133激活并输出第一内部信号AB_INT1，当第一内部信号AB_INT1被激活时，上述第三内部电路133以规定逻辑电平维持并输出轮询生成信号Falling_Occur。并且，内部信号生成部13包括第四内部电路134，若第一轮询信号A_falling、第二轮询信号B_falling均维持规定逻辑电平，则上述第四内部电路134激活并输出第二内部信号AB_INT2。并且，内部信号生成部13包括第五内部电路135，若第一轮询信号A_falling、第二轮询信号B_falling中的一个维持规定逻辑电平，且轮询生成信号Falling_Occur被激活，则第五内部电路135输出与正向或逆向相对应的上述旋转方向信号UP/DOWN。
参照图5，第一内部电路131与从第一检测部11输出的第一脉冲信号A_PUL相对应地以规定逻辑电平维持并输出第一轮询信号A_falling，第二内部电路132与从第二检测部12输出的第二脉冲信号B_PUL相对应地以规定逻辑电平维持并输出第二轮询信号B_falling。作为一例，第一内部电路131、第二内部电路132可以由D触发器构成，上述D触发器接收电源电压VDD来与第一脉冲信号A_PUL、第二脉冲信号B_PUL相对应地输出第一轮询信号A_falling、第二轮询信号B_falling。当第一脉冲信号A_PUL、第二脉冲信号B_PUL被激活时，这种第一内部电路131、第二内部电路132以电源电压VDD电平维持并输出第一轮询信号A_falling、第二轮询信号B_falling。并且，第一内部电路131、第二内部电路132从初始化部50接收复位信号RESET，并且若复位信号RESET被激活，则使第一轮询信号A_falling、第二轮询信号B_falling维持低电平。
即，由于在旋转编码器100进行开关工作时，第一内部电路131、第二内部电路132以电源电压VDD电平维持并输出第一轮询信号A_falling、第二轮询信号B_falling，因此，即使在开关瞬间产生的抖振(chattering)噪声、在开关的开启状态下产生的反弹(bounce)噪声等包含于第一信号A，第二信号B，也可以回避这种影响。
参照图6，若第一轮询信号A_falling、第二轮询信号B_falling中的一个维持电源电压VDD电平，则第三内部电路133激活并输出第一内部信号AB_INT1，当第一内部信号AB_INT1被激活时，第三内部电路133以电源电压VDD电平维持并输出轮询生成信号Falling_Occur。作为一例，第三内部电路133包括与第一轮询信号A_falling、第二轮询信号B_falling相对应地进行逻辑运算的或非(NOR)逻辑器件、延迟期(Delay)，由此，若第一轮询信号A_falling、第二轮询信号B_falling中的一个维持电源电压VDD电平，则以高的方式激活并输出第一内部信号AB_INT1。而且，第三内部电路133包括D触发器，上述D触发器接收电源电压VDD并与第一内部信号AB_INT1相对应地输出轮询生成信号Falling_Occur，由此，当第一内部信号AB_INT1以高的方式被激活时，以电源电压VDD电平维持并输出轮询生成信号Falling_Occur。并且，第三内部电路133从初始化部50接收复位信号RESET，若复位信号RESET被激活，则以低电平维持轮询生成信号Falling_Occur。
即，第三内部电路133与第一次产生的轮询信号相对应地以电源电压VDD电平维持轮询生成信号Falling_Occur，然后就不会受第一轮询信号A_falling、第二轮询信号B_falling的影响，因此，可以回避由抖振及反弹噪声引起的错误。这种第三内部电路133使轮询生成信号Falling_Occur维持电源电压VDD电平，直到复位信号RESET被激活为止。
参照图7，若第一轮询信号A_falling、第二轮询信号B_falling均维持电源电压VDD电平，则第四内部电路134激活并输出第二内部信号AB_INT2。作为一例，第四内部电路134包括与非(NAND)逻辑器件，上述与非(NAND)逻辑器件与第一轮询信号A_falling、第二轮询信号B_falling相对应地进行逻辑运算。若第一轮询信号A_falling、第二轮询信号B_falling均维持电源电压VDD电平，则这种第四内部电路134以高的方式激活并输出第二内部信号AB_INT2。
参照图8，若第一轮询信号A_falling、第二轮询信号B_falling中的一个维持电源电压VDD电平，且轮询生成信号Falling_Occur被激活，则第五内部电路135输出与正向或逆向相对应的旋转方向信号UP/DOWN。作为一例，第五内部电路135分别包括对第一轮询信号A_falling和轮询生成信号Falling_Occur进行逻辑运算的与非逻辑器件及对第二轮询信号B_falling和轮询生成信号Falling_Occur进行逻辑运算的与非逻辑器件，并包括用于输入多个与非逻辑器件的输出信号的锁存电路。在这种第五内部电路135中，当旋转编码器100的旋转体向正向旋转时，第一轮询信号A_falling首先维持电源电压VDD电平，并且若轮询生成信号Falling_Occur以高的方式被激活，则与第二轮询信号B_falling的逻辑电平无关地以低方式输出旋转方向信号UP/DOWN。相反，若第二轮询信号B_falling首先维持电源电压VDD电平，且轮询生成信号Falling_Occur以高的方式被激活，则与第一轮询信号A_falling的逻辑电平无关地以高的方式输出旋转方向信号UP/DOWN。
图9为用于说明图3的逻辑电平监控部的结构的回路图。
参照图9，逻辑电平监控部20包括第一采样部21、第二采样部22及逻辑电平比较部23。
第一采样部21以与时钟信号CLOCK同步的方式对第一信号A的逻辑电平进行采样，并输出第一采样信号A0<1:6>，第二采样部22以与时钟信号CLOCK同步的方式对第二信号B的逻辑电平进行采样，并输出第二采样信号B0<1:6>。这种第一采样部21、第二采样部22在初始状态t＝0中的所有存储器件A1～A6、B1～B6的存储值被设定为0，并在第一内部信号AB_INT1被激活启动，而且与时钟信号CLOCK同步来分别对旋转编码器100的第一信号A及第二信号B执行采样动作。维持初始化状态的条件为，在系统复位信号SYS_RESET被激活的情况下和在第一信号A及第二信号B中均未发生下降沿的情况下，维持初始化状态。
逻辑电平比较部23对第一采样信号A0<1:6>、第二采样信号B0<1:6>的逻辑电平进行比较，并且在上述第一采样信号A0<1:6>、第二采样信号B0<1:6>的逻辑电平均以与第一开关SW1和第二开关SW2的关闭相对应的初始逻辑电平维持规定时间时，激活并输出第三内部信号AB_INT3。作为一例，在所有存储器件A1～A6、B1～B6的所有存储值为高的情况下，逻辑电平比较部23以低的方式激活并输出第三内部信号AB_INT3。例如，在时钟信号的周期为1ms的情况下，若在6ms期间内的所有存储器件A1～A6、B1～B6的所有存储值为高，则以低的方式激活第三内部信号AB_INT3。
若第三内部信号AB_INT3被激活，则初始化部50激活复位信号RESET来使旋转方向判断部10的内部信号生成部13内的内部电路初始化。这种初始化部50可以在激活系统复位信号SYS_RESET或计数器使能信号EN时，激活复位信号RESET。
在第二内部信号AB_INT2以高的方式被激活的状态下，若第三内部信号AB_INT3以低的方式被激活，则信号判断部40判断从旋转编码器100输入的第一信号A、第二信号B为正常信号，并激活使能信号EN来向计数器60输出。
若使能信号EN被激活，则计数器60输出根据旋转方向信号UP/DOWN的逻辑电平来增加或减少的计数信号DOUT<7:0>。作为一例，当激活使能信号EN时，若旋转方向信号UP/DOWN为低电平，则计数器60判断为正向，来增加计数，若旋转方向信号UP/DOWN为高电平，则计数器60判断为逆向，来减少计数。而且，当计数信号DOUT<7:0>的输出发生变化时，计数器60可以并行输出中断信号INT#，并可以执行与外部电路及装置相连接的工作。
图10至图13为用于说明图3的工作的时序图。具体说明如下，图11为因非正常的开关工作而在第一信号A中发生开关错误时的时序图，图12为旋转编码器的旋转体向正向旋转时的时序图，图13为旋转编码器的旋转体向逆向旋转时的时序图。并且，图10至图13的时序图例示在第一信号A及第二信号B中包含抖振噪声和反弹噪声的情况。
首先，对因非正常的开关工作而在第一信号A中发生开关错误时的工作进行说明如下。
参照图11，若因非正常的开关工作而在第一信号A中发生下降沿，则第一内部信号AB_INT1从作为初始逻辑状态的低激活为高(步骤S1)。
若第一内部信号AB_INT1以高的方式被激活，则第一采样部21、第二采样部22开始对第一信号A及第二信号B进行采样(步骤S2)，逻辑电平比较部23开始对第一信号A及第二信号B的逻辑电平进行比较，而在第一信号A，第二信号B的逻辑电平均为高的情况下，以低的方式激活并输出第三内部信号AB_INT3(步骤S3)。
初始化部50通过激活第三内部信号AB_INT3来以低的方式激活复位信号RESET(步骤S4)，并向旋转方向判断部10的内部信号生成部13输出复位信号RESET，从而对第一内部信号AB_INT1进行初始化(步骤S5)。而且，通过第一内部信号AB_INT1的初始化，第三内部信号AB_INT3也被初始化(步骤S6)。
因此，由非正常的开关工作引起的第一信号A的逻辑电平变化不会对提供与旋转编码器的旋转方向和旋转程度相关的信息的计数器60的输出产生影响。
然后，对旋转编码器的旋转体向正向旋转的情况下的工作进行说明如下。
参照图12，若在第一信号A中发生下降沿，则第一内部信号AB_INT1从作为初始逻辑状态的低激活为高(步骤S1)。
由于第一轮询信号A_falling首先维持为电源电压VDD电平，轮询生成信号Falling_Occur以高的方式被激活，因此，第五内部电路135与第二轮询信号B_falling的逻辑电平无关地以低的方式输出旋转方向信号UP/DOWN。即，旋转方向信号UP/DOWN成为与正向相对应的低状态(步骤S2)。
若第一内部信号AB_INT1以高的方式被激活，则第一采样部21、第二采样部22开始对第一信号A及第二信号B进行采样，逻辑电平比较部23开始对第一信号A及第二信号B的逻辑电平进行比较(步骤S3)。
接着，若在第二信号B中也发生下降沿，则第二内部信号AB_INT2从低激活为高(步骤S4)。
随着第二内部信号AB_INT2以高的方式被激活，信号AB_INT2”被激活(步骤S5)，通过信号AB_INT2”，第一采样部21、第二采样部22使采样工作初始化(步骤S6)，并重新对第一信号A及第二信号B执行采样工作(步骤S7)。
逻辑电平比较部23开始对第一信号A及第二信号B的逻辑电平进行比较，并在第一信号A、第二信号B的逻辑电平均为高的情况下，以低的方式激活并输出第三内部信号AB_INT3(步骤S8)。
若第二内部信号AB_INT2以高的方式被激活，第三内部信号AB_INT3以低的方式被激活，则信号判断部40判断第一信号A、第二信号B的逻辑电平变化是因正常的开关工作而发生的，并向计数器60输出使能信号EN(步骤S9)。
计数器60与低状态的旋转方向信号UP/DOWN相对应地输出从预先设定的值增加计数的计数信号DOUT<7:0>(步骤S10)。此时，计数器60可以并行输出中断信号INT#，并可以执行与外部电路及装置相连接的工作。
而且，初始化部50通过激活第三内部信号AB_INT3来以低的方式激活复位信号RESET(步骤S11)，并向旋转方向判断部10的内部信号生成部13输出复位信号RESET，从而使第一内部信号AB_INT1初始化(步骤S12)。而且，由于第一内部信号AB_INT1的初始化，第二内部信号AB_INT2及第三内部信号AB_INT3也实现初始化(步骤S13、步骤S14)。
然后，对旋转编码器的旋转体向逆向旋转的情况下的工作进行说明。
参照图13，若在第一信号A发生下降沿，则第一内部信号AB_INT1从作为初始逻辑状态的低激活为高(步骤S1)。
由于第二轮询信号B_falling首先维持为电源电压VDD电平，轮询生成信号Falling_Occur以高的方式被激活，因此，第五内部电路135与第一轮询信号A_falling的逻辑电平无关地以高的电平输出旋转方向信号UP/DOWN。即，旋转方向信号UP/DOWN成为与逆向相对应的高状态(步骤S2)。
若第一内部信号AB_INT1以高的方式被激活，则第一采样部21、第二采样部22开始对第一信号A及第二信号B进行采样，逻辑电平比较部23开始对第一信号A及第二信号B的逻辑电平进行比较(步骤S3)。
接着，若在第一信号A中也发生下降沿，则第二内部信号AB_INT2从低激活为高(步骤S4)。
随着第二内部信号AB_INT2以高的方式被激活，信号AB_INT2”被激活(步骤S5)，通过信号AB_INT2”，第一采样部21、第二采样部22使采样工作初始化(步骤S6)，并重新对第一信号A及第二信号B执行采样工作(步骤S7)。
逻辑电平比较部23开始对第一信号A及第二信号B的逻辑电平进行比较，并在第一信号A、第二信号B的逻辑电平均为高的情况下，以低的方式激活并输出第三内部信号AB_INT3(步骤S8)。
若第二内部信号AB_INT2以高的方式被激活，第三内部信号AB_INT3以低的方式被激活，则信号判断部40判断第一信号A、第二信号B的逻辑电平变化是因正常的开关工作而发生的，并向计数器60输出使能信号EN(步骤S9)。
计数器60与高状态的旋转方向信号UP/DOWN相对应地输出从预先设定的值减少计数的计数信号DOUT<7:0>(步骤S10)。此时，计数器60可以并行输出中断信号INT#，并可以执行与外部电路及装置相连接的工作。
而且，初始化部50通过激活第三内部信号AB_INT3来以低的方式激活复位信号RESET(步骤S11)，并向旋转方向判断部10的内部信号生成部13输出复位信号RESET，从而使第一内部信号AB_INT1初始化(步骤S12)。而且，由于第一内部信号AB_INT1的初始化，第二内部信号AB_INT2及第三内部信号AB_INT3也实现初始化(步骤S13、步骤S14)。

Claims (10)

1.一种旋转编码器的译码电路，具有随着旋转体的旋转来开启的第一开关及第二开关，并与上述第一开关及第二开关的开启相对应地提供第一信号及第二信号，上述旋转编码器的译码电路的特征在于，包括：
旋转方向判断部，若上述第一信号或上述第二信号中的至少一个以与上述开启相对应的电平发生变化，则生成第一内部信号，若上述第一信号及上述第二信号均以与上述开启相对应的电平发生变化，则生成第二内部信号，并与上述第一信号及上述第二信号的电平变化顺序相对应地生成与正向或逆向相对应的旋转方向信号；
逻辑电平监控部，若在上述第一信号或上述第二信号以与上述开启相对应的电平发生变化后，上述第一信号及上述第二信号均以与关闭相对应的电平维持规定时间，则生成第三内部信号；
信号判断部，在上述第二内部信号被激活的状态下，若上述第三内部信号被激活，则判断上述第一信号及上述第二信号为正常信号，并激活使能信号来输出；以及
计数器，若上述使能信号被激活，则根据上述旋转方向信号来输出从预先设定的初始值增加或减少的计数信号。
2.根据权利要求1所述的旋转编码器的译码电路，其特征在于，还包括初始化部，若上述第三内部信号被激活，则上述初始化部激活复位信号，来使上述旋转方向判断部初始化。
3.根据权利要求1所述的旋转编码器的译码电路，其特征在于，上述旋转方向判断部包括：
第一检测部、第二检测部，与上述第一信号及上述第二信号的电平变化相对应地输出第一脉冲信号、第二脉冲信号；以及
内部信号生成部，与上述第一脉冲信号及上述第二脉冲信号相对应地输出上述第一内部信号、上述第二内部信号及上述旋转方向信号。
4.根据权利要求3所述的旋转编码器的译码电路，其特征在于，上述内部信号生成部包括：
第一内部电路、第二内部电路，以规定逻辑电平维持并输出在激活上述第一脉冲信号、第二脉冲信号时相对应的第一轮询信号、第二轮询信号；
第三内部电路，若上述第一轮询信号、第二轮询信号中的一个维持规定逻辑电平，则激活并输出上述第一内部信号，当激活上述第一内部信号时，以规定逻辑电平维持并输出轮询生成信号；
第四内部电路，若上述第一轮询信号、第二轮询信号均维持规定逻辑电平，则激活并输出上述第二内部信号；以及
第五内部电路，若上述第一轮询信号、第二轮询信号中的一个维持规定逻辑电平，且上述轮询生成信号被激活，则输出根据上述第一轮询信号、第二轮询信号的生成顺序来与正向或逆向相对应的上述旋转方向信号。
5.根据权利要求1所述的旋转编码器的译码电路，其特征在于，上述逻辑电平监控部包括：
第一采样部、第二采样部，使上述第一信号和上述第二信号的逻辑电平与时钟信号同步来进行采样，并输出第一采样信号、第二采样信号；以及
逻辑电平比较部，对上述第一采样信号、第二采样信号的逻辑电平进行比较，当上述第一采样信号、第二采样信号的逻辑电平均以初始逻辑电平维持规定时间时，激活并输出上述第三内部信号。
6.根据权利要求5所述的旋转编码器的译码电路，其特征在于，当上述第一内部信号被激活时，启动上述第一采样部、第二采样部。
7.根据权利要求5所述的旋转编码器的译码电路，其特征在于，还包括时钟发生部，上述时钟发生部用于向上述第一采样部、第二采样部提供上述时钟信号。
8.一种旋转编码器的译码电路，其特征在于，包括：
旋转方向判断部，从旋转编码器接收第一信号及第二信号，并与上述第一信号及上述第二信号的逻辑电平变化相对应地生成第一内部信号、第二内部信号及旋转方向信号；
逻辑电平监控部，对上述第一信号及上述第二信号的逻辑电平进行比较，来生成与比较结果相对应的第三内部信号；
信号判断部，根据上述第二内部信号及上述第三内部信号是否被激活，来判断上述第一信号及上述第二信号为正常信号，由此激活并输出使能信号；
计数器，若上述使能信号被激活，则根据上述旋转方向信号来输出从预先设定的初始值增加或减少的计数信号；以及
初始化部，若上述第三内部信号被激活，则输出使上述旋转方向判断部初始化的复位信号。
9.根据权利要求8所述的旋转编码器的译码电路，其特征在于，当上述第一信号或上述第二信号的逻辑电平发生变化时，上述旋转方向判断部激活上述第一内部信号，当上述第一信号及上述第二信号的逻辑电平均发生变化时，上述旋转方向判断部激活上述第二内部信号，上述旋转方向判断部以与上述第一信号及上述第二信号的逻辑电平变化顺序相对应地输出与正向或逆向相对应的上述旋转方向信号。
10.根据权利要求8所述的旋转编码器的译码电路，其特征在于，当上述第一内部信号被激活时，启动上述逻辑电平监控部，上述逻辑电平监控部对上述第一信号及上述第二信号进行采样，来对逻辑电平进行比较，当上述第一信号及上述第二信号的逻辑电平以初始逻辑电平维持规定时间时，上述逻辑电平监控部激活并输出第三内部信号。
CN201510646111.4A 2014-10-01 2015-10-08 旋转编码器的译码电路 Active CN105486329B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140132615A KR101573908B1 (ko) 2014-10-01 2014-10-01 로터리 엔코더의 디코딩 회로
KR10-2014-0132615 2014-10-01

Publications (2)

Publication Number Publication Date
CN105486329A true CN105486329A (zh) 2016-04-13
CN105486329B CN105486329B (zh) 2018-01-23

Family

ID=54883581

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510646111.4A Active CN105486329B (zh) 2014-10-01 2015-10-08 旋转编码器的译码电路

Country Status (2)

Country Link
KR (1) KR101573908B1 (zh)
CN (1) CN105486329B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113949225A (zh) * 2021-10-15 2022-01-18 深圳市海浦蒙特科技有限公司 一种正余弦编码器的信号处理装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10122903A (ja) * 1996-10-16 1998-05-15 Yazaki Corp 回転検出装置
JPH10247109A (ja) * 1997-03-05 1998-09-14 Toshiba Corp エンコーダの異常を検出する方法およびその装置、ならびにアクチュエータ用の制御装置
CN1776373A (zh) * 2005-11-24 2006-05-24 上海交通大学 增量式旋转编码器的鉴相电路
US20120051495A1 (en) * 2010-08-25 2012-03-01 Jong-Tae Hwang Apparatus for generating control data
CN202206372U (zh) * 2011-09-09 2012-04-25 江苏西电南自智能电力设备有限公司 开关断路器中旋转编码器的抗抖动装置
CN102472769A (zh) * 2009-06-26 2012-05-23 三菱电机株式会社 检测设备
CN102609258A (zh) * 2012-02-02 2012-07-25 武汉光庭科技有限公司 一种对旋转编码器识别的改进方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10122903A (ja) * 1996-10-16 1998-05-15 Yazaki Corp 回転検出装置
JPH10247109A (ja) * 1997-03-05 1998-09-14 Toshiba Corp エンコーダの異常を検出する方法およびその装置、ならびにアクチュエータ用の制御装置
CN1776373A (zh) * 2005-11-24 2006-05-24 上海交通大学 增量式旋转编码器的鉴相电路
CN102472769A (zh) * 2009-06-26 2012-05-23 三菱电机株式会社 检测设备
US20120051495A1 (en) * 2010-08-25 2012-03-01 Jong-Tae Hwang Apparatus for generating control data
CN202206372U (zh) * 2011-09-09 2012-04-25 江苏西电南自智能电力设备有限公司 开关断路器中旋转编码器的抗抖动装置
CN102609258A (zh) * 2012-02-02 2012-07-25 武汉光庭科技有限公司 一种对旋转编码器识别的改进方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
TAKASHI EMURA AND LEI WANG: "A High-Resolution Interpolator for Incremental Encoders Based on the Quadrature PLL Method", 《TRANSACTIONS ON INDUSTRIAL ELECTRONICS》 *
邱宏安 等: "一种高精度旋转编码器单片机计数电路的实现", 《计算机自动测量与控制》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113949225A (zh) * 2021-10-15 2022-01-18 深圳市海浦蒙特科技有限公司 一种正余弦编码器的信号处理装置
CN113949225B (zh) * 2021-10-15 2022-10-25 深圳市海浦蒙特科技有限公司 一种正余弦编码器的信号处理装置

Also Published As

Publication number Publication date
KR101573908B1 (ko) 2015-12-02
CN105486329B (zh) 2018-01-23

Similar Documents

Publication Publication Date Title
US7782108B2 (en) Flip-flop device and method for storing and outputting a data value
CN107665033B (zh) 一种具有复位去毛刺功能的数字逻辑电路模块
US8466727B2 (en) Protection against fault injections of an electronic circuit with flip-flops
CN102565529B (zh) 一种低功耗时钟频率检测电路
US8643408B2 (en) Flip-flop circuit, frequency divider and frequency dividing method
US20100026357A1 (en) Reset signal filter
US7643598B2 (en) Frequency lock detector
EP3001562B1 (en) Fault resistant flip-flop
US11159030B2 (en) Battery pack, secondary battery protecting integrated circuit, battery monitoring module, and data reading method
EP1724924B1 (en) Digital power-on reset controller
CN105486329A (zh) 旋转编码器的译码电路
US20080238508A1 (en) Input Clock Detection Circuit for Powering Down a PLL-Based System
EP2351221A1 (en) System for detecting a reset condition in an electronic circuit
US20070204191A1 (en) Method for detecting a malfunction in a state machine
CN107565936B (zh) 一种输入时钟稳定电路的逻辑实现装置
CN102831934A (zh) 进入asram芯片内部测试模式的方法
KR100821585B1 (ko) 반도체 메모리 장치의 온 다이 터미네이션 회로
CN109842401B (zh) 一种抗闩锁装置和cmos芯片
CN113676163B (zh) 消除毛刺的电路
US9608635B1 (en) Digital input circuit and method for high voltage sensors
KR101241742B1 (ko) 방해파 제거 기능을 갖는 웨이크 업 수신기 및 이를 포함하는 송수신기
EP3428768B1 (en) Robust boot block design and architecture
US11223343B2 (en) Noise suppression circuit for digital signals
WO2012061799A2 (en) Latch circuits with synchronous data loading and self-timed asynchronous data capture
CN215186702U (zh) 锁相检测装置、锁相环

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20190108

Address after: Cheongju Chungbuk Korea

Patentee after: Alpha Holdings

Address before: Cheongju Chungbuk Korea

Patentee before: AD Tech Co., Ltd.

TR01 Transfer of patent right