CN105468539B - 一种混合内存写操作的实现方法 - Google Patents
一种混合内存写操作的实现方法 Download PDFInfo
- Publication number
- CN105468539B CN105468539B CN201510808165.6A CN201510808165A CN105468539B CN 105468539 B CN105468539 B CN 105468539B CN 201510808165 A CN201510808165 A CN 201510808165A CN 105468539 B CN105468539 B CN 105468539B
- Authority
- CN
- China
- Prior art keywords
- address
- dram
- write operation
- write
- ncm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0638—Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
Abstract
本发明涉及内存写操作技术领域,尤其涉及一种混合内存写操作的实现方法,通过重复使用DRAM被替换的尾端分布区的存储空间,将其作为NCM的写缓冲器,极大简化了电路设计与实现,并且能够避免系统直接对NCM进行写操作,也就是隐藏了NCM写操作,因而避免了由NCM写操作带来的混合内存系统性能的降低,本技术方案有效实现了在不影响缓冲器数据深度的前提下提高混合内存的写操作速度,同时不增加NCM芯片的成本,节约了系统开支,利于量产。
Description
技术领域
本发明涉及内存写操作技术领域,尤其涉及一种混合内存写操作的实现方法。
背景技术
在过去几十年,动态随机存储器(DRAM)成本随着摩尔定律不断降低变得越来越普遍。但随着特征尺寸越来越小,芯片对功耗的要求越来越高,DRAM存储电容漏电现象导致每隔一段时间就必须刷新一次,刷新功耗越来越大,如图1所示,DRAM的刷新功耗随着DRAM容量的增加而进一步增加。而DRAM的刷新周期是由其存储单元中电荷的保持时间决定的,保持时间分布主要包括两部分,参见图2所示结构,一部分是主要分布区(maindistribution),另一部分为尾端分布区(tail distribution),从图中可以看出,大多数存储单元的保持时间可以达到1s甚至更长时间,而只有不足1%的存储单元分布在尾端,它们的保持时间低于1s,甚至不到100ms。然而决定DRAM刷新时间的恰恰是分布在尾端的保持数据能力最差的存储单元(tail bit)。目前,DRAM存储芯片的刷新周期为64ms,128ms,256ms等。由于执行刷新操作时操作系统时不能够对DRAM进行访问,因此,刷新操作不仅会产生刷新功耗,同时也会降低DRAM性能。
为了解决这个问题,现有技术中采用混合内存的方式,添加非易失性的新型存储器,如图3所示,在DRAM非繁忙状态下将存储在DRAM尾端分布区的存储单元中的数据转移至新型存储器中,然后提高DRAM刷新周期,从而能够大大降低DRAM的刷新功耗,提高DRAM的性能。对混合存储器读操作的实现方式可通过地址查找转换表来存储DRAM地址和NCM(新型存储器)地址的映射关系,参见图4所示结构示意图,通过对DRAM读操作地址的匹配查找,根据匹配结果控制数据输出来自DRAM或NCM。美中不足的是,这种技术方案仍需解决的一个问题是如何对混合内存中的NCM进行写操作。由于NCM的写操作远远慢于DRAM,如果由操作系统执行对NCM写操作会使混合内存整体性能降低。
为了提高NCM的写操作速度,目前的一种解决办法就是为NCM添加写缓冲器(buffer)。如果采用独立式的写缓冲器芯片,好处是对NCM写操作不受时间限制,而且缓冲的数据深度也没有限制,但缺点是成本太高,存储在NCM中数据很少,写操作也很少,因此在性能上也是一种浪费。如果NCM芯片内部集成一定容量的写缓冲器,NCM芯片成本会上升,同时缓冲器数据深度也会受到限制。
因此,如何在不影响缓冲器数据深度的前提下提高混合内存的写操作速度,同时不增加NCM芯片的成本成为本领域技术人员面临的一大难题。
发明内容
鉴于上述问题,本发明提出了一种混合内存写操作的实现方法,通过重复使用DRAM被替换的尾端分布区的存储空间,将其作为NCM的写缓冲器,极大简化了电路设计与实现,并且能够避免操作系统直接对NCM进行写操作,也就是隐藏了NCM写操作,因而避免了由NCM写操作带来的混合内存的系统性能的降低,该技术方案具体为:
一种混合内存写操作的实现方法,所述实现方法包括:
提供一包括通信连接的DRAM和NCM的混合内存,所述DRAM按照存储单元保持时间包括主要分布区和尾端分布区,DRAM尾端分布区存储单元中的数据由NCM替换存储,且所述混合内存中预存有地址查找转换表,所述地址查找转换表中包括发生替换存储的所述DRAM地址和所述NCM地址的映射项;
所述混合内存接收写数据指令,首先将所述写数据写入所述DRAM的第一地址中,并将所述DRAM的第一地址传送至所述地址查找转换表中,并判断所述DRAM的第一地址是否存在于所述地址查找转换表中映射项标识位为有效的对应于DRAM的地址列表中;如果不存在,则结束写操作;如果存在,继续下面的操作;
根据所述地址查找转换表判断所述第一地址对应的第一映射项的读状态是否有效,若有效,控制模块将所述地址查找转换表中的所述DRAM的第一地址和NCM的第二地址所在的映射项的读状态设置为无效,且添加写标识位,并将对所述NCM的第二地址的写操作添加到NCM的写操作队列中;
在设定的时间段内,将DRAM的第一地址中的数据写入NCM的第二地址中的存储单元中;
将所述地址查找转换表中的DRAM的第一地址和NCM的第二地址所在映射项的读状态设置为有效,去除写状态标识信息。
优选的,所述实现方法中,若所述第一地址对应的第一映射项的读状态无效,则放弃此次写操作之前对所述NCM的第二地址的写操作。
优选的,所述实现方法中,判断得出DRAM的地址对应的第一映射项的读状态无效后的操作还包括:
更新所述映射项的写状态标识位,将所述NCM的第二地址的写操作设置为较低优先级。
优选的,所述实现方法中,将所述第二NCM的地址的写操作设置为较低优先级后的步骤还包括:
在预定的时间段内,将DRAM的第一地址中的数据写入NCM的第二地址中的存储单元中。
优选的,所述实现方法中,将DRAM的第一地址中的数据写入NCM的第二地址中的存储单元后的步骤还包括:
将所述地址查找转换表中配置有DRAM的第一地址和NCM的第二地址的映射项,所述映射项的读状态设置为有效,去除写状态标识信息。
上述技术方案具有如下优点或有益效果:
通过本技术方案,有效实现了在不影响缓冲器数据深度的前提下提高混合内存的写操作速度,同时不增加NCM芯片的成本,节约了操作系统开支,利于量产。
附图说明
参考所附附图,以更加充分的描述本发明的实施例。然而,所附附图仅用于说明和阐述,并不构成对本发明范围的限制。
图1为DRAM刷新功耗的比重及趋势示意图;
图2a-2b为DRAM保持时间分布示意图;
图3为混合内存结构示意图;
图4为现有技术中混合内存读操作的实现结构示意图;
图5本本发明实施例中混合内存写操作实现的流程图;
图6为本发明实施例中混合内存写操作的实现结构示意图;
图7本本发明实施例中地址查找转化表示意图;
图8-11本发明一具体实施例实现混合内存写造成的过程结构示意图。
具体实施方式
为了让具备本项发明所属领域常规知识的人员轻松实施本项发明,参照下面所示的附图,对本项发明的实例进行详细说明。但,本项发明可按照不同的形态实施,不仅仅局限于在此说明的实例。为了更加明确地说明本项发明,省略了图纸中与说明无关的部分;而且,在整个说明书中,向类似部分赋予类似的图纸符号。
在本项发明的整个说明书中,某一个部分与另一个部分的“连接”,不仅包括“直接连接”,还包括通过其他元器件相连的“电气性连接”。
在本项发明的整个说明书中,某一个部件位于另一个部件的“上方”,不仅包括某一个部件与另一个部件相接处的状态,还包括两个部件之间还设有另一个部件的状态。
在本项发明的整个说明书中,某个部分“包括”某个构成要素是指,在没有特别禁止器材的前提下,并不是排除其他构成要素,而是还能包括其他构成要素。
在本项发明的整个说明书中采用的程度用语“约”、“实质上”等,如果提示有制造及物质容许误差,就表示相应数值或接近该数值;其目的是,防止不良人员将涉及准确数值或绝对数值的公开内容用于不当用途。在本项发明的整个说明书中使用的程度用语“~(中的)阶段”或“~的阶段”,并不是“为了~的阶段”。
本说明书中的‘部件’是指,由硬件构成的单元(unit)、由软件构成的单元、由软件和硬件构成的单元。
另外,一个单元可由两个以上的硬件构成或者两个以上的单元由一个硬件构成。本说明书中,通过终端、装置或设备实施的操作或功能,其中的一部分可利用与相应终端、装置或设备相连的服务器代替实施。同样,通过服务器实施的操作或功能,其中的一部分也可以利用与该服务器相连的终端、装置或设备代替实施。接下来,参照附图,对本项发明的实例进行详细说明。
如下根据附图对本发明做进一步详细的阐述:
本发明对混合内存的写操作具体实现如图5所示:
步骤1:操作系统向混合内存发送写数据命令,写数据地址为addr1_x,一方面,数据直接写至DRAM地址为addr1_x中的存储单元中,另一方面写数据地址addr1_x传送到地址查找转换表中。执行步骤2。
步骤2:判断地址addr1_x是否存在于地址查找转换表(1)中映射项标识位为有效的对应于DRAM的地址列表:如果是,执行步骤4;如果否,执行步骤3。
步骤3:写操作结束,控制模块(2)对NCM不进行写操作操作。
步骤4:判断地址addr1_x所对应的映射项x的读状态位是否为有效:如果是,执行步骤6;如果否,执行步骤5。
步骤5:放弃此前对地址查找转换表(1)中对应于DRAM地址addr1_x的NCM地址为addr2_x的写操作,更新映射项x的写状态标识位,将对NCM地址为addr2_x的写操作设置为较低优先级。执行步骤7。
步骤6:控制模块(2)将地址查找转换表中DRAM地址为addr1_x和NCM地址为addr2_x所在映射项x的读状态位设置为无效,添加写状态标识位,即将对NCM地址为addr2_x的写操作添加到NCM写操作队列中。
步骤7:在Tref(即DRAM地址addr1_x所对应的最小刷新周期)时间范围内,控制模块(2)将DRAM地址为addr1_x中的数据写至NCM地址为addr2_x中的存储单元中,一旦成功写入,那么重新将地址查找转换表(1)中DRAM地址为addr1_x和NCM地址为addr2_x所在映射项x的读状态位设置为有效,并且可以去除写状态标识位信息。
本发明上述混合内存写操作的实现方法中,实际上是复用了DRAM被替换的尾端分布区的存储空间来充当NCM的“写缓存器”,因而避免了操作系统直接对NCM直接进行写操作,又不增加额外的硬件开销成本。本发明可以利用DRAM被替换的尾端分布区的存储空间来作为写缓冲器,一个前提条件就是对NCM一次写操作的延迟时间TWR要小于DRAM的最小刷新周期Tref。这个条件一般是能够满足的,以相变存储器(PCM)为例,对PCM的一次写操作延时大约为200~400ns,而目前DRAM最小刷新周期约为32ms,可见,在DRAM中被替换的尾端分布区的存储空间上的数据失效之前,控制模块(2)有足够长的时间将数据写至NCM中。
参见图6所示结构,混合内存由DRAM和NCM(新型非易失性型存储器)组成,假设DRAM的最小刷新周期为Tref1,为了降低DRAM刷新功耗,将位于DRAM尾端分布存储单元所在地址上的数据存储于NCM中指定的地址单元中,并通过地址查找转换表(1)建立DRAM地址到NCM地址的地址映射关系,然后将DRAM的刷新周期提高到Tref2。例如,处于DRAM尾端分布区存储单元的物理地址为addr1中的数据转存到NCM中物理地址为addr2中的存储单元中,那么地址查找转换表(1)就记录对应关系,如果操作系统下一次请求混合内存的物理地址为addr1的数据时,显然该地址存在于地址查找转换表(1)中对应于DRAM的地址列表中,那么操作系统请求的数据输出将来自于NCM。这里我们将地址查找转换表(1)中每一组DRAM地址到NCM地址的映射关系称之为映射项,映射项是否确实有效由映射项标识位表征,比如在混合内存刚上电时,DRAM中的数据都是无效的,因此地址查找映射表(1)对应于DRAM地址列表和NCM地址列表都是无效的,因此必须有一个映射项标识位来表征地址查找映射表(1)中的映射项是否真实有效。为了区分上述读操作和本发明写操作的实现,本发明在地址查找转换表(1)中添加读状态位(位数≥1)和写状态标识位(位数≥1),更新的地址查找转换表(1)结构如图7所示。当操作系统访问混合内存的地址存在于地址查找转换表(1)中对应于DRAM的地址列表时,读状态位表征了对应于NCM中相应地址上的数据是否是有效的,因为该地址可能正在进行写操作,因而不能对该地址进行读操作。当需要对NCM上的多个地址进行写操作时,写操作标识位表征了是否需要对NCM进行写操作以及对多个NCM地址的写操作队列顺序,或者说优先顺序。一种简单的写策略就是先到先写,如果写操作队列中对NCM地址为addr2_a的写操作先于对NCM地址为addr2_b的写操作,那么先执行对addr2_a地址的写操作,完成之后再进行对addr2_b地址的写操作,这种对NCM不同地址写操作的队列顺序就由写操作标识位表征。
下面将详细阐述本发明混合内存写操作的实现方法。
当操作系统向混合内存发送写数据命令时,地址为addr1_x,数据为Data_x,首先,数据会先写到DRAM中地址为addr1_x上的存储单元,同时该地址也传送到地址查找转换表(1)中。如果地址addr1_x不存在于地址查找转换表(1)中映射项标识位为有效的对应于DRAM的地址列表,说明该数据原本就存储在DRAM中,对DRAM的写操作也就完成了,无需对NCM进行写操作。如果地址addr1_x存在于地址查找转换表(1)中映射项标识位为有效的对应于DRAM的地址列表,说明该数据应当写入到NCM中的对应地址上(设为addr2_x),此时将该映射项的读状态位改为无效,且设置相应的写状态标识位。由于数据先被写到DRAM中为addr1_x上的存储单元,该存储单元肯定是位于DRAM尾端分布区,考虑到最差情况,该存储单元的数据保持时间(data retention)为Tref1。那么控制模块(2)需要在保持时间Tref1内,即在DRAM中的数据Data_x失效之前,将其写到NCM中addr2_x地址上。我们将Tref1就称为NCM的写限制时间。如果在数据Data_x成功写入NCM之前,如果操作系统再次对DRAM地址addr1_x进行读操作时,数据应当来自DRAM,因此在地址查找转换表(1)中对应于DRAM地址为addr1_x的映射项x的读状态位应设置为无效,这样就能保证在操作系统是从DRAM中读到正确的有效数据。如果在数据Data_x成功写入NCM之前,如果操作系统再次对DRAM地址addr1_x进行写操作时,写数据为Data_y,那么数据Data_y会被先写入到DRAM中地址为addr1_x的存储单元,而要写入NCM的数据Data_x就变为无效的数据,也就没有必要再写入到NCM中,因此控制模块(2)停止该写操作,此时就可以更新地址查找转换表(1)中对应于DRAM地址为addr1_x的映射项x的写状态标识位,该写操作的优先级可以设置为较低优先级,只需在数据Data_y的写限制时间内将该数据写到NCM中的addr2_x地址上即可。当数据成功写入到NCM中的指定地址后,那么地址查找转换表(1)中DRAM地址为addr1_x和NCM地址为addr2_x所在映射项x的读状态位设置为有效,并且可以去除写状态标识信息。
如下具体实施例做进一步说明。
假设在某个时刻,地址查找转换表中地址映射状态如图8所示,所有地址转换映射均有效。当另一时刻,操作系统对地址addr1_2写数据Data_2,首先数据Data_2会被写到DRAM中地址为addr1_2上的存储单元中,然后查找地址addr1_2是否存在于地址查找转换表中映射项标识位为有效的对应于DRAM的地址列表,显然是存在的,为映射项2,且读状态位有效,那么将映射项2的读状态位设置为无效,且添加写状态标志位,更新的地址查找转换表如图9所示。如果当Data_2成功写到NCM之前,操作系统又对地址addr1_4写数据Data_4,同样数据Data_4会被写到DRAM中地址为addr1_4上的存储单元中,然后查找地址addr1_4是否存在于地址查找转换表中对应于DRAM的地址列表,显然是存在的,为映射项4,且读状态位有效,那么将映射项4的读状态位设置为无效,且添加写状态标志位,更新的地址查找转换表如图10所示。如果在数据Data_2成功写到NCM之前,操作系统又对地址addr1_2写数据Data_2’,同样数据Data_2’会被写到DRAM中地址为addr1_2上的存储单元中,不论数据Data_2是等待写入NCM或者正在写入NCM,都应当放弃此次写操作,而将对映射项2的写操作优先级降低,如图11所示。如果在将数据Data_4写入NCM的过程中,需要对NCM进行读操作,那么可以有两种选择。第一种,可暂停写操作,读操作优先,对NCM读操作结束后,继续写操作。第二种,操作系统等待NCM写操作的完成,然后再进行对NCM的读操作。两种方式的选择要根据具体的NCM读写速度、功耗以权衡考虑。
综上所述,通过重复使用DRAM被替换的尾端分布区的存储空间,将其作为NCM的写缓冲器,极大简化了电路设计与实现,并且能够避免操作系统直接对NCM进行写操作,也就是隐藏了NCM写操作,因而避免了由NCM写操作带来的混合内存的系统性能的降低,本技术方案有效实现了在不影响缓冲器数据深度的前提下提高混合内存的写操作速度,同时不增加NCM芯片的成本,节约了操作系统开支,利于量产。
前面所述的本项发明相关说明只限于某一个实例;只要是具备本项发明所属技术领域的常规知识,在无需变更本项发明技术性思想或者必要特点,就能将本项发明变更为其他形态。因此,前面所述的实例涵盖本项发明的任何一种实施形态,并不仅仅局限于本说明书中的形态。例如,定义为单一型的各构成要素可分散实施;同样,定义为分散的构成要素,也能以结合形态实施。
本项发明的范畴并不局限于上述详细说明,可涵盖后面所述的专利申请范围;从专利申请范围的定义、范围以及同等概念中导出的所有变更或者变更形态均包括在本项发明的范畴内。
Claims (5)
1.一种混合内存写操作的实现方法,其特征在于,所述实现方法包括:
提供一包括通信连接的DRAM和新型存储器的混合内存,所述DRAM按照存储单元保持时间包括主要分布区和尾端分布区,DRAM尾端分布区存储单元中的数据由新型存储器替换存储,且所述混合内存中预存有地址查找转换表,所述地址查找转换表中包括发生替换存储的所述DRAM地址和所述新型存储器地址的映射项;
所述混合内存接收写数据指令,首先将所述写数据写入所述DRAM的第一地址中,并将所述DRAM的第一地址传送至所述地址查找转换表中,并判断所述DRAM的第一地址是否存在于所述地址查找转换表中映射项标识位为有效的对应于DRAM的地址列表中;如果不存在,则结束写操作;如果存在,继续下面的操作;
根据所述地址查找转换表判断所述第一地址对应的第一映射项的读状态是否有效,若有效,控制模块将所述地址查找转换表中的所述DRAM的第一地址和新型存储器的第二地址所在的映射项的读状态设置为无效,且添加写标识位,并将对所述新型存储器的第二地址的写操作添加到新型存储器的写操作队列中;
在设定的时间段内,将DRAM的第一地址中的数据写入新型存储器的第二地址中的存储单元中;
将所述地址查找转换表中的DRAM的第一地址和新型存储器的第二地址所在映射项的读状态设置为有效,去除写状态标识信息。
2.如权利要求1所述的混合内存写操作的实现方法,其特征在于,所述实现方法中,若所述第一地址对应的第一映射项的读状态无效,则放弃此次写操作之前对所述新型存储器的第二地址的写操作。
3.如权利要求2所述的混合内存写操作的实现方法,其特征在于,所述实现方法中,判断得出DRAM的地址对应的第一映射项的读状态无效后的操作还包括:
更新所述映射项的写状态标识位,将所述新型存储器的第二地址的写操作设置为较低优先级。
4.如权利要求3所述的混合内存写操作的实现方法,其特征在于,所述实现方法中,将所述新型存储器的第二地址的写操作设置为较低优先级后的步骤还包括:
在预定的时间段内,将DRAM的第一地址中的数据写入新型存储器的第二地址中的存储单元中。
5.如权利要求4所述的混合内存写操作的实现方法,其特征在于,所述实现方法中,将DRAM的第一地址中的数据写入新型存储器的第二地址中的存储单元后的步骤还包括:
将所述地址查找转换表中配置有DRAM的第一地址和新型存储器的第二地址的映射项,所述映射项的读状态设置为有效,去除写状态标识信息。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510808165.6A CN105468539B (zh) | 2015-11-19 | 2015-11-19 | 一种混合内存写操作的实现方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510808165.6A CN105468539B (zh) | 2015-11-19 | 2015-11-19 | 一种混合内存写操作的实现方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105468539A CN105468539A (zh) | 2016-04-06 |
CN105468539B true CN105468539B (zh) | 2018-10-23 |
Family
ID=55606266
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510808165.6A Active CN105468539B (zh) | 2015-11-19 | 2015-11-19 | 一种混合内存写操作的实现方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105468539B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106168928B (zh) * | 2016-07-06 | 2020-01-07 | 上海新储集成电路有限公司 | 一种解决混合内存读延迟不确定性的方法 |
US11175853B2 (en) * | 2017-05-09 | 2021-11-16 | Samsung Electronics Co., Ltd. | Systems and methods for write and flush support in hybrid memory |
US11003587B2 (en) * | 2018-05-03 | 2021-05-11 | SK Hynix Inc. | Memory system with configurable NAND to DRAM ratio and method of configuring and using such memory system |
CN109741777A (zh) * | 2018-12-28 | 2019-05-10 | 上海新储集成电路有限公司 | 一种提高速度和保持数据时间的存储器 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6212599B1 (en) * | 1997-11-26 | 2001-04-03 | Intel Corporation | Method and apparatus for a memory control system including a secondary controller for DRAM refresh during sleep mode |
CN101937321A (zh) * | 2010-09-15 | 2011-01-05 | 中兴通讯股份有限公司 | 一种实现混合缓存的方法和装置 |
CN103019624A (zh) * | 2012-12-11 | 2013-04-03 | 清华大学 | 一种相变内存装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070233955A1 (en) * | 2000-01-06 | 2007-10-04 | Super Talent Electronics Inc. | Mixed-Mode ROM/RAM Booting Using an Integrated Flash Controller with NAND-Flash, RAM, and SD Interfaces |
-
2015
- 2015-11-19 CN CN201510808165.6A patent/CN105468539B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6212599B1 (en) * | 1997-11-26 | 2001-04-03 | Intel Corporation | Method and apparatus for a memory control system including a secondary controller for DRAM refresh during sleep mode |
CN101937321A (zh) * | 2010-09-15 | 2011-01-05 | 中兴通讯股份有限公司 | 一种实现混合缓存的方法和装置 |
CN103019624A (zh) * | 2012-12-11 | 2013-04-03 | 清华大学 | 一种相变内存装置 |
Also Published As
Publication number | Publication date |
---|---|
CN105468539A (zh) | 2016-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105468539B (zh) | 一种混合内存写操作的实现方法 | |
EP2368194B1 (en) | Pseudo dual-ported sram | |
CN104850501B (zh) | 一种ddr存储器访存地址映射方法及访存地址映射单元 | |
CN108701081A (zh) | 用于同时存取非易失性存储器的多个分区的设备和方法 | |
CN104360825B (zh) | 一种混合内存系统及其管理方法 | |
CN110781117A (zh) | 一种基于fpga的spi扩展总线接口以及片上系统 | |
CN107844429A (zh) | 存储器控制电路、存储器系统以及处理器系统 | |
CN105988970B (zh) | 共享存储数据的处理器和芯片 | |
US20090083741A1 (en) | Techniques for Accessing a Resource in a Processor System | |
CN102622192A (zh) | 一种弱相关多端口并行存储控制器 | |
CN106445470B (zh) | 芯片中的配置寄存器的初始化方法和初始化装置 | |
CN107085560A (zh) | 一种emif接口与ahb/apb时序桥接电路及其控制方法 | |
CN109981464A (zh) | 一种在fpga中实现的tcam电路结构及其匹配方法 | |
CN104811495B (zh) | 一种用于智慧协同网络的网络组件内容存储方法及模块 | |
CN106598548A (zh) | 存储单元读写冲突的解决方法及装置 | |
CN101770345B (zh) | 建立逻辑地址空间的方法、访问存储装置的方法及存储架构 | |
CN105373348B (zh) | 一种混合内存的硬件实现系统及方法 | |
CN110968544A (zh) | 一种基于嵌入式自旋转移力矩磁随机存储器的SoC存储系统 | |
EP3287900A1 (en) | Write request processing method and memory controller | |
CN107426118B (zh) | 一种基于mdc/mdio接口的千兆以太网交换电路访问装置 | |
US7536528B2 (en) | Memory arrangement | |
CN109828936A (zh) | 一种汽车智能主机的全类型接口 | |
CN106776360B (zh) | 一种芯片及电子设备 | |
US8209478B2 (en) | Single-port SRAM and method of accessing the same | |
CN101000534A (zh) | 存储器控制器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |