CN101000534A

CN101000534A - 存储器控制器

Info

Publication number: CN101000534A
Application number: CNA2007100014998A
Authority: CN
Inventors: 阿部新一
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2006-01-11
Filing date: 2007-01-11
Publication date: 2007-07-18
Also published as: US20070162682A1; JP2007188171A

Abstract

标号21表示CPU，标号22表示存储器控制器，和标号23表示含有存储体共享和使用的访问参数的参数组寄存器组。在参数组寄存器组23中，存在含有元素P0－Pn的参数组S0－Sn。标号24表示最终要访问的外部存储器组。参数组选择寄存器27从参数组寄存器组23的参数组S0－Sn当中选择参数组，以便与每个存储体相对应。参数组选择寄存器27存储选择参数组S0－Sn的存储体B0－Bm每一个的唯一标识符。

Description

存储器控制器

技术领域

本发明涉及通过数个存储体(bank)访问外部存储空间的存储器控制器。更具体地说，本发明涉及可以利用少量物理资源或少量软件代码切换访问模式的设备。

背景技术

现在参照图1描述根据现有技术的一般存储器控制器。标号1表示CPU，标号2表示存储器控制器，标号3表示含有用于每个存储体的专用访问参数的寄存器组，和标号4表示最终要访问的外部存储器组。具体地说，访问参数用于定义同步/异步模式、确定访问波形的AC参数、外部控制信号的极性、或外部脉冲串的数量。

CPU1的主机通过从总线5访问存储器控制器2。寄存器组3使用与从总线5不同的从总线6和CPU1为寄存器组3设置参数。存储器控制器2通过控制线7获取存储在寄存器组3中的每个存储体的访问参数，并根据由访问参数确定的访问模式访问外部存储器组4。

但是，根据现有技术的存储器控制器将独立地保存在其中一外部访问空间被划分的每个存储器体的访问参数。例如，即使存储体未被使用，也应该准备访问参数的专用寄存器，这使物理资源的效率变差。并且，当动态地切换目标存储体的访问模式时，与相应存储体的访问参数相对应的寄存器设置值在切换时刻将单独地变化。因此，难以对实际外部存储器同时反映包括在访问参数中的元素。并且，每当访问模式临时发生变化和返回到原来访问模式时，相应存储体的参数将发生变化，从而使控制软件的代码量增加。

发明内容

本发明就是在考虑了上述问题之后定下的，本发明的目的是当通过数个存储体访问外部存储空间时，利用少量物理资源或少量软件代码切换外部存储器的访问模式。

为了解决上述问题，以参数组，也就是说，外部访问存储体可以共享和使用的表格的形式将访问参数保存在寄存器中，以便选择相应存储体要使用的参数组。

可以对不同外部存储体指定相同的参数组。在与外部存储空间相同的空间中分配选择参数组的寄存器。当访问实际存储器时使寄存器同步，以便与实际存储器同时切换。并且，作为一种应用，可以通过以软件方式设置选择参数组，并可以以硬件方式与访问带宽或节电模式相联系地控制序列。

为了达到上述目的，根据本发明的一个方面，提供了将CPU要访问的存储空间划分成数个存储体和根据通过与每个存储体相对应的参数组确定的访问模式访问每个存储体的存储器系统。该存储器系统包括参数组寄存器，用于以能够公用在每个存储体中的表格的形式存储参数组；和存储器控制器，用于从参数组寄存器中选择与每个存储体相对应的参数组，和为每个存储体设置访问模式。根据这种配置，由于事先设置的参数组被配备成由存储体共享和选择，没有必要准备专用于每个存储体的参数组。因此，可以缩小实现区域。

存储器控制器可以包括参数组选择寄存器，用于存储与每个存储体相对应的参数组的标识符。根据这种配置，即使访问模式临时发生变化，然后返回到原来访问模式，由于可以在改变访问模式时改变参数组的选择，所以没有必要重写参数组本身。因此，可以减少控制软件的代码量。

可以将参数组选择寄存器设置在存储空间中的未定义区域中。根据这种配置，可以在与外部空间，即，未定义的随机空间相同的总线上分配参数组选择寄存器。因此，根据所选参数，可以在使实际外部访问事务处理同步的同时，改变外部访问模式。

存储器系统可以进一步包括用于让CPU访问参数组寄存器的第一总线和用于让CPU访问参数组选择寄存器的第二总线。根据这种配置，由于可以与参数组选择寄存器独立地控制参数组寄存器，所以可以容易地设置和控制参数组。

CPU可以通过第一和第二总线异步地和独立地访问参数组寄存器和参数组选择寄存器。根据这种配置，由于可以异步地和独立地访问参数组寄存器和参数组选择寄存器，所以可以高速地设置和选择参数组。

参数组的数量可以小于存储体的数量。根据这种配置，由于参数组的数量‘n+1’小于存储体的数量‘m+1’，可以缩小参数组寄存器所需的实现区。在这种情况下，假设将相同的参数组设置给彼此不同的存储体。

在参数组寄存器中，可以将事先估计使用的参数组设置成初始值。根据这种配置，由于可以将要频繁使用的访问模式的参数组事先设置成初始值，减轻了由于软件控制而设置参数的工作。因此，可以减少软件代码量。

初始值可以是与低速模式相对应的参数组。根据这种配置，由于将与低速模式相对应的参数组设置成初始值，所以可以流畅地处理启动进程。

存储器系统可以包括ROM(只读存储器)，用于存储事先估计使用的参数组。根据这种配置，由于将估计要使用的参数组事先存储在ROM中，所以可以节省存储空间。

存储器控制器可以进一步包括带宽检测电路，用于检测CPU对存储体的访问频率和根据访问频率选择参数组。根据这种配置，由于可以观察从总线请求的事务处理的登记号和选择对访问频率和频带来说最佳的访问模式，所以可以依照访问频率升高或降低流畅地切换高或低速访问模式。

存储器控制器可以进一步包括带宽检测电路，用于检测CPU对存储体的访问频率和根据访问频率改变参数组选择寄存器的设置值。根据这种配置，由于可以以硬件方式与访问带宽相联系地进行序列控制，所以可以显著改善控制效果。

存储器控制器可以进一步包括节电模式控制电路，用于在节电模式下，选择与节电模式相对应的访问模式。根据这种配置，由于可以选择对于节电模式来说最佳的访问模式，所以可以流畅地改变到与节电模式相对应的访问模式。

存储器控制器可以进一步包括访问模式定序器，用于保存按照预定事件切换对存储体的访问模式的序列。根据这种配置，由于可以保存按照预定事件切换对存储体的访问模式的序列，所以可以设置对于每个事件来说最佳的访问模式。

存储器控制器可以进一步包括事件触发寄存器，用于检测事件和将切换存储体的定时通知访问模式定序器。根据这种配置，可以利用简单的配置实现含有数个定义访问模式的参数和数个要访问的存储体，从而具有复杂配置的存储器接口。

根据本发明的另一个方面，提供了将CPU要访问的存储空间划分成数个存储体和根据通过与每个存储体相对应的参数组确定的访问模式访问每个存储体的存储器控制器。该存储器控制器包括寄存器，用于从以能够公用在每个存储体中的表格的形式存储参数组的参数组寄存器中选择与每个存储体相对应的参数组，并为每个存储体设置访问模式。根据这种配置，由于可以将规定参数组设置成由存储体共享和供每个存储体选择，所以可以利用少量物理资源或少量软件代码切换访问模式。

存储器控制器可以进一步包括参数组选择寄存器，用于存储与每个存储体相对应的参数组的标识符。根据这种配置，由于在根据现有技术改变访问模式时，包括在参数组中的一组元素单独地变化，所以难以同时改变参数。但是，根据本发明，可以同时切换事先准备的参数。

根据本发明，由于事先设置的参数组被配备成由每个外部存储体共享和选择，所以没有必要准备专用于每个存储体的参数组，并可以缩小实现区。即使访问模式临时发生变化，然后返回到原来访问模式，也可以在改变访问模式时改变参数组的选择。因此，没有必要重写参数组，并可以减少控制软件的代码量。

根据现有技术，由于在改变访问模式时，包括在参数组中的一组元素单独地变化，所以难以同时改变参数。但是，根据本发明，可以同时切换事先准备的参数。并且，由于可以以硬件方式，与内部状态，譬如，来自内部的访问带宽或节电模式相联系地进行序列控制，所以可以显著改善控制效果。

附图说明

图1是例示根据现有技术的一般存储器控制器的方块图；

图2是示出本发明的第一和第二实施例的方块图；

图3是例示举例说明在实际外部存储空间中分配的参数组选择寄存器的地址图的视图；

图4是例示本发明的第三实施例的方块图；

图5是例示本发明的第四实施例的方块图；和

图6是例示本发明的第五实施例的方块图；

具体实施方式

(第一实施例)

图2是例示本发明的第一实施例的方块图。标号21表示CPU，标号22表示存储器控制器，和标号23表示含有存储体共享和使用的访问参数的参数组寄存器组。在参数组寄存器组23中，存在含有元素P0-Pn的参数组S0-Sn。标号24表示最终要访问的外部存储器组。与访问参数的P0-Pn相对应的元素定义同步/异步模式、确定访问波形的AC参数、外部控制信号的极性、外部脉冲串的数量等。CPU21的主机通过从总线25访问存储器控制器22。CPU21通过与从总线25不同的从总线26设置寄存器组23的参数。参数组选择寄存器27从参数组寄存器组23的参数组S0-Sn当中选择参数组，以便与每个存储体相对应。参数组选择寄存器27存储选择参数组S0-Sn的存储体B0-Bm每一个的唯一标识符。在本实施例中，示出了参数组的数量是‘n+1’和存储体的数量是‘m+1’。但是，参数组的数量不需要与存储体的数量匹配。基于由参数组选择寄存器27确定的对于每个存储体来说不同的访问模式，或基于根据该选择的相同访问模式，访问外部存储器组24。如果参数组的数量‘n+1’小于存储体的数量‘m+1’，可以缩小参数组寄存器所需的执行区域。在这种情况下，假设将相同的参数组设置给彼此不同的存储体。

图3示出了举例说明在外部存储空间中分配的参数组选择寄存器的地址图。在图3中，外部存储体分配存储区域0-m。但是，在作为外部空间，即，未定义随机空间的相同的总线上分配参数组选择寄存器。因此，在与实际外部访问事务处理同步的同时，可以根据所选参数临时改变外部访问模式。

(第二实施例)

下面参照图2描述第二实施例。其整体结构与第一实施例相同。但是，通过事先将访问模式的频繁使用参数组保存成初始重置值或将它存储在ROM中，在参数组寄存器S0-S1中减轻了由于软件控制而设置参数的工作。因此，可以减少软件代码量。在这种情况下，建议在启动时，选择整个存储体S0作为参数组选择寄存器的初始重置值，和将存储体S0的参数组设置成与低速模式相对应。并且，可以将参数组的一部分存储在ROM中，以便静态地使用。

(第三实施例)

图4是例示本发明的第三实施例的方块图。标号31表示CPU，标号32表示存储器控制器，和标号33表示含有存储体共享和使用的访问参数的参数组寄存器组。在参数组寄存器组33中，存在含有元素P0-Pn的参数组S0-Sn。标号34表示最终要访问的外部存储器组。与元素P0-Pn相对应的元素定义同步/异步模式、访问参数、确定访问波形的AC参数、外部控制信号的极性、外部脉冲串的数量等。

CPU31的主机通过从总线35访问存储器控制器32。CPU31通过与从总线35不同的从总线36设置寄存器组33的参数。参数组选择寄存器37从参数组寄存器组33的参数组S0-Sn当中选择参数组，以便与每个存储体相对应。参数组选择寄存器37存储选择参数组S0-Sn的存储体B0-Bm每一个的唯一标识符。在本实施例中，示出了参数组的数量是‘n+1’，和存储体的数量是‘m+1’。但是，参数组的数量不需要与存储体的数量匹配。基于由参数组选择寄存器37确定的对于每个存储体来说不同的访问模式，或基于根据该选择的相同访问模式访问外部存储器组34。

在存储器控制器32中，配备了带宽检测电路38，以便检测CPU31通过从总线35对外部存储器的访问频率。带宽检测电路38观察从总线35请求的事务处理的登记号，选择对访问频率和频带来说最佳的访问模式，并强制改变设置在参数组选择寄存器中的值。因此，可以依照访问频率升高或降低流畅地切换高或低速访问模式。当依照访问频率升高或降低准备了数个参数组选择寄存器时，可以选择任何一个参数组选择寄存器用于控制。

(第四实施例)

图5是例示本发明的第四实施例的方块图。标号41表示CPU，标号42表示存储器控制器，和标号43表示含有存储体共享和使用的访问参数的参数组寄存器组。在参数组寄存器组43中，存在含有元素P0-Pn的参数组S0-Sn。标号44表示最终要访问的外部存储器组。与元素P0-Pn相对应的元素定义同步/异步模式、确定访问波形的AC参数、外部控制信号的极性、外部脉冲串的数量等。

CPU41的主机通过从总线45访问存储器控制器42。CPU41通过与从总线45不同的从总线46设置寄存器组43的参数。参数组选择寄存器47从参数组寄存器组43的参数组S0-Sn当中选择参数组，以便与每个存储体相对应。参数组选择寄存器47存储选择参数组S0-Sn的存储体B0-Bm每一个的唯一标识符。在本实施例中，示出了参数组的数量是‘n+1’，和存储体的数量是‘m+1’。但是，参数组的数量不需要与存储体的数量匹配。基于由参数组选择寄存器47确定的对于每个存储体来说不同的访问模式，或基于根据该选择的相同访问模式访问外部存储器组44。

另外，节电模式识别信号从节电模式控制电路输入存储器控制器42中，以便在节电模式的情况下选择最佳访问模式，并强制改变设置在参数组选择寄存器中的值。因此，模式可以流畅地切换到与节电模式相对应的访问模式。当准备了与节电模式相对应的附加参数组选择寄存器时，可以选择任何一个参数组选择寄存器用于控制。

(第五实施例)

图6是例示本发明的第五实施例的方块图。标号51表示CPU，标号52表示存储器控制器，和标号53表示含有存储体共享和使用的访问参数的参数组寄存器组。在参数组寄存器组53中，存在含有元素P0-Pn的参数组S0-Sn。标号54表示最终要访问的外部存储器组。与元素P0-Pn相对应的元素定义同步/异步模式、访问参数、确定访问波形的AC参数、外部控制信号的极性、外部脉冲串的数量等。

CPU51的主机通过从总线55访问存储器控制器52。CPU51通过与从总线55不同的从总线56设置寄存器组53的参数。参数组选择寄存器57从参数组寄存器组53的参数组S0-Sn当中选择参数组，以便与每个存储体相对应。参数组选择寄存器57存储选择参数组S0-Sn的存储体B0-Bm每一个的唯一标识符。在本实施例中，示出了参数组的数量是‘n+1’，和存储体的数量是‘m+1’。但是，参数组的数量不需要与存储体的数量匹配。基于由参数组选择寄存器57确定的对于每个存储体来说不同的访问模式，或基于根据该选择的相同访问模式访问外部存储器组54。

另外，在存储器控制器52中还配备了访问模式定序器58和事件触发寄存器59。访问模式定序器58是事先为每个存储体保存访问模式改变顺序的电路。访问模式依照在访问模式定序器58中编程的顺序变化。访问模式变化定时通过写入事件触发寄存器59中来通知。由于事件触发寄存器59只用于检测访问模式变化定时，所以事件触发寄存器59可以代替另一个硬件事件。

根据本发明实施例的存储器控制器可用于含有数个定义访问模式的参数或数个要访问的外部存储体，从而具有复杂配置的存储器接口。

Claims

1.一种将CPU要访问的存储空间划分成数个存储体和根据通过与每个存储体相对应的参数组确定的访问模式访问每个存储体的存储器控制器，该存储器控制器包含：

寄存器，用于从以能够公用在每个存储体中的表格的形式存储参数组的参数组寄存器中选择与每个存储体相对应的参数组，和为每个存储体设置访问模式。

2.根据权利要求1所述的存储器控制器，

其中，该寄存器存储与每个存储体相对应的参数组的标识符。

3.根据权利要求2所述的存储器控制器，

其中，寄存器被设置在存储空间中的未定义区中。

4.根据权利要求1所述的存储器控制器，

其中，参数组的数量小于存储体的数量。

5.根据权利要求4所述的存储器控制器，

其中，初始值是与低速模式相对应的参数组。

6.根据权利要求1所述的存储器控制器，进一步包含：

只读存储器，用于存储事先估计使用的参数组。

7.根据权利要求1所述的存储器控制器，进一步包含：

带宽检测电路，用于检测CPU对存储体的访问频率并根据访问频率选择参数组。

8.根据权利要求1所述的存储器控制器，进一步包含：

带宽检测电路，用于检测CPU对存储体的访问频率并根据访问频率改变参数组选择寄存器的设置值。

9.根据权利要求1所述的存储器控制器，进一步包含：

节电模式控制电路，用于在节电模式下，选择与节电模式相对应的访问模式。

10.根据权利要求1所述的存储器控制器，进一步包含：

访问模式定序器，用于保存按照预定事件切换对存储体的访问模式的序列。

11.根据权利要求10所述的存储器控制器，进一步包含：

事件触发寄存器，用于检测事件和将切换存储体的定时通知访问模式定序器。