CN105453480B - 合并单元 - Google Patents

Abstract

本发明针对一种合并单元，其包括第一媒体访问控制器MAC、第二媒体访问控制器、物理层收发器PHY和以太网端口，其中所述第一MAC适于识别和转发用于时间同步的包，且所述PHY适于将从所述以太网端口接收的数据转发到所述第一MAC和所述第二MAC，且经由所述以太网端口发射来自所述第一MAC和/或所述第二MAC的包。来自所述第一MAC的所述包与来自所述第二MAC的所述相比具有较高优先级。所述第一MAC和所述PHY实施在FPGA芯片中。在所述合并单元中，单一以太网光纤链路可共享以用于时间同步和MU系统配置、测试和/或在线诊断，同时保证±1us时间同步精确度。

Description

合并单元

技术领域

本申请案大体上涉及子站自动化。特定来说，本申请案涉及子站自动化系统(SAS)中的合并单元(MU)。

背景技术

国际电工委员会(IEC)60044-8将MU界定为到电流或电压变换器的接口。MU用于收集和处理从电流变换器(CT)和/或电压变换器(VT)取样的数据，且经由光纤发射系统将数据转发到进一步的设备。在合并单元(MU)中，始终存在用于系统配置、测试和在线诊断的接口，例如RS232、RS485、USB、以太网等。目前，在大多数现有MU中，存在用于系统配置、测试和在线诊断的专门接口(例如，专门以太网光纤接口)。然而，专门接口将增加MU的成本。

经由光纤链路的IEEE 1588变得更流行，用于使MU同步到外部最高级时钟。IEEE1588链路并不是点对点连接，且不具有与取样测量值发射信道一样的沉重通信负载。

图1A展示传统MU中的IEEE 1588的定时过程，其中IEEE 1588通信与不同种类的通信共享以太网端口。大多数现有MU基于现场可编程门阵列芯片(下文称作“FPGA”)和一或多个微控制器单元(下文称作“MCU”)实施，其中MU的核心模块实施在FPGA中且其它功能模块建置在外围MCU上。如图1A中所展示，IEEE 1588协议堆栈实施在MCU(微控制器单元)中，其具有支持IEEE 1588的经建置媒体访问控制器(MAC)。MAC将从光纤端口(也称作“FO”)接收的IEEE 1588包转发到MCU上的IEEE 1588处理模块，其处理这些包且产生每秒脉冲(PPS)信号并将此信号发射到FPGA用于MU时间同步。MU的基本功能模块(例如取样值的接收、处理和发射)实施在FPGA中。

图1B展示另一传统合并单元中的IEEE 1588的定时过程。IEEE 1588协议堆栈实施在MCU中，在MCU上存在连接到支持IEEE 1588的外部物理层收发器(下文称作“PHY”)的正常MAC。PHY将从光纤端口接收的IEEE 1588包转发到MCU中的IEEE 1588处理模块，其处理这些包且产生PPS信号。

在图1A和图1B中展示的两个合并单元中，IEEE 1588链路可与具有其它目的的通信共享以太网端口。

发明内容

本发明的实施例提供一种MU。所述合并单元包括第一媒体访问控制器、第二媒体访问控制器、物理层收发器和以太网端口。第一媒体访问控制器适于识别和转发用于时间同步的包。物理层收发器适于将从以太网端口接收的数据转发到第一媒体访问控制器和第二媒体访问控制器，且经由以太网端口发射来自所述第一媒体访问控制器和所述第二媒体访问控制器的包。用于时间同步的包可为IEEE 1588包。以太网端口可为光纤端口。

在MU中，IEEE 1588通信可与其它目的通信共享以太网端口，这简化了MU的硬件设计、改进了可靠性且降低了材料成本。为实现较高时间同步精确度，来自所述第一媒体访问控制器的包与来自所述第二媒体访问控制器的包相比具有较高优先级。所述第一媒体访问控制器和所述物理层收发器实施在现场可编程门阵列芯片中。

根据本发明的实施例，物理层收发器可经配置有第一FIFO缓冲器和第二FIFO缓冲器，其分别存储来自第一媒体访问控制器和第二媒体访问控制器的包。第一FIFO缓冲器中的包将首先发射使得IEEE 1588包可经实时处理，因为第一FIFO缓冲器中的包与第二FIFO缓冲器中的包相比具有较高优先级。

根据本发明的实施例，合并单元可进一步包括IEEE 1588处理模块，用于基于从第一媒体访问控制器接收的包提供同步定时信息。IEEE 1588处理模块可实施在现场可编程门阵列芯片中。利用FPGA的IEEE 1588协议的实时实施方案可较好地保证±1us的时间同步精确度。

根据本发明的实施例，第二媒体访问控制器可建置在微控制器单元上。微控制器单元可为具有低成本的独立芯片。或所述微控制器单元可实施在现场可编程门阵列芯片中。基于FPGA的单一SOC能够容易地生产和维修。

根据本发明的实施例，合并单元可进一步包括配置模块，其实施在上面建置第二媒体访问控制器的微控制器单元上。配置模块可用于对合并单元进行配置、测试和/或在线诊断。单一以太网光纤链路可经共享以用于IEEE1588时间同步和MU系统配置、测试和/或在线诊断。此简化了合并单元的硬件设计、改进了可靠性并降低了成本。

根据本发明的实施例，所述配置模块可为内嵌网络服务器，其为用户提供网页以对合并单元进行配置、测试和/或在线诊断。物理层收发器可经由以太网端口接收用户在网页上输入的合并单元的配置参数，且经由以太网端口发射从合并单元检索的信息用于在网页上向用户显示。网络服务器可基于在其上建置第二MAC的MCU上运行的操作系统而容易地实施。用于MU系统配置、测试和在线诊断的基于网络的用户接口与安装在PC或膝上型计算机上的常规工程化工具相比更加用户友好且方便。

根据本发明的实施例，物理层收发器与两个媒体访问控制器之间的接口是MII、RMII或GMII。

本发明的各种实施例的细节在附图和下文的描述中进行阐述。

附图说明

通过参考结合附图进行的以下描述，本发明的前述和其它目标、方面、特征和优点将变得更加显而易见并且得到更好的理解，附图中：

图1A说明传统合并单元中的IEEE 1588的定时过程的实施例；

图1B说明传统合并单元中的IEEE 1588的定时过程的另一实施例；

图2说明根据本发明的实施例的合并单元中的IEEE 1588的示范性定时过程；

图3说明根据本发明的实施例的示范性合并单元的框图；

图4说明根据本发明的实施例的合并单元中的示范性PHY的框图。

具体实施方式

合并单元借助于实例且不作为对附图中的图式的限制来说明，其中相同参考指示相似的元件。应注意，对本发明中“一”或“一个”或“一些”实施例的提及未必是指相同的实施例，并且此类参考意指至少一个。

图2说明根据本发明的实施例的合并单元中的IEEE 1588的示范性定时过程。合并单元具有实施在FPGA芯片中的媒体访问控制器MAC 1和物理层收发器PHY。PHY可同时将从一个以太网端口(例如一个光纤端口)接收的数据转发到MAC 1和另一媒体访问控制器(在本文中称作“MAC 2”)，且可经由相同光纤端口发射来自MAC 1和MAC 2的包。MAC 1经配置以识别和转发到达和来自IEEE 1588处理模块的IEEE 1588包，且因此还可在本文中被称作“IEEE 1588MAC”。IEEE 1588处理模块基于来自MAC 1的IEEE 1588包提供用于MU的同步定时信息。MAC 2可除IEEE 1588包之外发射用于其它目的的包.MAC 2可建置在MCU上。在一实施例中，MCU可为具有低成本的独立芯片。在另一实施例中，MCU可实施在FPGA芯片中，例如FPGA芯片中的软IP核心(SOC)。基于FPGA的单一SOC容易生产和维修。PHY与两个MAC之间的接口可为MII、RMII或GMII。在图2中展示的MU中，IEEE 1588通信可与用于其它目的的通信共享以太网光纤端口，这简化了合并单元的硬件设计、改进了可靠性且降低了材料成本。

在一些实施例中，为实现较高时间同步精确度，来自MAC 1的包与来自MAC 2的包相比具有较高优先级，且将首先发送。举例来说，物理层收发器(PHY)可经配置有两个发射FIFO缓冲器，Tx FIFO 1和Tx FIFO 2，其分别存储来自MAC 1和MAC 2的包。Tx FIFO 1中的包将首先发射使得IEEE 1588包可经实时处理。

在一些实施例中，IEEE 1588处理模块可实施在FPGA芯片中。利用FPGA的IEEE1588协议的实施方案可保证±1us内的时间同步精确度。

进一步参看图2，在一些实施例中，关于MU的配置、测试和/或在线诊断的信息还可经由MU与用户之间的光纤端口发射，所述光纤端口用于发射IEEE 1588包。如图2中所展示，配置模块可实施在上面建置MAC 2的MCU上。配置模块用于供用户对MU进行配置、测试和/或在线诊断。如上文所论述，MCU可为低成本独立芯片或可实施在FPGA芯片中。举例来说，MCU为实施在FPGA芯片中的软核心。由用户输入的系统配置参数由配置模块经由光纤端口接收，且随后用于经由MCU与FPGA芯片之间的接口配置功能模块。MCU与FPGA之间的接口可为IIC、SPI或8/16/32数据总线等。测试结果和/或系统状态经由所述接口(IIC、SPI或8/16/32数据总线)从MU模块检索且经由所述光纤端口发出到用户。单一以太网光纤链路因此经共享用于IEEE 1588时间同步以及MU系统配置、测试和在线诊断。此简化了合并单元的硬件设计、改进了可靠性并降低了材料成本。

在一些实施例中，配置模块可为内嵌网络服务器，其提供网页供用户对合并单元进行配置、测试和在线诊断。PHY可经由光纤端口接收由用户在网页上输入的合并单元的系统配置参数，且经由光纤端口发射从合并单元检索的信息(例如，测试结果和/或系统状态)用于在网页上向用户显示。网络服务器可基于在其上建置MAC 2的MCU上运行的操作系统而容易地实施。用于MU系统配置、测试和在线诊断的基于网络的用户接口与安装在个人计算机或膝上型计算机上的常规工程化工具相比更加用户友好且方便。

现参看图3，其说明根据本发明的实施例的示范性合并单元的框图。在MU中，IEEE1588光纤链路与MU系统配置、测试和在线诊断共享。如图3中所展示，PPS FO、IRIG-B(靶场仪器组-B标准)FO和IEEE 1588FO可用于与外部最高级时钟的时间同步。归因于经由以太网网络的精确时间同步的益处，IEEE 1588正变成用于精确时间同步的主流技术。除时间同步外，IEEE 1588FO还用作用于例如MU系统配置、测试和/或在线诊断的基于网络的用户交互的接口。适应IEEE 802.3的PHY实施在FPGA中，其同时将从IEEE 1588FO接收的数据转发到MAC 1和MAC 2。PHY经配置有两个发射FIFO缓冲器，Tx FIFO 1和Tx FIFO 2，其分别存储来自MAC 1和MAC 2的包。为实现较高时间同步精确度，来自MAC 1的Tx FIFO 1中的包与来自MAC 2的Tx FIFO 2中的包相比具有较高优先级，且将首先经由IEEE 1588FO发射。

图4说明根据本发明的实施例的MU中的示范性PHY的框图。在所述实例中，PHY与两个MAC之间的接口为MII。在其它实施方案中，其可为MII、RMII或GMII等。每当PHY接收来自光纤端口的数据，其经由两个MAC之间的MII中的接收接口(RXD、RXDV、RXER、RXC)同时将所接收的数据转发到MAC 1和MAC 2。经由MII中的发射接口(TXC、TXEN、TXD)从MAC 1接收的包保存在Tx FIFO 1中。并且，从MAC 2接收的包存储在Tx FIFO 2中。Tx FIFO 1中的包经由光纤端口首先发射。

进一步参看图3，MAC 1经配置以识别和转发到达和来自IEEE 1588实时堆栈模块的IEEE 1588包。除MAC提供的正常功能外，MAC 1还可利用IEEE 1588版本1和版本2监视事件消息。在检测此事件信息后，MAC 1将俘获所述发射，接收时戳且将时戳值提供到IEEE1588实时堆栈模块。在一些实施例中，MAC 1可基于第3方IP核心实现。IEEE 1588实时堆栈模块实施IEEE 1588V1和V2协议，且基于同步协议的结果更新IEEE 1588计时器单元和控制模块上的IEEE 1588时钟。除从MAC 1接收的IEEE 1588包之外的其它包直接由IEEE 1588实时堆栈滤波。IEEE 1588计时器单元和控制模块将经同步时间信息提供到MU系统，且产生到ADC取样信号产生器的每秒脉冲(PPS)，所述ADC取样信号产生器输出ADC取样信号以控制ADC取样。IEEE 1588实时堆栈模块以及IEEE 1588计时器单元和控制模块实施在FPGA芯片中以确保时间同步精确度。

如图3中所展示，来自CT/VT的经取样数据由ADC(模/数转换器)模块从模拟信号转换为数字信号，由ADC样本数据处理模块处理，由IEC61850-9-2LE电报打包模块封装且经由以太网光纤链路发射。在图3中，可被称作取样值发射光纤端口(SV FO)的两个光纤端口用于利用IEC 61850-9-2或IEC 61850-9-2LE协议发射CT/VT取样值。为保证模拟取样与电报输出之间的时间延迟(1.5ms-2ms)以及具有±1us内的每秒脉冲(PPS)准确性的取样时间同步，IEC 61850-9-2或IEC 61850-9-2LE协议和取样信号产生实施在FPGA芯片中，例如Altera Cyclone系列。

如上文所提及，MAC 2可出于除IEEE 1588通信以外的其它目的发射通信封装。在此实例中，基于在MCU上运行的OS实施内嵌网络服务器，其提供网页供用户对MU进行配置、测试和在线诊断。由用户在网页上输入的系统配置参数将发布到网络服务器，且随后用于经由MCU与FPGA芯片之间的接口配置功能模块。所述接口可为IIC、SPI或8/16/32数据总线等。用户可经由网页对MU系统进行在线测试和诊断。测试结果和/或系统状态经由例如IIC、SPI或8/16/32数据总线等接口从MU模块检索，且经由IEEE 1588FO发射以在网页上显示给用户。从MAC 2接收的IEEE 1588包由MAC 2驱动器滤波。MCU可为独立芯片或实施在FPGA芯片中的软IP核心。

尽管已经通过举IEEE 1588协议和光纤端口作为实例说明本发明的以上实施例，但应了解，经由以太网和以太网端口的其它时间同步协议可用于本发明的实施例中。如从以上论述了解，根据本发明的实施例的合并单元可与MU系统配置、测试和在线诊断共享IEEE 1588光纤链路，且保证±1us内的时间同步精确度。虽然已经描述合并单元的某些实施例，但这些实施例是示范性的且决不限制所描述方法或系统的范围。在不脱离本发明的最广泛范围的情况下，相关领域的技术人员可实行对所描述的合并单元的形式和细节的改变。因此，本文中所描述的本发明的范围不应被任何示范性实施例限制并且应该根据所附权利要求书及其等效物进行界定。

Claims (11)

1.一种合并单元，其包括：

第一媒体访问控制器、第二媒体访问控制器、物理层收发器和以太网端口；

其中所述第一媒体访问控制器经配置以识别和转发用于时间同步的包；所述物理层收发器经配置以将从所述以太网端口接收的数据转发到所述第一媒体访问控制器和所述第二媒体访问控制器，且经由所述以太网端口发射来自所述第一媒体访问控制器和所述第二媒体访问控制器的包；来自所述第一媒体访问控制器的所述包与来自所述第二媒体访问控制器的所述包相比具有较高优先级；以及

其中所述第一媒体访问控制器和所述物理层收发器实施在现场可编程门阵列芯片中；

其中所述物理层收发器经配置有第一FIFO缓冲器和第二FIFO缓冲器，其分别存储来自所述第一媒体访问控制器和所述第二媒体访问控制器的包。

2.根据权利要求1所述的合并单元，其中用于时间同步的所述包是IEEE1588包。

3.根据权利要求2所述的合并单元，其进一步包括IEEE 1588处理模块，用于基于从所述第一媒体访问控制器接收的所述包提供所述同步定时信息。

4.根据权利要求3所述的合并单元，其中所述IEEE 1588处理模块实施在所述现场可编程门阵列芯片中。

5.根据权利要求1所述的合并单元，其中所述第二媒体访问控制器建置在微控制器单元上。

6.根据权利要求5所述的合并单元，其中所述微控制器单元为独立芯片。

7.根据权利要求5所述的合并单元，其中所述微控制器单元实施在所述现场可编程门阵列芯片中。

8.根据权利要求5所述的合并单元，其进一步包括配置模块，所述配置模块实施在所述微控制器单元上，且用于对所述合并单元进行配置、测试或在线诊断。

9.根据权利要求8所述的合并单元，其中所述配置模块为内嵌网络服务器，其为用户提供网页以对所述合并单元进行配置、测试和在线诊断。

10.根据权利要求9所述的合并单元，其中所述物理层收发器从所述以太网端口接收用户在所述网页上输入的合并单元的配置参数，且经由所述以太网端口发射从所述合并单元检索的信息用于在所述网页上向用户显示。

11.根据权利要求1-10中任一权利要求所述的合并单元，其中所述以太网端口为光纤端口。