CN106873464A - 一种可重构机载分布式采集系统及方法 - Google Patents

Abstract

本发明公开了一种可重构机载分布式采集系统及方法。本发明通过采用两级模块化设计即系统采用节点的模块化设计，各节点采用板卡的模块化设计，克服了现有技术中存在的记载采集系统扩展性、适应性差的问题，针对新的需求只需重新开发一款新的采集板卡，而对于系统本身不需要改变，减少的开发成本，最大限度地提高了系统的可扩展性和架构灵活性，即具有可重构性。本发明可广泛应用于各种机载分布式采集系统。

Description

一种可重构机载分布式采集系统及方法

技术领域

本发明涉及机载分布式数据采集系统及方法，用于采集飞机上多种待测参数。

背景技术

FPGA: Field－Programmable Gate Array，现场可重构门阵列。

1553B：1553B总线是飞机内部的时分、指令/应答多路传输总线。

FC: Fibre Channel，光纤通道。

随着计算机技术和通信技术的发展，机载数据采集系统已从少量数据的采集、记录发展为大容量、大规模数据的实时采集、传输和记录处理，而数据之间都存某种对应关系，这对数据采集系统实时性传输能力与多任务管理能力提出了更高的要求。基于试飞测试采集数据种类多、分布广等特点，采用分布式采集系统得到广泛的共识。

当前国内的专用机载数据采集设备，针对性比较强，对新需求扩展性不强，对不同需求适应性差，不能完全满足当前试飞测试的需求。另外也有一些基于嵌入式的分布式系统在研究，虽然设计比较简单，但存在采集的同步性差、总线数据容量小等问题，不能满足快速发展的机载测试要求。

发明内容

为了解决上述技术问题，本发明的目的是提供一种可扩展性强的机载分布式采集系统及方法。

本发明所采用的技术方案是：

一种可重构机载分布式采集系统，包括主节点和多个子节点，所述主节点包括主控板和若干块通信转换板，所述通信转换板均与主控板连接；所述子节点包括通信编码板和若干块功能板，所述功能板均与通信编码板连接，所述功能板为采集板、存储板或通信转换板；所述子节点的通信编码板与主节点或上一级子节点的通信转换板连接。

优选的，所述主节点和多个子节点均设置在飞机上的不同位置，所述通信转换板为光电转换板，所述光电转换板与通信编码板通过光纤连接。

优选的，所述主节点还包括时码板，所述时码板与主控板连接，所述时码板用于为主控板提供系统时间信息和秒脉冲。

优选的，所述子节点还包括存储板，所述存储板与通信编码板连接；所述子节点还包括通信转换板，所述子节点的通信转换板与下一级子节点的通信编码板连接；所述采集板包括DI采集板、ADI采集板、视频采集板、1553B采集板、422采集板和以太网采集板中的一种或多种采集板。

优选的，所述系统还包括配置计算机，所述配置计算机通过千兆以太网与主控板连接。

优选的，所述主控板和通信编码板均采用FPGA实现数据的转发和处理。

优选的，所述系统用于完成链路延时测试步骤：主节点的主控板发送链路测试指令，待测试子节点的通信编码板接收到该指令后立即进行回复，主控板通过测试发送指令到接收指令的时间差Δt和子节点的反应时间 Δt1，计算出该子节点实际的链路延时，其中，链路延时t=(Δt-Δt1)/2。

优选的，所述系统还用于完成节点时间同步步骤：主节点的主控板每秒对子节点的通信编码板进行一次授时，各子节点根据接收授时命令及链路延时，修正本子节点的时间。

一种可重构机载分布式采集方法，其应用于一种可重构机载分布式采集系统，所述方法包括链路延时测试步骤：主节点的主控板发送链路测试指令，待测试子节点的通信编码板接收到该指令后立即进行回复，主控板通过测试发送指令到接收指令的时间差Δt和子节点的反应时间 Δt1，计算出该子节点实际的链路延时，其中，链路延时t=(Δt-Δt1)/2。

优选的，所述方法还包括节点时间同步步骤：主节点的主控板每秒对子节点的通信编码板进行一次授时，各子节点根据接收授时命令及链路延时，修正本子节点的时间。

本发明的有益效果是：

本发明通过采用两级模块化设计即系统采用节点的模块化设计，各节点采用板卡的模块化设计，克服了现有技术中存在的记载采集系统扩展性、适应性差的问题，针对新的需求只需重新开发一款新的采集板卡，而对于系统本身不需要改变，减少的开发成本，最大限度地提高了系统的可扩展性和架构灵活性，即具有可重构性。

另外，本发明还通过采用FPGA作为核心处理器件，由于FPGA并行实时特性，不存在嵌入式系统线程调用的不确定性问题，数据传输的延时误差是确定的，通过对系统各节点传输延时测量修正，可保证系统同步采集的精度。各节点之间通过光纤传输数据，保障了数据远距离高速传输的可靠性和稳定性。通过系统上电测量各子节点的链路延时，并在时间同步时进行修正，以保证系统的同步。

本发明可广泛应用于各种机载分布式采集系统。

附图说明

下面结合附图对本发明的具体实施方式作进一步说明：

图1是本发明系统第一种实施例的节点拓扑结构示意图；

图2是本发明系统第二种实施例的电路架构拓扑图；

图3是本发明系统一种实施例的主控板数据转发功能接口示意图；

图4是本发明系统一种实施例的通信编码板数据转发功能接口示意图；

图5是本发明系统一种实施例的光电转换板数据转发功能接口示意图。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

针对现有机载分布式采集系统适应性不强，同步性差的问题，本实施例设计了一种基于FPGA的可重构的机载分布式实时采集系统。利用FPGA实时并行处理的特点，在实现分布式测量功能基础上，提高了采集的同步性。

如图1和图2所示，一种可重构机载分布式采集系统，包括主节点1和3个子节点2，主节点1包括主控板11和若干块通信转换板，通信转换板均与主控板11连接；子节点2包括通信编码板21和若干块功能板，所述功能板均与通信编码板21连接，所述功能板为采集板、存储板22或通信转换板；主节点1的主控板11通过通信转换板与各子节点2的通信编码板21连接。主节点1和多个子节点2均设置在飞机上的不同位置，通信转换板为光电转换板12，光电转换板12与通信编码板21通过光纤连接。主节点1还包括时码板13，时码板13与主控板11连接，时码板13用于为主控板11提供系统时间信息和秒脉冲。所述采集板包括DI采集板231（数字信号输入采集板）、ADI采集板232（模拟信号输入采集板）、视频采集板233、1553B采集板234、422采集板235（422串口信号输入采集板）和以太网采集板236中的一种或多种采集板。系统还包括配置计算机3，配置计算机3通过千兆以太网与主控板11连接。主控板11和通信编码板21均采用FPGA实现数据的转发和处理。

具体的，机载分布式实时采集系统，其主要包括：配置计算机3，主控板11，通信编码板21，光电转换板12，其它各种功能板卡等组成。

配置计算机3根据配置系统的拓扑结构及各功能板卡的配置参数，生成功能板卡的配置文件以及系统工作参数。

主控板11是系统的核心板卡，可通过以太网口与配置计算机3相连接，进行系统各种工作参数的配置。工作过程对系统的各功能板卡进行配置，完成各功能板卡采集数据的收集、处理及转发。

通信编码板21完成各子节点2数据的收集、处理及转发。

光电转换板12具备系统扩展子节点2的功能。

本实施例中，机载分布式采集系统采用实时数据通信模式，将分散在飞机不同位置的多个采集节点连接构成一个分布式系统。其中，最小单元是板卡，包括主控板11、通信编码板21及各种功能板卡，功能板卡中除时码板13、光电转换板12、存储板22为非采集类功能板卡外，其他全部是采集类板卡。系统中可工作的最小单元是节点（主节点1和子节点2），每个节点由主控板11/通信编码板21和各种功能板卡组成。节点中主控板11/通信编码板21是节点的基本组成部分即必须存在且位置固定，其他功能板卡可根据实际需要，进行添加和删除，扩展性、灵活性和适应性高。系统中，主节点1通过光电转换板12进行下一级子节点2的扩展。本实施例中，一块光电转换板12最多可以扩展2各子节点2，节点之间通过光纤进行连接，如图2所示。

工作过程中，系统工作分为两个阶段：交互配置阶段和时隙工作阶段。两阶段的设计有利于系统的统一配置和同步工作。

1.交互配置阶段。

交互配置阶段系统读取配置计算机3的配置信息，对系统的拓扑结构进行检查，配置计算机3通过主控板11对需要配置的板卡进行配置，在交互配置阶段所有的采集功能板卡都处于配置等待状态并不进行数据采集。

2.时隙工作阶段。

所有配置完成后，主节点1发送进入时隙工作模式命令，系统进入时隙工作阶段，各采集板卡开始同步采集数据，并按照时隙配置采用分时的方式将采集数据依次发送到主控板11，再由主控板11统一完成数据处理、转发，最终通过PCM进行下传或存储板22进行记录。

本实施例中，主控板11和通信编码板21均采用FPGA实现数据的转发和处理。

基于FPGA的主控板11数据转发设计如图3所示，主控板11通过底部的8路1.25Gbps高速串行收发器（包括8路输入选择端GX_RX[1-8]和8路分路输出端GX_TX[1-8]）与内部功能板卡（光电转换板12和时码板13）相连，主控板11通过查询8路高速收发器接收端口（输入选择端GX_RX[1-8]），对接收进行判断，一断但有数据即接收该路数据并通过配置（数据交换）将数据从对应的高速收发器输出端（分路输出端GX_TX[1-8]）发送出去。

基于FPGA的通信编码板21数据转发设计如图4所示，通信编码板21通过底部的8路1.25Gbps高速串行收发器（包括电信号接口： 8路输入选择端GX_RX[1-8]和8路分路输出端GX_TX[1-8]）与内部功能板卡（DI采集板231、ADI采集板232、视频采集板233、1553B采集板234、422采集板235和以太网采集板236）相连，通过顶部的光纤接口（包括光纤输入接口FC_RX和光纤输出接口FC_TX）与主节点1的光电转换板12相连，由高速收发器的输入选择端GX_RX[1-8]接收的内部采集数据直接通过光纤输出接口FC_TX转发到上一级节点（主节点或上一级子节点），由光纤输入接口FC_RX接收到的数据通过判断选择从高速收发器的分路输出端GX_TX[1-8]输出。

光电转换板12的数据转发设计如图5所示，光电转换板12通过底部的1路1.25Gbps高速串行收发器（包括电信号接口： 1路输入选择端GX_RX和1路分路输出端GX_TX）与本节点的主控板11/通信编码板21相连，通过顶部的2个光纤接口（包括2路光纤输入接口FC_RX[1、2]和2路光纤输出接口FC_TX[1、2]）与下一级子节点2的通信编码板21相连，由高速收发器的输入选择端GX_RX接收的数据由配置决定转发到2路光纤输出接口FC_TX[1、2]的其中一个，由光纤输入接口FC_RX[1、2]接收到的数据通过底部高速收发器的分路输出端GX_TX发送给主控板11/通信编码板21。

下面针对图2中，以1个主节点1、3个子节点2为例，对各系统的各部分进行详细说明。本实施例中，主节点1由主控板11及功能板卡（最多8块）构成，子节点2由通信控制板及功能板卡（最多8块）构成。系统通过光电转换板12进行下一级子节点2的扩展，一块光电转换板12最多可以扩展2各子节点2，所以扩展3各子节点2，至少需要2块光电转换板12。

1.主节点1功能定义

主节点1一般由主控板11、光电转换板12、时码板13、底板及采集功能板卡等组成，具有如下功能：

时码板13采集外部时码源（GPS/IRIGB-AC/IRIGB-DC），解码后为主控板11提供系统时间信息及秒脉冲；

光电转换板12完成数据/指令包转发功能，不实现任何协议及配置功能，对于系统拓扑来说处于透明状态；

主控板11实现上电后对系统的初始化功能，包括配置文件本地加载、建立拓扑表、对系统各功能板卡的配置检查、为各节点通信板解析并下发时隙配置、为通信编码板21（PCM板）解析并下发格式/格栅配置、测试链路延时、对系统进行授时、发起同步采集指令等工能；进入采集工作阶段后，所有数据都将经过主控板11，主控板11实现数据路由转发功能。

2.子节点2功能定义

子节点2一般由通信编码板21、底板及采集功能板卡等组成，具有如下功能：

采集板实现相应数据采集功能，上电后默认进入指令交互阶段，等待主控板11发现拓扑以及配置等指令，当收到来自通信编码板21（PCM板）的取数脉冲后开始进行数据采集并根据脉冲发送采集或填充数据包；

通信编码板21上电后默认进入指令交互阶段，等待主控板11发现拓扑以及时隙配置、PCM格式/格栅配置，当收到来自主控板11的开始采集指令后解析配置，到下一秒到来后开始按时隙发送通道取数脉冲；采集工作阶段，通信编码板21将会收到整个系统的所有采集数据包，结合时隙配置和PCM格栅配置，在相应的时隙等待相应板卡的数据包，如果该时隙收到的是其他板卡数据包则丢弃并通过BIT指示错误，如果该时隙无相应板卡的数据包则补填充包。

需要说明的是，子节点2也可以通过插入通信转换板（光电转换板12），实现连接到下一级子节点2。也即是说，子节点2可以有多级设计，主节点1通过光电转换板12连接到第一级子节点2，子节点2通过光电转换板12连接到下一级子节点2。因此，本系统具有较强的可扩展性、组网灵活性和较高的环境适应性。其数据传输和处理如上述实施例所述，在此不做赘述。

本实施例中，系统用于完成链路延时测试步骤：主节点1的主控板11发送链路测试指令，待测试子节点2的通信编码板21接收到该指令后立即进行回复，主控板11通过测试发送指令到接收指令的时间差Δt和子节点2的反应时间 Δt1，计算出该子节点2实际的链路延时，其中，链路延时t=(Δt-Δt1)/2。

本实施例中，系统还用于完成节点时间同步步骤：主节点1的主控板11每秒对子节点2的通信编码板21进行一次授时，各子节点2根据接收授时命令及链路延时，修正本子节点2的时间。

FPGA以单个时钟周期为运行周期并且处理相同数据的时间周期固定的特点，在交互阶段由主控板11发起对各子节点2的链路延时测量。在测试时由主控板11发送链路测试指令，待测试的节点通信编码板21接收到该指令后立即进行回复，主控板11通过测试发送指令到接收指令的时间差Δt，通过理论分析出子节点2的反应时间 Δt1（这此取通信编码板21对测试指令的反应时间），(Δt-Δt1)/2即为节点实际的链路延时t。

为了保证系统各节点同步，主控板11每秒对子节点2进行一次授时，各子节点2根据接收授时命令及链路延时，修正本地的时间。从而保证各节点时间同步。本实施例中，本地时间=主板授时+链路延时。

系统各功能板卡可完成独立采集功能，当同步脉冲到来时，所有的采集板卡进行数据采集，并在采集数据前附加上采集的时间以便事后处理，采集到的数据按照系统配置依次将数据发出，通过通信编码板21、光纤、光电转换板12等最终送给主控板11，主控板11对数据处理后转发到系统配置的板卡（一般是存储板22）。

一种可重构机载分布式采集方法，其特征在于，其应用于一种可重构机载分布式采集系统，方法包括链路延时测试步骤：主节点1的主控板11发送链路测试指令，待测试子节点2的通信编码板21接收到该指令后立即进行回复，主控板11通过测试发送指令到接收指令的时间差Δt和子节点2的反应时间 Δt1，计算出该子节点2实际的链路延时，其中，链路延时t=(Δt-Δt1)/2。

优选的，方法还包括节点时间同步步骤：主节点1的主控板11每秒对子节点2的通信编码板21进行一次授时，各子节点2根据接收授时命令及链路延时，修正本子节点2的时间。

本系统的有益效果包括：

1、本系统采集两级模块化设计即系统采用节点的模块化设计，节点采用板卡的模块化设计，以最大限度的提高了系统灵活性即具有可重构性。按照机载测试任务的需求快速搭建所需功能的分布式采集系统，搭建完成后通过系统配套的配置计算机对新系统进行描述，生成系统配置参数，使用千兆以太网下载系统配置，重新上电，系统即可按照配置参数进行同步采集、记录。无论系统具备哪些数据采集功能，无论系统采集规模多大，其拓扑组成结构可完全一致。不同系统间的区别在于所使用的节点数量不同，节点内功能板卡不同。

2、针对新的需求只需重新开发一款新的采集板卡，而对于系统本身不需要改变，减少的开发成本。

3、本系统采用FPGA作为核心处理器件，由于FPGA并行实时特性，不存在嵌入式系统线程调用的不确定性问题，数据传输的延时误差是确定的，通过对系统各节点传输延时测量修正，可保证系统同步采集的精度。

以上是对本发明的较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (10)

1.一种可重构机载分布式采集系统，其特征在于，包括主节点和多个子节点，所述主节点包括主控板和若干块通信转换板，所述通信转换板均与主控板连接；所述子节点包括通信编码板和若干块功能板，所述功能板均与通信编码板连接，所述功能板为采集板、存储板或通信转换板；所述子节点的通信编码板与主节点或上一级子节点的通信转换板连接。

2.根据权利要求1所述的一种可重构机载分布式采集系统，其特征在于，所述主节点和多个子节点均设置在飞机上的不同位置，所述通信转换板为光电转换板，所述光电转换板与下一级子节点的通信编码板通过光纤连接。

3.根据权利要求2所述的一种可重构机载分布式采集系统，其特征在于，所述主节点还包括时码板，所述时码板与主控板连接，所述时码板用于为主控板提供系统时间信息和秒脉冲。

4.根据权利要求3所述的一种可重构机载分布式采集系统，其特征在于，所述采集板包括DI采集板、ADI采集板、视频采集板、1553B采集板、422采集板和以太网采集板中的一种或多种。

5.根据权利要求1至4任一项所述的一种可重构机载分布式采集系统，其特征在于，所述系统还包括配置计算机，所述配置计算机通过千兆以太网与主控板连接。

6.根据权利要求5所述的一种可重构机载分布式采集系统，其特征在于，所述主控板和通信编码板均采用FPGA实现数据的转发和处理。

7.根据权利要求1、2、3、4或6所述的一种可重构机载分布式采集系统，其特征在于，所述系统用于完成链路延时测试步骤：主节点的主控板发送链路测试指令，待测试子节点的通信编码板接收到该指令后立即进行回复，主控板通过测试发送指令到接收指令的时间差Δt和子节点的反应时间 Δt1，计算出该子节点实际的链路延时，其中，链路延时t=(Δt-Δt1)/2。

8.根据权利要求1所述的一种可重构机载分布式采集系统，其特征在于，所述系统还用于完成节点时间同步步骤：主节点的主控板每秒对子节点的通信编码板进行一次授时，各子节点根据接收授时命令及链路延时，修正本子节点的时间。

9.一种可重构机载分布式采集方法，其特征在于，其应用于如权利要求1至8任一项所述的一种可重构机载分布式采集系统，所述方法包括链路延时测试步骤：主节点的主控板发送链路测试指令，待测试子节点的通信编码板接收到该指令后立即进行回复，主控板通过测试发送指令到接收指令的时间差Δt和子节点的反应时间 Δt1，计算出该子节点实际的链路延时，其中，链路延时t=(Δt-Δt1)/2。

10.根据权利要求9所述的一种可重构机载分布式采集方法，其特征在于，所述方法还包括节点时间同步步骤：主节点的主控板每秒对子节点的通信编码板进行一次授时，各子节点根据接收授时命令及链路延时，修正本子节点的时间。