CN106773928B - 一种基于fpga的千兆tte端系统控制器 - Google Patents

一种基于fpga的千兆tte端系统控制器 Download PDF

Info

Publication number
CN106773928B
CN106773928B CN201611105529.5A CN201611105529A CN106773928B CN 106773928 B CN106773928 B CN 106773928B CN 201611105529 A CN201611105529 A CN 201611105529A CN 106773928 B CN106773928 B CN 106773928B
Authority
CN
China
Prior art keywords
frame
scheduling
buffer
message
udp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611105529.5A
Other languages
English (en)
Other versions
CN106773928A (zh
Inventor
罗泽雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Aeronautical Radio Electronics Research Institute
Original Assignee
China Aeronautical Radio Electronics Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Aeronautical Radio Electronics Research Institute filed Critical China Aeronautical Radio Electronics Research Institute
Priority to CN201611105529.5A priority Critical patent/CN106773928B/zh
Publication of CN106773928A publication Critical patent/CN106773928A/zh
Application granted granted Critical
Publication of CN106773928B publication Critical patent/CN106773928B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25257—Microcontroller

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Small-Scale Networks (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明公开了一种基于FPGA的千兆TTE端系统控制器，包含主处理器、FPGA电路、电源电路和千兆PHY电路，主处理器将TT数据、RC数据、BE数据输入FPGA电路；FPGA电路按照优先级对TT、RC、BE进行协议处理，在同步时钟计时到TT时间片的起始时刻点时读取TT帧调度发送；在同步时钟计时到RT时间片时读取RC帧、BE帧调度发送；所述千兆PHY电路用于实现了物理层功能。本发明实现了具有故障容忍的网络时钟同步基础上建立的时间触发传输机制，可在一定程度上提高数据通信的时间确定性、实时性、可靠性和安全性，同时支持事件类型消息传输，满足不同实时性要求等级的应用场合。

Description

一种基于FPGA的千兆TTE端系统控制器
技术领域
本发明属于航空电子系统中的机载总线通信技术领域，特别涉及时间触发通信架构下以太网的高实时性和高确定性通信的设计方法。
背景技术
现有主流的航空机载总线网络，由于采用基于事件触发通信机制，网络的端系统随时接入通信，有消息即可发送，不可避免的造成传输竞争，给端到端数据流传输带来不可控的延时和抖动，无法满足新型的航空电子系统对不同时间关键性和安全性相关的分布式通信应用的需求。时间触发以太网(TTE)属于时间触发架构下的新一代航空机载总线，在引入了时钟同步机制的基础上建立了全局的网络同步时钟，通过确定性的时间触发通信机制保证无竞争的TT帧通信，极大提高了网络通信的时间确定性和实时性；同时支持事件触发通信帧的传输，满足不同时间关键性等级的应用任务集成。
TTE端系统控制器作为TTE网络中不可或缺的组成部分，嵌入到每个航电通信子系统中，为各通信子系统与TTE交换机之间的连接提供统一接口，实现了网络设备间的不同时间关键性的数据传输应用。
当前主流的一种基于以太网的航空机载总线AFDX，正广泛应用于各机型的航电系统中，在引入了虚链路传输和BAG定时调度机制的基础，一定程度上提高网络的确定性，但该网络依然存在着不可预知的传输冲突和竞争，同时其100Mbps的传输带宽无法满足新型航电系统对机载总线带宽扩展需求。
发明内容
针对现有技术的不足，本发明的发明目的在于提供一种基于FPGA的千兆TTE端系统控制器，利用基于具有故障容忍的网络时钟同步基础上建立的时间触发传输机制，能够实现TT数据流在网络中无竞争的传输，可以大大提高数据通信的确定性和实时性；同时其强大的故障检测和故障容忍隔离，大大提高了网络通信的可靠性和安全性，使得该机载总线可以更好的胜任实时性要求和安全性要求苛刻的应用场合。
本发明的发明目的通过以下技术方案实现：
一种基于FPGA的千兆TTE端系统控制器，包含主处理器、FPGA电路、电源电路和千兆PHY电路，其特征在于所述FPGA电路包含TT帧调度信息缓冲区、RC帧调度信息缓冲区、BE帧调度信息缓冲区、MAC层调度TT帧缓冲区、MAC层调度RC帧缓冲区、MAC层调度BE帧缓冲区、协议处理软件和通信调度软件；
所述主处理器将TT消息输入到TT帧调度信息缓冲区，将RC消息输入到RC帧调度信息缓冲区，将BE消息输入到BE帧调度信息缓冲区；
所述协议栈软件在进入发送调度进程时，优先查询TT帧调度信息缓冲区，根据调度信息缓冲区获取的VLID参数信息索引到对应的TT帧虚拟链路缓冲区，读取该TT消息进行UDP和IP协议栈处理后拷贝传送到MAC层调度TT帧缓冲区；如果TT帧调度信息缓冲区为空，则查询RC帧调度信息缓冲区，如果非空则根据RC帧调度信息缓冲区获取的VLID参数信息索引到对应的RC帧虚拟链路缓冲区，读取该RC消息进行UDP和IP协议栈处理后拷贝传送到MAC层调度RC帧缓冲区；如果TT帧调度信息缓冲区和RC帧调度信息缓冲区均为空，则查询BE帧调度信息缓冲区，如果BE帧调度信息缓冲区非空，则对BE消息进行UDP和IP协议栈处理后拷贝传送到MAC层调度BE帧缓冲区；
所述通信调度软件用于在同步时钟计时到TT时间片的起始时刻点时从MAC层调度TT帧缓冲区读取TT帧调度发送；在同步时钟计时到RT时间片时从MAC层调度RC帧缓冲区读取RC帧、从MAC层调度BE帧缓冲区读取BE帧调度发送；
所述千兆PHY电路用于实现了物理层功能。
进一步，所述FPGA电路还包含TT帧接收信息缓冲区、RC帧接收信息缓冲区、BE帧接收信息缓冲区、TT帧UDP端口缓冲区、RC帧UDP端口缓冲区、BE帧UDP端口缓冲区；
千兆PHY电路将接收到的TT帧输入TT帧接收信息缓冲区，将接收到的RC帧输入RC帧接收信息缓冲区，将接收到的BE帧输入BE帧接收信息缓冲区；
所述协议栈软件在进入接收进程时，优先查询TT帧接收信息缓冲区，根据TT帧的VLID参数信息索引到对应udp端口缓冲区，读取该TT帧进行UDP和IP协议解包处理后拷贝传送到TT帧UDP端口缓冲区；如果TT接收缓冲区为空，则查询RC接收信息缓冲区，如果非空则根据RC帧的VLID参数信息索引到对应udp端口缓冲区，读取该RC帧进行UDP和IP协议解包处理后拷贝传送到RC帧UDP端口缓冲区；如果TT和RC缓冲区均为空，则查询BE帧接收信息缓冲区，如果BE帧接收信息缓冲区非空，则提取BE帧进行UDP和IP协议解包处理后，拷贝传送到BE帧UDP端口缓冲区。
进一步，所述通信调度软件采用偏移式调度机制解决同步零时刻点触发的IN帧和RT消息的调度冲突，采用阻塞式调度机制解决TT消息和RT消息在RT时间片切换到TT时间片临界域的调度冲突；
所述阻塞式调度机制是在TT时间片的起始时刻点前预留时间片，该预留时间片禁止RC数据的定时器计时；
所述偏移式调度方式是在TT时间片的起始时刻点发现有同步协议帧发送，优先调度该同步协议帧发送，TT帧的调度时刻点偏移到同步协议帧发送完毕的空闲时刻点，从该时刻点开始使能发送功能；RC帧根据按照固定的周期定时发送，当定时器计时满则调度发送，发送成功则清除计时器，重新计时。
进一步，所述FPGA电路还包含时钟同步模块，所述时钟同步模块以MAC层调度周期为通信主时间窗进行时间片划分，将时间片信息映射为以同步时钟零时刻点基准的时间片的起始时刻点和结束时刻点。
进一步，所述FPGA电路还包含时钟同步模块，所述时钟同步模块采用自适应的浮动时间窗机制和漏斗机制设计实现接收帧的管理和校验，所述浮动时间窗机制为在接收时间窗口的起始时刻点为中心开辟一个浮动窗口，该浮动窗口大小为2倍网络同步精度，若TT帧的接收时刻点落在浮动窗口内则正确接收，落在时间窗口之外的TT帧将被丢弃，达到一种基于时间窗口防火墙的功能；所述漏斗机制为RC帧接收首先查看漏斗容量，当前漏斗容量能够容纳该RC帧则接收，否则就丢弃；无论是TT帧还是RC帧经过MAC层接收检测后将存放到各自对应的协议栈接收端的缓冲区中。
本发明利用主流的FPGA芯片，设计和研制了具有自主知识产权的千兆TTE端系统，在深入研究SAEAS6802协议标准的基础上设计TTE端系统的网络时钟同步，设计了非中断机制下的基于数据流优先级调度处理的协议栈软件、设计具有三种协议接入方式的通信驱动软件和设计一种基于融合偏移式调度和阻塞式混合调度机制。本发明研制的端系统成功接入TTE网络，实现建立和维护TTE网络的高精度的时钟同步，为用户提供高实时性、无竞争的时间触发通信机制，保证了用户间的高可靠性、高安全性的数据交互。
附图说明
图1为实施例一种基于FPGA的千兆TTE端系统控制器的结构示意图；
图2为实施例中FPGA电路的结构示意图；
图3为实施例中协议软件的三种协议层次的接入通信方式示意图；
图4为实施例中通信调度软件的调度示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。
如图1所示，本实施例一种基于FPGA的千兆TTE端系统控制器主要包含主处理器、FPGA电路、电源电路和千兆PHY电路组成。主处理器模块运行在ARINC653分区操作系统下，主要为TTE端系统驱动软件提供硬件运行平台；FPGA电路中设计实现了端系统的时钟同步、协议栈软件和通信调度软件；千兆PHY电路实现了TTE端系统的物理层功能。
如图2所示，TTE端系统驱动软件和协议软件协同合作实现了TT、RC和BE三种数据不同优先级的收发处理调度。其中，TT是基于时间触发的数据，RC和BE都是基于事件触发的数据，RC是流量控制数据，BE是普通以太网数据。
TTE端系统的协议栈软件实现一种非中断机制的基于数据流优先级轮询调度机制。协议栈软件的发送端处理分别给需要进行发送处理的TT、RC和BE三种数据建立不同优先级的FIFO缓冲区，即TT帧调度信息缓冲区、RC帧调度信息缓冲区、BE帧缓冲区。主处理器将TT消息输入到TT帧调度信息缓冲区，将RC消息输入到RC帧调度信息缓冲区，将BE消息输入到BE帧缓冲区。协议栈软件采用不同优先级调度提取FIFO缓冲区数据实现其不同实时等级的发送协议处理和数据传递。协议栈软件一旦进入发送调度进程，按优先级高低分别轮询TT帧调度信息缓冲区、RC帧调度信息缓冲区和BE帧缓冲区。优先查询TT帧调度信息缓冲区，根据TT帧调度信息缓冲区获取的VLID参数信息索引到对应的TT帧虚拟链路缓冲区，读取该TT消息进行UDP和IP协议栈处理后拷贝传送到MAC层调度TT帧缓冲区；查询状态下，如果TT帧调度信息缓冲区为空，则查询RC帧调度信息缓冲区，如果非空则根据RC帧调度信息缓冲区获取的VLID参数信息索引到对应的RC帧虚拟链路缓冲区，读取该RC消息进行UDP和IP协议栈处理后拷贝传送到MAC层调度RC帧缓冲区；如果TT帧调度信息缓冲区和RC帧调度信息缓冲区均为空，则查询BE帧缓冲区，如果BE帧缓冲区非空，则提取BE消息进行UDP和IP协议栈处理后，拷贝传送到MAC层调度BE帧缓冲区。
协议栈软件的发送端处理分别给TT、RC和BE三种数据建立不同的FIFO缓冲区，即TT帧接收信息缓冲区、RC帧接收信息缓冲区、BE帧缓冲区。千兆PHY电路将接收到的TT帧输入TT帧接收信息缓冲区，将接收到的RC帧输入RC帧接收信息缓冲区，将接收到的BE帧输入BE帧缓冲区。协议栈软件采用不同优先级调度提取该FIFO缓冲区数据实现其不同实时等级的接收协议处理和数据传递。协议栈软件一旦进入接收进程，按优先级高低分别轮询TT帧接收信息缓冲区、RC帧接收信息缓冲区和BE帧缓冲区。优先查询TT帧接收信息缓冲区，根据TT帧的VLID参数信息索引到对应udp端口缓冲区，读取该TT帧进行UDP和IP协议解包处理后拷贝传送到TT帧UDP端口缓冲区；如果TT帧接收缓冲区为空，则查询RC接收信息缓冲区，如果非空则根据RC帧的VLID参数信息索引到对应udp端口缓冲区，读取该RC帧进行UDP和IP协议解包处理后拷贝传送到RC帧UDP端口缓冲区；如果TT和RC缓冲区均为空，则查询BE帧缓冲区，如果BE帧缓冲区非空，则提取BE帧进行UDP和IP协议解包处理后，拷贝传送到BE帧UDP端口缓冲区。
如图3所示，协议栈软件同时实现了TTE端系统的三种协议层次的接入通信方式：
·UDP传输接入形式：该数据按照分层设计的思想由经应用服务层，UDP传输层，IP网络层，数据链路层组成的四层协议处理；
·IP接入形式：该数据由经应用服务层，IP网络层，数据链路层组成的三层协议处理；
·MAC接入形式：该数据由经应用服务层，数据链路层组成的二层协议处理。
TTE端系统的三种接入通信方式丰富了用户传输接入方式的多样性，不同接入方式具有不同的执行效率和通信带宽利用率，用户可以根据不同数据流的通信特点灵活的进行选择。
在时间同步方面，本实施例通过获取TTE端系统的同步状态和同步计时值来实现TTE端系统的同步时钟和ARINC 653分区操作系统时钟之间的时钟同步，即实现应用通信分区的同步。通信分区同步的实现为用户使用的应用层提供了基于时间触发通信的机制；保证应用通信调度和TTE网络调度的无缝连接，避免TT调度时间窗口到达而等待用户消息导致的时延，减少端到端的分区通信延时，提高网络带宽利用率。
TTE端系统采用FPGA硬件设计AS6802标准中定义的网络时钟同步功能，在网络时钟同步的开发过程中，通过深入掌握SAEAS6802标准中的时钟同步机制，提出一套高精度标准化的网络时钟同步功能设计方案。TTE端系统实现了TTE网络端系统时钟同步的启动建立，集成和维护三个功能模块，其中同步启动建立集成了冷启动和重启动同步建立功能，同时实现了同步主和同步客户端的功能，满足TTE端系统标准的同步功能。
设计在标准协议实现的网络时钟同步功能的基础提供同步时钟零时刻点激励脉冲用于MAC层调度周期的对时。以MAC层调度周期为通信主时间窗进行时间片划分，将时间片信息映射为以同步时钟零时刻点基准的时间片的起始时刻点和结束时刻点。
采用自适应的浮动时间窗和漏斗机制设计实现接收帧的管理和校验。TT数据流在MAC层调度周期上对应绑定的接收时间窗口，其映射为以同步时钟零时刻点基准的时间片的起始时刻点和结束时刻点。在接收时间窗口的起始时刻点为中心开辟一个浮动窗口，该浮动窗口大小为2倍网络同步精度。该TT帧的接收时刻点落在浮动窗口内则正确接收，落在时间窗口之外的TT帧将被丢弃，达到一种基于时间窗口防火墙的功能。RC帧接收首先查看漏斗容量，当前漏斗容量能够容纳该RC帧则接收，否则就丢弃。无论是TT帧还是RC帧经过MAC层接收检测后将存放到各自对应的协议栈接收端的缓冲区中。
如图3所示，通信调度软件提出了一种融合偏移式和阻塞式的调度机制：采用偏移式调度机制解决同步零时刻点触发的IN帧和RT消息的调度冲突，采用阻塞式调度机制解决TT消息和RT消息在RT时间片切换到TT时间片临界域的调度冲突，保证了TT消息调度的实时性，减少TT消息传输时延。
TT数据帧在同步时钟计时到TT时间片的起始时刻点调度发送；RC帧、BE帧在同步时钟计时到RT时间片时调度发送。阻塞调度方式是在TT时间片的起始时刻点前预留时间片，该时间片禁止RC数据的定时器计时，从而保障TT起始时刻点达到时无RC抢占链路，当TT帧调度使能将从发送协议栈处理后的数据缓冲区取TT消息发送；偏移式调度方式是在TT时间片的起始时刻点发现有同步协议帧发送，优先调度该帧发送，TT帧的调度时刻点偏移到同步协议帧发送完毕的空闲时刻点，从该时刻点开始使能发送功能；RC帧根据按照固定的周期定时发送，当定时器计时满则调度发送，发送成功则清除计时器，重新计时。
通信调度主要按照非同步状态调度和同步状态调度两种不同的情景模式进行设计实现：在非同步状态下，TTE终端等同于普通以太网收发控制器，能够支持事件触发类型的以太网数据帧收发调度处理；在同步状态下时，TTE终端设备具有了网络的全局同步时钟，支持TT消息和RT消息的混合调度通信。
本实施例实现了具有故障容忍的网络时钟同步基础上建立的时间触发传输机制，可在一定程度上提高数据通信的时间确定性、实时性、可靠性和安全性，同时支持事件类型消息传输，满足不同实时性要求等级的应用场合。该设计方法极大的丰富了用户对于基于时间触发架构下的航空机载总线选型、推动航空总线一体化的手段环节的方法。同时该专利的应用独立于硬件平台，适用范围广，具有显著的市场前景和经济效益。
可以理解的是，对本领域普通技术人员来说，可以根据本发明的技术方案及其发明构思加以等同替换或改变，而所有这些改变或替换都应属于本发明所附的权利要求的保护范围。

Claims (4)

1.一种基于FPGA的千兆TTE端系统控制器，包含主处理器、FPGA电路和千兆PHY电路，其特征在于所述FPGA电路包含TT帧调度信息缓冲区、RC帧调度信息缓冲区、BE帧调度信息缓冲区、MAC层调度TT帧缓冲区、MAC层调度RC帧缓冲区、MAC层调度BE帧缓冲区、协议处理软件和通信调度软件；
所述主处理器将TT消息输入到TT帧调度信息缓冲区，将RC消息输入到RC帧调度信息缓冲区，将BE消息输入到BE帧调度信息缓冲区；
所述协议栈软件在进入发送调度进程时，优先查询TT帧调度信息缓冲区，根据调度信息缓冲区获取的VLID参数信息索引到对应的TT帧虚拟链路缓冲区，读取该TT消息进行UDP和IP协议栈处理后拷贝传送到MAC层调度TT帧缓冲区；如果TT帧调度信息缓冲区为空，则查询RC帧调度信息缓冲区，如果非空则根据RC帧调度信息缓冲区获取的VLID参数信息索引到对应的RC帧虚拟链路缓冲区，读取该RC消息进行UDP和IP协议栈处理后拷贝传送到MAC层调度RC帧缓冲区；如果TT帧调度信息缓冲区和RC帧调度信息缓冲区均为空，则查询BE帧调度信息缓冲区，如果BE帧调度信息缓冲区非空，则对BE消息进行UDP和IP协议栈处理后拷贝传送到MAC层调度BE帧缓冲区；
所述通信调度软件用于在同步时钟计时到TT时间片的起始时刻点时从MAC层调度TT帧缓冲区读取TT帧调度发送；在同步时钟计时到RT时间片时从MAC层调度RC帧缓冲区读取RC帧、从MAC层调度BE帧缓冲区读取BE帧调度发送；
所述千兆PHY电路用于实现物理层功能。
2.根据权利要求1所述的一种基于FPGA的千兆TTE端系统控制器，其特征在于所述FPGA电路还包含TT帧接收信息缓冲区、RC帧接收信息缓冲区、BE帧接收信息缓冲区、TT帧UDP端口缓冲区、RC帧UDP端口缓冲区、BE帧UDP端口缓冲区；
千兆PHY电路将接收到的TT帧输入TT帧接收信息缓冲区，将接收到的RC帧输入RC帧接收信息缓冲区，将接收到的BE帧输入BE帧接收信息缓冲区；
所述协议栈软件在进入接收进程时，优先查询TT帧接收信息缓冲区，根据TT帧的VLID参数信息索引到对应UDP端口缓冲区，读取该TT帧进行UDP和IP协议解包处理后拷贝传送到TT帧UDP端口缓冲区；如果TT接收缓冲区为空，则查询RC接收信息缓冲区，如果非空则根据RC帧的VLID参数信息索引到对应udp端口缓冲区，读取该RC帧进行UDP和IP协议解包处理后拷贝传送到RC帧UDP端口缓冲区；如果TT和RC缓冲区均为空，则查询BE帧接收信息缓冲区，如果BE帧接收信息缓冲区非空，则提取BE帧进行UDP和IP协议解包处理后，拷贝传送到BE帧UDP端口缓冲区。
3.根据权利要求1所述的一种基于FPGA的千兆TTE端系统控制器，其特征在于所述通信调度软件采用偏移式调度机制解决同步零时刻点触发的IN帧和RT消息的调度冲突，采用阻塞式调度机制解决TT消息和RT消息在RT时间片切换到TT时间片临界域的调度冲突；
所述阻塞式调度机制是在TT时间片的起始时刻点前预留时间片，该预留时间片禁止RC数据的定时器计时；
所述偏移式调度方式是在TT时间片的起始时刻点发现有同步协议帧发送，优先调度该同步协议帧发送，TT帧的调度时刻点偏移到同步协议帧发送完毕的空闲时刻点，从该时刻点开始使能发送功能；RC帧根据按照固定的周期定时发送，当定时器计时满则调度发送，发送成功则清除计时器，重新计时。
4.根据权利要求1所述的一种基于FPGA的千兆TTE端系统控制器，其特征在于所述FPGA电路还包含时钟同步模块，所述时钟同步模块以MAC层调度周期为通信主时间窗进行时间片划分，将时间片信息映射为以同步时钟零时刻点基准的时间片的起始时刻点和结束时刻点。
CN201611105529.5A 2016-12-05 2016-12-05 一种基于fpga的千兆tte端系统控制器 Active CN106773928B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611105529.5A CN106773928B (zh) 2016-12-05 2016-12-05 一种基于fpga的千兆tte端系统控制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611105529.5A CN106773928B (zh) 2016-12-05 2016-12-05 一种基于fpga的千兆tte端系统控制器

Publications (2)

Publication Number Publication Date
CN106773928A CN106773928A (zh) 2017-05-31
CN106773928B true CN106773928B (zh) 2019-05-21

Family

ID=58874225

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611105529.5A Active CN106773928B (zh) 2016-12-05 2016-12-05 一种基于fpga的千兆tte端系统控制器

Country Status (1)

Country Link
CN (1) CN106773928B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107483135B (zh) * 2017-07-26 2019-03-19 北京计算机技术及应用研究所 一种高同步的时间触发以太网装置及方法
CN107332794B (zh) * 2017-08-09 2020-07-17 西安微电子技术研究所 一种面向时间触发通信的动态锁定时槽方法
CN108449285B (zh) * 2018-03-01 2022-05-17 中国航空无线电电子研究所 应用于共享式以太网的分式调度方法
CN109587077B (zh) * 2018-10-18 2022-05-20 中国航空无线电电子研究所 用于tte网络的混合调度方法、tte网络终端
CN109525315B (zh) * 2018-10-18 2021-04-23 中国航空无线电电子研究所 基于时间触发的光纤通道网络端系统
CN109445330A (zh) * 2018-10-22 2019-03-08 西安微电子技术研究所 一种基于光接口的万兆高精度时钟同步交换模块及交换方法
CN111092712B (zh) * 2019-11-28 2022-04-05 中国航空工业集团公司西安航空计算技术研究所 一种时间触发以太网抢占式调度方法
CN112087356B (zh) * 2020-08-27 2021-12-14 中国航空无线电电子研究所 一种兼容通用TTE的uTTE网络系统
CN113141320B (zh) * 2021-03-01 2022-08-23 西安电子科技大学 一种速率受限业务规划调度的系统、方法及应用
CN113411242B (zh) * 2021-05-25 2022-09-06 中国航空无线电电子研究所 时间触发机制下异步多优先级调度处理方法
CN113438143B (zh) * 2021-06-23 2022-07-05 中国航空无线电电子研究所 一种基于soc的通信网关控制器
CN114124279B (zh) * 2021-11-02 2023-11-14 西安云维智联科技有限公司 一种时间触发以太网tt业务时间确定性传输设计方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1555618A3 (en) * 2004-01-17 2008-07-23 Sun Microsystems, Inc. Method and apparatus for memory management in a multi-processor computer system
WO2015042956A1 (en) * 2013-09-30 2015-04-02 Siemens Aktiengesellschaft A merging unit
CN104660477A (zh) * 2015-03-02 2015-05-27 中国航空无线电电子研究所 一种基于时间触发总线的星型拓扑网络搭建方法
CN105245301A (zh) * 2015-10-16 2016-01-13 北京航空航天大学 一种基于时间触发的机载光网络仿真系统
CN105515835A (zh) * 2015-11-26 2016-04-20 北京航空航天大学 一种具有通信完整性检查功能的航空航天tte网络系统级网关

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1555618A3 (en) * 2004-01-17 2008-07-23 Sun Microsystems, Inc. Method and apparatus for memory management in a multi-processor computer system
WO2015042956A1 (en) * 2013-09-30 2015-04-02 Siemens Aktiengesellschaft A merging unit
CN104660477A (zh) * 2015-03-02 2015-05-27 中国航空无线电电子研究所 一种基于时间触发总线的星型拓扑网络搭建方法
CN105245301A (zh) * 2015-10-16 2016-01-13 北京航空航天大学 一种基于时间触发的机载光网络仿真系统
CN105515835A (zh) * 2015-11-26 2016-04-20 北京航空航天大学 一种具有通信完整性检查功能的航空航天tte网络系统级网关

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
基于TTE端系统的时钟同步设计与实现;罗泽雄等;《航空电子技术》;20160915;第47卷(第3期);第30-35页
时钟同步精度对TTE实时性影响研究;杨俊雄等;《电光与控制》;20160422;第23卷(第8期);第33-38页

Also Published As

Publication number Publication date
CN106773928A (zh) 2017-05-31

Similar Documents

Publication Publication Date Title
CN106773928B (zh) 一种基于fpga的千兆tte端系统控制器
EP3503485B1 (en) Method for managing traffic in a network based upon ethernet switches, vehicle, communication interface, and corresponding computer program product
CN110545152B (zh) 一种以太网中具有实时传输功能的上位机及以太网系统
CN107342833B (zh) 一种时间触发以太网交换控制方法
CN103095607B (zh) 一种实时优先级以太网控制器实现方法
CN102427426B (zh) 同时支持afdx与普通以太网交换的方法及装置
CN108712351B (zh) 基于双平面的时间触发以太网交换机及分组交换方法
CN1668020B (zh) 在异步网络中保证分组传送时间的方法、装置和系统
CN105227497B (zh) 一种嵌入于时间触发以太网交换机的中心保卫仲裁系统
CN108449285B (zh) 应用于共享式以太网的分式调度方法
CN109587077B (zh) 用于tte网络的混合调度方法、tte网络终端
CN109639560B (zh) 改善实时计算机网络的可用性的方法
US20220321493A1 (en) Method for transmitting data packet and apparatus for implementing the same
CN106455107B (zh) 一种抢占式Wi-Fi TDMA接入控制方法
CN112073141B (zh) 一种基于soc的tte与1394互通信的网关控制器
EP4030646A1 (en) Packet forwarding method, device and system
CN114124279B (zh) 一种时间触发以太网tt业务时间确定性传输设计方法
CN103283193A (zh) 用于接收和转发数据的装置和方法
CN101159700A (zh) 一种流量控制方法和控制设备
CN104486250A (zh) 一种面向Deadline满足时间确定性的调度方法
CN112087356B (zh) 一种兼容通用TTE的uTTE网络系统
CN112073981B (zh) 一种集成uTTE与uAFDX通信模式的网络系统
CN108566343A (zh) 基于时间触发交换机的交换端口时间防火墙的流量管理
CN109450817B (zh) 时间触发以太网多业务消息发送的混合调度方法
CN110809069A (zh) 在共享式以太网中实现高确定性的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant