CN112073141B - 一种基于soc的tte与1394互通信的网关控制器 - Google Patents

一种基于soc的tte与1394互通信的网关控制器 Download PDF

Info

Publication number
CN112073141B
CN112073141B CN202010877143.6A CN202010877143A CN112073141B CN 112073141 B CN112073141 B CN 112073141B CN 202010877143 A CN202010877143 A CN 202010877143A CN 112073141 B CN112073141 B CN 112073141B
Authority
CN
China
Prior art keywords
tte
module
synchronization
node
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010877143.6A
Other languages
English (en)
Other versions
CN112073141A (zh
Inventor
罗泽雄
谢建峰
崔亮
王力
郭骏
王健
蔡冬生
马志涛
桑彦宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Aeronautical Radio Electronics Research Institute
Original Assignee
China Aeronautical Radio Electronics Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Aeronautical Radio Electronics Research Institute filed Critical China Aeronautical Radio Electronics Research Institute
Priority to CN202010877143.6A priority Critical patent/CN112073141B/zh
Publication of CN112073141A publication Critical patent/CN112073141A/zh
Application granted granted Critical
Publication of CN112073141B publication Critical patent/CN112073141B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40267—Bus for use in transportation systems
    • H04L2012/4028—Bus for use in transportation systems the transportation system being an aircraft
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开了一种基于SOC的TTE与1394互通信的网关控制器,包含：TTE节点机同步模块用于完成与TTE网络系统间的同步，向TTE_1394一体化同步功能模块提供同步零时刻点脉冲信号；TTE_1394一体化同步功能模块先计算TTE网络系统同步周期和1394调度同步周期的最小公倍数k，每收到一次同步零时刻点脉冲信号进行一次计时，当接收到k个同步零时刻点脉冲信号，向1394通信调度模块输出激励脉冲；1394通信调度模块在收到激励脉冲后内部的同步计时器根据本地晶振进行计时守时，计时器可被1394调度同步周期整除时使能同步协议包STOF包发送给链路层芯片，完成1394总线的各节点的一次同步。

Description

一种基于SOC的TTE与1394互通信的网关控制器
技术领域
本发明属于航空电子系统中的机载总线通信技术领域，特别涉及一种基于SOC的TTE与1394互通信的网关控制器，以实现时间触发通信架构下以太网的高实时性和高确定性通信。
背景技术
现有主流的航空机载总线网络，由于采用基于事件触发通信机制，网络的端系统随时接入通信，有消息即可发送，不可避免的造成传输竞争，给端到端数据流传输带来不可控的延时和抖动，无法满足新型的航空电子系统对不同时间关键性和安全性相关的分布式通信应用的需求。时间触发以太网(TTE)属于时间触发架构下的新一代航空机载总线，在引入了时钟同步机制的基础上建立了全局的网络同步时钟，通过确定性的时间触发通信机制保证无竞争的TT帧通信，极大提高了网络通信的时间确定性和实时性；同时支持事件触发通信帧的传输，满足不同时间关键性等级的应用任务集成。1394总线作为当前主流的一种高带宽的时间触发通信总线，其采用共享带宽通信的方式，广泛应用与国内外机载机电或者飞控领域。
当前主流机型中存在不少采用1394总线作为机电或者飞控，该技术将继续被新型飞机继承沿用，TTE作为一种新型的高速时间触发交换网络已经在国外的航天飞船以及几型军用直升机的航电中得到成熟的应用，充分验证其作为一种机载航电网络应用的必要性，国内几型的项目论证中已充分考虑该技术可行性和必要性。由于机载发展需求，各类飞机中机电或者飞控等控制分系统与航电系统之间或多或少存在数据交互，所以需要有一个设备能实现1394机电或者飞控系统与采用TTE网络系统进行信息交互。
发明内容
针对当前以及未来的飞机机载电子系统中采用1394机电或者飞控等控制分系统与采用TTE网络的航电系统存在数据交互需求，需要一个网关设备完成两种不同网络体制的通信互连填补现有技术的不足，本发明的发明目的在于提供一种基于SOC的TTE与1394互通信的网关控制器，利用基于同源的网络时钟同步，可建立两个网络系统间的协同同步机制。基于该协同的统一时钟基础上进行具备联合协同能力的时间触发通信能力，能够实现双网间通信数据上的TT数据流在跨网络中确定性的无竞争传输，可以大大提高跨网络数据通信的确定性和实时性；同时其强大的故障检测和故障容忍隔离，大大提高了网络通信的可靠性和安全性，使得采用分层双网协同的机载总线架构可以更好的胜任实时性要求和安全的应用场合。
本发明的发明目的通过以下技术方案实现：
一种基于SOC的TTE与1394互通信的网关控制器,包含SOC芯片，在实现TTE网络系统与1394总线同步时，SOC芯片上设有TTE节点机同步模块、TTE_1394一体化同步功能模块和1394通信调度模块；
TTE节点机同步模块用于完成与TTE网络系统间的同步，在与TTE网络系统同步后产生同步使能信号，在TTE网络系统同步周期的每个零时刻点产生同步零时刻点脉冲信号，将同步使能信号和同步零时刻点脉冲信号输出给TTE_1394一体化同步功能模块；
TTE_1394一体化同步功能模块先计算TTE网络系统同步周期和1394调度同步周期的最小公倍数k，在收到同步使能信号后开始同步计时，每收到一次同步零时刻点脉冲信号进行一次计时，当接收到k个同步零时刻点脉冲信号，向1394通信调度模块输出激励脉冲；
1394通信调度模块在收到激励脉冲后内部的同步计时器根据本地晶振进行计时守时，计时器可被1394调度同步周期整除时使能同步协议包STOF包发送给链路层芯片，完成1394总线的各节点的一次同步。
在实现TTE向1394发送数据时，SOC上还包含TTE节点协议处理模块、TTE节点接收时间完整性校验模块、TTE_1394协议路由查表映射模块；
TTE节点机同步模块还将同步使能信号和同步零时刻点脉冲信号输出给TTE节点接收时间完整性校验模块；
TTE节点接收时间完整性校验模块在同步使能信号和同步零时刻点脉冲信号的触发下将物理层接收信号转换为完整的TTE帧，并针对消息类别进行对应的完整性校验，检验通过的TTE帧上传到TTE节点协议处理模块接收处理，否则TTE帧被丢弃；
TTE节点协议处理模块包含接收状态机，接收状态机从TTE节点接收时间完整性校验模块接收消息进行UDP/IP解包处理，解包后的数据存入到TTE帧数据缓存，并将消息的存放地址信息和目的UDP端口存入到TTE帧信息队列中；
TTE_1394协议路由查表映射模块内设有TTE_1394协议路由映射配置，TTE_1394协议路由查表映射模块从TTE帧信息队列中提取帧信息，根据帧信息中的目的UDP端口号从TTE_1394协议路由映射配置中寻找出对应的1394总线的通道号，根据数据存放地址从TTE帧数据缓存中提取对应的数据和帧信息、通道号一起发送到1394通信调度模块；
1394通信调度模块按照预先设置的本节点在1394调度同步周期上的发送偏移时刻点发送异步流包到链路层芯片；其中，异步流包中包含的从TTE帧数据缓存中提取的数据和协议路由查表映射模块提供的通道号。
优选地，SOC芯片包括PL端的FPGA电路和PS端的处理器电路，TTE节点机同步模块、TTE节点协议处理模块、TTE节点接收时间完整性校验模块、TTE_1394一体化同步功能模块、1394通信调度模块由FPGA电路实现，TTE_1394协议路由查表映射模块由FPGA电路和处理器电路共同实现。
优选地，当TTE_1394协议路由映射配置放置在处理器电路上时，TTE_1394协议路由映射配置的处理方式有二种，分别是：
一、通过FPGA和处理器间的双口方式将数据和路由信息传递到处理器端，处理器驱动软件通过调用标准的通信API接口读取数据和路由信息中的目的UDP端口号，在本地的TTE_1394协议路由映射配置中通过TTE网络对应目的UDP端口号查询1394总线对应的通道号，调用1394驱动发送API接口，将通道号和数据作为参数输入，获取到1394端口的通道号映射的设备号和消息号配置，通过1394通信调度模块组成异步流包调度发送；
二、从TTE帧信息队列中提取数据对应的目的UDP端口号作为地址输入到FPGA内部的路由映射表，查询输出1394总线对应的通道号，将通道号和数据作为参数输入，获取到1394端口的通道号映射的设备号和消息号配置，通过1394通信调度模块组成异步流包调度发送。
在实现1394和TTE发送数据时，SOC还包含TTE节点协议处理模块、TTE节点时间触发调度模块、TTE_1394协议路由查表映射模块；
TTE节点机同步模块还将同步使能信号和同步零时刻点脉冲信号输出给TTE节点时间触发调度模块；
1394通信调度模块还用于对链路层芯片接收的异步流包进行校验和处理，将数据存储在1394帧数据缓存，将路由信息中的1394总线通道号存储在1394帧信息队列中；
TTE_1394协议路由查表映射模块从1394帧信息队列提取帧信息，根据1394帧信息中的1394总线的通道号从TTE_1394协议路由映射配置中寻找对应的UDP端口号，根据数据存放地址从1394帧数据缓存中提取对应的数据和UDP端口号、1394帧信息一起发送到TTE节点协议处理模块；
TTE节点协议处理模块包含发送状态机，发送状态机对从TTE_1394协议路由查表映射模块接收到帧信息和数据进行UDP/IP打包处理，按照数据类型输入到对应TT、RC或BE的调度缓冲区中；
所述TTE节点时间触发调度模块先设定每条TT业务的调度周期均为TTE网络系统同步周期的整数倍，在收到同步使能信号后开始TT业务的调度周期计时，每收到一个同步零时刻点脉冲信号时TT业务的调度周期计时累加1，在TT业务的调度周期计时内部每接收所述整数倍个同步零时刻点脉冲信号时，从TT业务的调度缓冲区调取对应的TTE帧进行发送，在非TT业务的调度周期内，按事件触件发式从RC业务或BE业务的调度缓冲区调取对应的TTE帧进行发送。
优选地，SOC芯片包括PL端的FPGA电路和PS端的处理器电路，其中，TTE节点机同步模块、TTE节点协议处理模块、TTE节点时间触发调度模块、TTE_1394一体化同步功能模块、1394通信调度模块由FPGA电路实现，TTE_1394协议路由查表映射模块由FPGA电路和处理器电路共同实现。
优选地，TTE_1394协议路由映射配置放置在处理器电路上时，TTE_1394协议路由映射配置的处理方式可以有二种，分别是：
一、在FPGA内部通过1394帧信息队列中的通道号查询对应TTE网络中目的UDP端口号，将目的UDP端口号作为参数输入，获取该数据在TTE发送端的数据类型号、IP地址和虚通道号等配置信息，将这些配置信息发送给TTE节点协议处理模块；
二、FPGA上的1394通信调度模块的处理完接收数据，通过和处理器间的双口方式将数据和路由信息传递到处理器端，处理器驱动软件通过调用标准的通信API接口读取数据和路由信息中的通道号，在本地内存路由映射表中通过1394总线通道号查询对应TTE网络中目的UDP端口号，调用TTE驱动发送API接口，将目的UDP端口号和数据作为参数输入，获取该数据在TTE发送端的数据类型号、IP地址和虚通道号等配置信息，将这些配置信息发送给TTE节点协议处理模块。
本发明的有益效果在于：
本发明利用基于具有故障容忍的TTE网络系统的网络时钟同步基础上建立的时间触发传输机制，能够实现TT数据流在网络中无竞争的传输，可以大大提高数据通信的确定性和实时性；同时TTE网络系统的强大的故障检测和故障容忍隔离，大大提高了网络通信的可靠性和安全性，使得该机载总线可以更好的胜任实时性要求和安全性要求苛刻的应用场合。同时支持事件类型消息传输，满足不同实时性要求等级的应用场合。该设计方法极大的丰富了用户对于基于时间触发架构下的航空机载总线选型、推动航空总线一体化的手段环节的方法。同时该专利的应用独立于硬件平台，适用范围广，具有显著的市场前景和经济效益。
附图说明
图1为基于SOC的TTE与1394互通信的网关控制器的结构示意图。
图2为基于SOC的TTE与1394互通信的网关控制器的工作原理示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。
参见图1所示，本实施例所示的一种基于SOC的TTE与1394互通信的网关控制器，包含SOC芯片、适用于TTE网络系统的物理层千兆PHY电路、1394链路层芯片、1394物理层芯片、电源电路等。
SOC芯片作为核心部件，设有TTE节点机同步模块、TTE节点协议处理模块、TTE节点时间触发调度模块、TTE节点接收时间完整性校验模块、TTE_1394一体化同步功能模块、TTE_1394协议路由查表映射模块、1394通信调度模块。
TTE节点机同步模块按照标准的AS6802协议定义采用FPGA硬件设计方式来实现，用于完成与TTE网络系统间的同步，在与TTE网络系统同步后产生同步使能信号，在TTE网络系统同步周期的每个零时刻点产生同步零时刻点脉冲信号，将同步使能信号和同步零时刻点脉冲信号输出给TTE节点时间触发调度模块、TTE节点接收时间完整性校验模块、TTE_1394一体化同步功能模块。
TTE_1394一体化同步功能模块用于根据TTE节点机同步模块提供的同步使能信号和同步零时刻点脉冲信号向1394通信调度模块提供激励脉冲作为1394总线同步到TTE网络系统的起始时刻点。同步使能信号是一个标志TTE系统处于正常同步状态的信号，在收到同步使能信号的状态下TTE_1394一体化同步功能模块的同步计时才有效，才有基于TDMA的调度通信基础。TTE_1394一体化同步功能模块在对TTE网络系统同步周期和1394调度同步周期进行求公倍数的基础上设计大周期参数模式取余实现TTE_1394一体化周期同步，实现TTE网络系统和1394总线的同步同源，支撑TTE与1394之间协同分时调度。具体实施如下：航电系统规划的TTE网络系统同步周期为x(单位ms),飞控或者机电系统规划的1394调度同步周期为y(单位ms)，通过对x和y两个参数求最小公倍数，即在TTE网络系统同步周期和1394调度同步周期进行求最小公倍数k，该最小公倍数作为1394总线同步到TTE网络系统同步时钟的TTE_1394同步周期，典型举例如x为2ms，y为15ms，则该最小公倍数k即TTE_1394同步周期为30ms。TTE_1394一体化同步功能模块每收到一次同步零时刻点脉冲信号进行一次计时，当接收到k个同步零时刻点脉冲信号，即为一个1394总线同步到TTE网络系统的TTE_1394同步周期，在每个TTE_1394同步周期的零时刻点向1394通信调度模块输出激励脉冲。
1394通信调度模块在收到激励脉冲后表明此时1394进入到初始化同步调度的起始时刻点，1394通信调度模块内部的同步计时器根据本地晶振进行计时守时，计时器可被y(ms)整除使能同步协议包STOF包发送给链路层芯片，完成1394总线的各节点的一次同步。按照预先设置的本节点在1394调度同步周期上的发送偏移时刻点发送异步流包到链路层芯片。其中，同步协议包STOF包存放了时钟RTC信息；异步流包中包含的从TTE帧数据缓存中提取的数据。1394通信调度模块还用于对链路层芯片接收的异步流包进行校验和处理，将数据存储在1394帧数据缓存，将路由信息中的1394总线通道号存储在1394帧信息队列中。
TTE节点协议处理模块用于完成数据收发的协议处理。TTE节点协议处理模块包含发送状态机和接收状态机。发送状态机对从TTE_1394协议路由查表映射模块接收到的帧信息和数据进行UDP/IP打包处理，按照数据类型输入到对应TT、RC或BE的调度缓冲区中；接收状态机从TTE节点接收时间完整性校验模块接收消息进行UDP/IP解包处理，解包后的数据存入到TTE帧数据缓存，并将消息的存放地址信息和目的UDP端口等存入到TTE帧信息队列中。
所述TTE节点时间触发调度模块负责多条TT业务的调度周期计时，并按对应调度周期和时间窗口进行通信调度，每条TT业务的调度周期均为TTE网络系统同步周期的整数倍(如5：1)，TTE节点时间触发调度模块在收到同步使能信号后开始TT业务的调度周期计时，每收到一个同步零时刻点脉冲信号时TT业务的调度周期计时累加1，即在TT业务的调度周期计时内部每接收5个同步零时刻点脉冲信号，完成一个TT调度周期计时，从TT业务的调度缓冲区调取对应的TTE帧进行发送。在非TT业务的调度周期内，按事件触件发式从RC业务或BE业务的调度缓冲区调取对应的TTE帧进行发送。
TTE节点接收时间完整性校验模块用于将物理层接收信号转换为完整的TTE帧，并针对消息类别进行对应的完整性校验(TT类需要时间完整性校验流程处理，RC类和BE类无需校验时间完整性)，检验通过的TTE帧上传到TTE节点协议处理模块接收处理，否则TTE帧被丢弃。
TTE_1394协议路由查表映射模块内设有TTE_1394协议路由映射配置，TTE_1394协议路由映射配置反映了TTE网络系统的目的UDP端口号与1394总线的通道号之间的映射关系(每个表项由上述两个参数组成)。对于需要从TTE网络系统发送到1394总线的消息，TTE_1394协议路由查表映射模块从“TTE发往1394”的TTE帧信息队列中提取帧信息(包含了目的UDP端口号和数据存放地址等)，根据帧信息中的目的UDP端口号从TTE_1394协议路由映射配置中寻找出对应的1394总线的通道号，根据数据存放地址从TTE帧数据缓存中提取对应的数据和帧信息、通道号等一起发送到1394通信调度模块。对于需要从1394总线发往TTE网络系统的消息，TTE_1394协议路由查表映射模块从“1394发往TTE”的1394帧信息队列提取帧信息(帧信息包含了1394总线的通道号和数据存放地址)，根据1394帧信息中的1394总线的通道号从TTE_1394协议路由映射配置中寻找对应的UDP端口号，根据数据存放地址从1394帧数据缓存中提取对应的数据和UDP端口号、1394帧信息一起发送到TTE节点协议处理模块。
SOC芯片作为核心部件，包括PL端的FPGA电路和PS端的处理器电路。其中，TTE节点机同步模块、TTE节点协议处理模块、TTE节点时间触发调度模块、TTE节点接收时间完整性校验模块、TTE_1394一体化同步功能模块、1394通信调度模块由FPGA电路实现，TTE_1394协议路由查表映射模块由FPGA电路和处理器电路共同实现。
TTE_1394协议路由查表映射模块中包含TTE通信自身配置、1394自身配置和TTE_1394协议路由映射配置，可以将TTE_1394协议路由映射配置放置在FPGA电路上，TTE通信自身配置和1394自身配置放置在处理器电路上，也可以在处理器电路上存放的TTE_1394协议路由映射配置、TTE通信自身配置和1394自身配置。处理器电路将本地存放的TTE节点通信配置、1394节点通信配置读出，提取相关通信配置信息配置到FPGA通信寄存器和路由地址表中，TTE_1394协议路由映射配置的处理方式可以有二种，分别是：
方式1、在处理器端完成协议转换，该方式相对灵活，是一种更为标准化和通用化(查表在处理器端完成，路由映射表存在处理器内存空间)的实现方式：
一、TTE接收到1394发送流程设计：实现TTE节点协议通信功能的FPGA处理完接收数据，通过和处理器间的双口方式将数据和路由信息传递到处理器端，处理器驱动软件通过调用标准的通信API接口读取数据和路由信息中的目的UDP端口号，在本地的TTE_1394协议路由映射配置中通过TTE网络对应目的UDP端口号查询1394总线对应的通道号，调用1394驱动发送API接口，将通道号和数据作为参数输入，获取到1394端口的通道号映射的设备号和消息号配置，通过1394通信调度模块组成异步流包调度发送；
二、1394接收到TTE发送流程设计：在FPGA内部通过1394帧信息队列中的通道号查询对应TTE网络中目的UDP端口号，将目的UDP端口号作为参数输入，获取该数据在TTE发送端的数据类型号、IP地址和虚通道号等配置信息，将这些配置信息发送给TTE节点协议处理模块；
方式2、在FPGA逻辑端完成协议转换，该方式响应快，支撑的负载并行处理流量大(查表在逻辑端完成，路由映射表存在FPGA的储存空间)。
一、TTE接收到1394发送流程设计：TTE节点协议通信功能的FPGA处理完接收数据，从TTE帧信息队列中提取数据对应的目的UDP端口号作为地址输入到FPGA内部的路由映射表，查询输出1394总线对应的通道号，将通道号和数据作为参数输入，获取到1394端口的通道号映射的设备号和消息号配置，通过1394通信调度模块组成异步流包调度发送。
二、1394接收到TTE发送流程设计：FPGA上的1394通信调度模块的处理完接收数据，通过和处理器间的双口方式将数据和路由信息传递到处理器端，处理器驱动软件通过调用标准的通信API接口读取数据和路由信息中的通道号，在本地内存路由映射表中通过1394总线通道号查询对应TTE网络中目的UDP端口号，调用TTE驱动发送API接口，将目的UDP端口号和数据作为参数输入，获取该数据在TTE发送端的数据类型号、IP地址和虚通道号等配置信息，将这些配置信息发送给TTE节点协议处理模块。
链路层芯片完成1394帧链路层的接入，物理层完成链路层信号和物理传输信号的转换。
可以理解的是，对本领域普通技术人员来说，可以根据本发明的技术方案及其发明构思加以等同替换或改变，而所有这些改变或替换都应属于本发明所附的权利要求的保护范围。

Claims (7)

1.一种基于SOC的TTE与1394互通信的网关控制器,包含SOC芯片，其特征在于SOC芯片上设有TTE节点机同步模块、TTE_1394一体化同步功能模块和1394通信调度模块；
TTE节点机同步模块用于完成与TTE网络系统间的同步，在与TTE网络系统同步后产生同步使能信号，在TTE网络系统同步周期的每个零时刻点产生同步零时刻点脉冲信号，将同步使能信号和同步零时刻点脉冲信号输出给TTE_1394一体化同步功能模块；
TTE_1394一体化同步功能模块先计算TTE网络系统同步周期和1394调度同步周期的最小公倍数k，在收到同步使能信号后开始同步计时，每收到一次同步零时刻点脉冲信号进行一次计时，当接收到k个同步零时刻点脉冲信号，向1394通信调度模块输出激励脉冲；
1394通信调度模块在收到激励脉冲后内部的同步计时器根据本地晶振进行计时守时，计时器可被1394调度同步周期整除时使能同步协议包STOF包发送给链路层芯片，完成1394总线的各节点的一次同步。
2.根据权利要求1所述一种基于SOC的TTE与1394互通信的网关控制器,其特征在于SOC芯片上还包含TTE节点协议处理模块、TTE节点接收时间完整性校验模块、TTE_1394协议路由查表映射模块；
TTE节点机同步模块还将同步使能信号和同步零时刻点脉冲信号输出给TTE节点接收时间完整性校验模块；
TTE节点接收时间完整性校验模块在同步使能信号和同步零时刻点脉冲信号的触发下将物理层接收信号转换为完整的TTE帧，并针对消息类别进行对应的完整性校验，检验通过的TTE帧上传到TTE节点协议处理模块接收处理，否则TTE帧被丢弃；
TTE节点协议处理模块包含接收状态机，接收状态机从TTE节点接收时间完整性校验模块接收消息进行UDP/IP解包处理，解包后的数据存入到TTE帧数据缓存，并将消息的存放地址信息和目的UDP端口存入到TTE帧信息队列中；
TTE_1394协议路由查表映射模块内设有TTE_1394协议路由映射配置，TTE_1394协议路由查表映射模块从TTE帧信息队列中提取帧信息，根据帧信息中的目的UDP端口号从TTE_1394协议路由映射配置中寻找出对应的1394总线的通道号，根据数据存放地址从TTE帧数据缓存中提取对应的数据和帧信息、通道号一起发送到1394通信调度模块；
1394通信调度模块按照预先设置的本节点在1394调度同步周期上的发送偏移时刻点发送异步流包到链路层芯片；其中，异步流包中包含的从TTE帧数据缓存中提取的数据和协议路由查表映射模块提供的通道号。
3.根据权利要求2所述一种基于SOC的TTE与1394互通信的网关控制器,其特征在于SOC芯片包括PL端的FPGA电路和PS端的处理器电路，TTE节点机同步模块、TTE节点协议处理模块、TTE节点接收时间完整性校验模块、TTE_1394一体化同步功能模块、1394通信调度模块由FPGA电路实现，TTE_1394协议路由查表映射模块由FPGA电路和处理器电路共同实现。
4.根据权利要求3所述一种基于SOC的TTE与1394互通信的网关控制器,其特征在于当TTE_1394协议路由映射配置放置在处理器电路上时，TTE_1394协议路由映射配置的处理方式有二种，分别是：
一、通过FPGA和处理器间的双口方式将数据和路由信息传递到处理器端，处理器驱动软件通过调用标准的通信API接口读取数据和路由信息中的目的UDP端口号，在本地的TTE_1394协议路由映射配置中通过TTE网络对应目的UDP端口号查询1394总线对应的通道号，调用1394驱动发送API接口，将通道号和数据作为参数输入，获取到1394端口的通道号映射的设备号和消息号配置，通过1394通信调度模块组成异步流包调度发送；
二、从TTE帧信息队列中提取数据对应的目的UDP端口号作为地址输入到FPGA内部的路由映射表，查询输出1394总线对应的通道号，将通道号和数据作为参数输入，获取到1394端口的通道号映射的设备号和消息号配置，通过1394通信调度模块组成异步流包调度发送。
5.根据权利要求1所述一种基于SOC的TTE与1394互通信的网关控制器,其特征在于SOC芯片上还包含TTE节点协议处理模块、TTE节点时间触发调度模块、TTE_1394协议路由查表映射模块；
TTE节点机同步模块还将同步使能信号和同步零时刻点脉冲信号输出给TTE节点时间触发调度模块；
1394通信调度模块还用于对链路层芯片接收的异步流包进行校验和处理，将数据存储在1394帧数据缓存，将路由信息中的1394总线通道号存储在1394帧信息队列中；
TTE_1394协议路由查表映射模块从1394帧信息队列提取帧信息，根据1394帧信息中的1394总线的通道号从TTE_1394协议路由映射配置中寻找对应的UDP端口号，根据数据存放地址从1394帧数据缓存中提取对应的数据和UDP端口号、1394帧信息一起发送到TTE节点协议处理模块；
TTE节点协议处理模块包含发送状态机，发送状态机对从TTE_1394协议路由查表映射模块接收到的帧信息和数据进行UDP/IP打包处理，按照数据类型输入到对应TT、RC或BE的调度缓冲区中；
所述TTE节点时间触发调度模块先设定每条TT业务的调度周期均为TTE网络系统同步周期的整数倍，在收到同步使能信号后开始TT业务的调度周期计时，每收到一个同步零时刻点脉冲信号时TT业务的调度周期计时累加1，在TT业务的调度周期计时内部每接收所述整数倍个同步零时刻点脉冲信号时，从TT业务的调度缓冲区调取对应的TTE帧进行发送，在非TT业务的调度周期内，按事件触件发式从RC业务或BE业务的调度缓冲区调取对应的TTE帧进行发送。
6.根据权利要求5所述一种基于SOC的TTE与1394互通信的网关控制器,其特征在于SOC芯片包括PL端的FPGA电路和PS端的处理器电路，其中，TTE节点机同步模块、TTE节点协议处理模块、TTE节点时间触发调度模块、TTE_1394一体化同步功能模块、1394通信调度模块由FPGA电路实现，TTE_1394协议路由查表映射模块由FPGA电路和处理器电路共同实现。
7.根据权利要求6所述一种基于SOC的TTE与1394互通信的网关控制器,其特征在于TTE_1394协议路由映射配置放置在处理器电路上时，TTE_1394协议路由映射配置的处理方式有二种，分别是：
一、在FPGA内部通过1394帧信息队列中的通道号查询对应TTE网络中目的UDP端口号，将目的UDP端口号作为参数输入，获取该数据在TTE发送端的配置信息，将这些配置信息发送给TTE节点协议处理模块；
二、FPGA上的1394通信调度模块的处理完接收数据，通过和处理器间的双口方式将数据和路由信息传递到处理器端，处理器驱动软件通过调用标准的通信API接口读取数据和路由信息中的通道号，在本地内存路由映射表中通过1394总线通道号查询对应TTE网络中目的UDP端口号，调用TTE驱动发送API接口，将目的UDP端口号和数据作为参数输入，获取该数据在TTE发送端的配置信息，将这些配置信息发送给TTE节点协议处理模块；
其中，配置信息包含数据类型号、IP地址和虚通道号。
CN202010877143.6A 2020-08-27 2020-08-27 一种基于soc的tte与1394互通信的网关控制器 Active CN112073141B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010877143.6A CN112073141B (zh) 2020-08-27 2020-08-27 一种基于soc的tte与1394互通信的网关控制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010877143.6A CN112073141B (zh) 2020-08-27 2020-08-27 一种基于soc的tte与1394互通信的网关控制器

Publications (2)

Publication Number Publication Date
CN112073141A CN112073141A (zh) 2020-12-11
CN112073141B true CN112073141B (zh) 2022-09-06

Family

ID=73659459

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010877143.6A Active CN112073141B (zh) 2020-08-27 2020-08-27 一种基于soc的tte与1394互通信的网关控制器

Country Status (1)

Country Link
CN (1) CN112073141B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113346943B (zh) * 2021-06-11 2023-11-24 天津大学 岸控卫星通信收发机、卫星通信系统以及数据传输方法
CN114172761B (zh) * 2021-11-15 2023-06-20 中国航空工业集团公司沈阳飞机设计研究所 一种分布式1394总线网络系统完整性检查方法
CN115022208B (zh) * 2022-05-10 2023-07-21 西安电子科技大学 一种tte网络流量监控设备及方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109587077A (zh) * 2018-10-18 2019-04-05 中国航空无线电电子研究所 用于tte网络的混合调度方法、tte网络终端

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT512290B1 (de) * 2011-12-19 2013-07-15 Fts Computertechnik Gmbh Verfahren zur zeitrichtigen beobachtung von ttethernet nachrichten
CN104461969A (zh) * 2014-12-09 2015-03-25 中国航空工业集团公司第六三一研究所 一种单个逻辑芯片内多通道同步及通道偏移可控电路
CN108809466A (zh) * 2017-05-05 2018-11-13 中国航空无线电电子研究所 一种同步tte网络与ttp总线网络时钟的方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109587077A (zh) * 2018-10-18 2019-04-05 中国航空无线电电子研究所 用于tte网络的混合调度方法、tte网络终端

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于TTE端系统的时钟同步设计与实现;罗泽雄等;《航空电子技术》;20160930(第03期);全文 *

Also Published As

Publication number Publication date
CN112073141A (zh) 2020-12-11

Similar Documents

Publication Publication Date Title
CN112073141B (zh) 一种基于soc的tte与1394互通信的网关控制器
Steinbach et al. An extension of the OMNeT++ INET framework for simulating real-time ethernet with high accuracy
US7675919B2 (en) End system scheduling for switched networks
CN109150559B (zh) 时间触发以太网仿真系统
CN106773928B (zh) 一种基于fpga的千兆tte端系统控制器
EP3174237B1 (en) Time synchronization method and apparatus for network devices and time synchronization server
Mifdaoui et al. Performance analysis of a master/slave switched ethernet for military embedded applications
Heidinger et al. A performance study of Audio Video Bridging in aeronautic Ethernet networks
CN108809466A (zh) 一种同步tte网络与ttp总线网络时钟的方法
Song et al. The design and implementation of the AFDX network simulation system
Chaine et al. TSN support for quality of service in space
Rejeb et al. AFDX simulation based on TTEthernet model under OMNeT++
Chaine et al. Comparative study of Ethernet technologies for next-generation satellite on-board networks
CN112073981A (zh) 一种集成uTTE与uAFDX通信模式的网络系统
CN112087356B (zh) 一种兼容通用TTE的uTTE网络系统
Ding et al. The research of AFDX system simulation model
CN112073229B (zh) 与标准TTE网络系统直通的uTTE网络系统
Boulanger et al. A time synchronization protocol for A664-P7
Schlesinger et al. Improving profinet irt frame packing using ethernet control characters
Kultur et al. Comparative analysis of next generation aircraft data networks
Tang et al. Online schedule of sporadic life-critical traffic in ttethernet
KR101007224B1 (ko) 단거리 멀티캐스트 및 방송형 항공 데이터 버스 에뮬레이션 방법 및 그 실시를 위한 시스템
Tariq et al. Analysis of synchronization in distributed avionics systems based on time-triggered Ethernet
CN113438143B (zh) 一种基于soc的通信网关控制器
Domínguez et al. Time Sensitive Networking (TSN) as reliable communications bus for micro-launchers

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant