CN104461969A - 一种单个逻辑芯片内多通道同步及通道偏移可控电路 - Google Patents

一种单个逻辑芯片内多通道同步及通道偏移可控电路 Download PDF

Info

Publication number
CN104461969A
CN104461969A CN201410753384.4A CN201410753384A CN104461969A CN 104461969 A CN104461969 A CN 104461969A CN 201410753384 A CN201410753384 A CN 201410753384A CN 104461969 A CN104461969 A CN 104461969A
Authority
CN
China
Prior art keywords
module
dpram
data
transmission
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410753384.4A
Other languages
English (en)
Inventor
田泽
牛少平
韩一鹏
郑斐
夏大鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AVIC No 631 Research Institute
Original Assignee
AVIC No 631 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AVIC No 631 Research Institute filed Critical AVIC No 631 Research Institute
Priority to CN201410753384.4A priority Critical patent/CN104461969A/zh
Publication of CN104461969A publication Critical patent/CN104461969A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0012—High speed serial bus, e.g. IEEE P1394

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Communication Control (AREA)

Abstract

本发明提供一种多通道同步及通道偏移可控机制的电路，包括主机接口模块、DMA模块、发送接收配置表DPRAM模块、数据DPRAM模块、AS5643协议处理模块、和全局控制模块。通过3组配置表DPRAM，数据DPRAM，以及AS5643协议处理模块实现3个AS5643节点功能，然后由全局寄存器统一调度启动发送，从而达到3节点的同步控制，实现一种多通道同步及通道偏移可控机制的电路，用以AS5643协议节点通信。

Description

一种单个逻辑芯片内多通道同步及通道偏移可控电路
技术领域
本发明属于计算机应用技术领域，尤其涉及一种AS5643协议节点机通信。
背景技术
AS5643协议是1394总线网络的核心和基础，因此AS5643协议节点间的通信非常重要。随着航空电子设备的不断发展，1394总线网络的外挂设备越来越多，功能也越来越复杂，对于数据传输带宽、确定性、实时性等性能要求等也越来越高。
目前采用的电路多为一个芯片内只包含一个1394节点，多通道间没有同步关系，由于多通道间没有同步关系，多通道共同工作的确定性和实时性无法保证，较难满足日益提升的综合性能要求，因此，亟需提供一种一个芯片内多通道同步及通道偏移可控制的电路。
发明内容
为了解决背景技术中存在的问题，本发明提供一种单个逻辑芯片内多通道同步及通道偏移可控电路，该电路使得多通道的STOF偏移同步并且可控，对于多通道的数据传输带宽、确定性、实时性等有了提高。
本发明的解决方案是：
该单个逻辑芯片内多通道同步及通道偏移可控电路包括依次连接的事务层、链路层和物理层，事务层与主机总线连接，物理层与1394总线连接，事务层通过主机总线与主机连接；所述事务层包括主机接口、DMA模块、全局控制模块、一组发送接收配置表DPRAM模块、一组数据DPRAM模块和一组AS5643协议处理模块；所述全局控制模块与主机接口、发送接收配置表DPRAM模块和AS5643协议处理模块连接，AS5643协议处理模块还与数据DPRAM模块和发送接收配置表DPRAM模块连接，发送接收配置表DPRAM模块和主机接口连接，数据DPRAM模块还分别与DMA模块、主机接口和AS5643协议处理模块连接；所述事务层与主机总线连接具体是事务层的主机接口与主机总线连接，AS5643协议处理模块与链路层连接；所述一组发送接收配置表DPRAM模块、一组数据DPRAM模块和一组AS5643协议处理模块包含的元件数量相同，且连接关系一一对应。
上述主机接口采用标准的PCI总线接口，主机接口用于填写发送接收配置表DPRAM模块内容以及对内部全局控制模块和AS5643协议处理模块进行读写操作和中断，DMA模块负责主机主存与数据DPRAM模块之间的数据搬运。
上述各组模块均包含三个元件。
本发明的优点是：
本发明提供一种多通道同步及通道偏移可控机制的电路，用以AS5643协议节点通信，使得多通道的STOF偏移同步并且可控。对于多通道的数据传输带宽、确定性、实时性等有了提高。
附图说明
图1为本发明的逻辑系统架构图；
图2为单节点的发送框架图。
具体实施方式
下面结合附图和具体实施例，对本发明的技术方案进行清楚、完整地表述。显然，所表述的实施例仅是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提所获得的所有其他实施例，都属于本发明的保护范围。
如图1所示，本实施例提供了一种多通道同步及通道偏移可控机制的电路，其主要包括以下模块：
主机接口：主机接口采用标准的PCI总线接口，符合PCIv2.2电气规范，不支持热插拔，PCI从接口模块作为总线的从设备进行工作。PCI主机接口主要负责填写配置表DPRAM以及对内部寄存器进行读写操作和中断。接口信号主要有控制线、地址线、数据线。DMA模块主要负责主机主存与数据DPRAM之间的数据搬运。
发送接收配置表DPRAM：发送接收配置表DPRAM主要是用做存储器总线发送接收配置表，AS5643协议处理模块对其只读，主机对其可进行读写操作。配置表内容由PCI主机从接口模块在初始化阶段填写。
以下对各个模块进行详述：
主机接口模块：采用标准的PCI总线接口，PCI从接口模块作为总线的从设备进行工作。PCI主机接口主要负责填写FPGA内部配置表内容以及对内部寄存器进行读写操作和中断。DMA模块负责主机主存与数据DPRAM之间的数据搬运。
发送接收配置表DPRAM模块：发送接收配置表DPRAM主要是用做存储器总线发送接收配置表。配置表内容由PCI主机从接口模块在初始化阶段填写。
数据DPRAM模块：数据DPRAM用做存储发送接收到的消息内容，采用双缓冲机制，避免数据读写冲突。主机不可直接访问，通过DMA通道，实现主机与数据DPRAM的数据交换。具体是：数据DPRAM用做存储发送接收到的消息内容，发送接收每个发送或接收缓冲区大小按照消息条数固定划分，其中一半用作缓冲区0，一半用作缓冲区1。每条发送或接收消息占用固定的大小。发送时，由上层软件决定消息存储在缓冲区0或者缓冲区1；接收时，上层软件按照DMA接收消息缓冲区0区更新标志寄存器、DMA接收消息缓冲区1区更新标志寄存器的内容来确定消息存储在0区还是1区。
AS5643协议处理模块：该模块主要实现AS5643协议处理功能，其包括寄存器调度模块、链路层芯片接口控制模块及数据搬运模块。寄存器调度模块主要实现了对收发消息的调度控制，链路层接口模块实现了主机和链路层接口芯片之间的通信，满足基于IEEE-1394b的用法和需求建立的航空领域网络传输数据总线标准SAE AS5643。逻辑并配合软件实现了AS5643总线网络协议定义的异步流包，固定帧速率，STOF包带宽预分配，纵向奇偶校验VPC，匿名签署消息，通道号的静态分配等功能。
全局控制模块：该模块主要用于多节点共同信号的控制，如多节点中断的状态和使能，以及多节点发送STOF包的控制，与三个AS5643协议处理模块相连，实现多通道同步及通道偏移可控机制。
上述模块中，通过3组配置表DPRAM，数据DPRAM，以及AS5643协议处理模块实现3个AS5643节点功能，然后由全局寄存器统一调度启动发送，从而达到3节点的同步控制。
单节点发送流程如图2所示：
主机通过主机接口配置发送接收DPRAM，填写数据DPRAM，配置AS5643协议模块的寄存器，以及全局寄存器的STOF控制寄存器启动发送，由AS5643协议处理模块调度搬运数据DPRAM，将数据组包通过链路层接口，最终发送到链路层。
多节点同步功能，由全局寄存器实现。全局寄存器同时向3个节点AS5643协议模块输出发送STOF请求信号，各个节点通过请求信号更新STOF时间，并且发送STOF，达到多节点同步；多节点发送偏移控制功能，由全局寄存器内一组计时寄存器控制，用户设定偏移时间到，STOF请求信号发出。
最后应说明的是，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解；其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (3)

1.一种单个逻辑芯片内多通道同步及通道偏移可控电路，其特征在于：包括依次连接的事务层、链路层和物理层，事务层与主机总线连接，物理层与1394总线连接，事务层通过主机总线与主机连接；所述事务层包括主机接口、DMA模块、全局控制模块、一组发送接收配置表DPRAM模块、一组数据DPRAM模块和一组AS5643协议处理模块；所述全局控制模块与主机接口、发送接收配置表DPRAM模块和AS5643协议处理模块连接，AS5643协议处理模块还与数据DPRAM模块和发送接收配置表DPRAM模块连接，发送接收配置表DPRAM模块和主机接口连接，数据DPRAM模块还分别与DMA模块、主机接口和AS5643协议处理模块连接；所述事务层与主机总线连接具体是事务层的主机接口与主机总线连接，AS5643协议处理模块与链路层连接；所述一组发送接收配置表DPRAM模块、一组数据DPRAM模块和一组AS5643协议处理模块包含的元件数量相同，且连接关系一一对应。
2.根据权利要求1所述的单个逻辑芯片内多通道同步及通道偏移可控电路，其特征在于：所述主机接口采用标准的PCI总线接口，主机接口用于填写发送接收配置表DPRAM模块内容以及对内部全局控制模块和AS5643协议处理模块进行读写操作和中断，DMA模块负责主机主存与数据DPRAM模块之间的数据搬运。
3.根据权利要求1所述的单个逻辑芯片内多通道同步及通道偏移可控电路，其特征在于：所述各组模块均包含三个元件。
CN201410753384.4A 2014-12-09 2014-12-09 一种单个逻辑芯片内多通道同步及通道偏移可控电路 Pending CN104461969A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410753384.4A CN104461969A (zh) 2014-12-09 2014-12-09 一种单个逻辑芯片内多通道同步及通道偏移可控电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410753384.4A CN104461969A (zh) 2014-12-09 2014-12-09 一种单个逻辑芯片内多通道同步及通道偏移可控电路

Publications (1)

Publication Number Publication Date
CN104461969A true CN104461969A (zh) 2015-03-25

Family

ID=52908051

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410753384.4A Pending CN104461969A (zh) 2014-12-09 2014-12-09 一种单个逻辑芯片内多通道同步及通道偏移可控电路

Country Status (1)

Country Link
CN (1) CN104461969A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111193650A (zh) * 2019-12-10 2020-05-22 中国航空工业集团公司西安航空计算技术研究所 一种基于sae as5643标准的节点收发控制装置
CN112073141A (zh) * 2020-08-27 2020-12-11 中国航空无线电电子研究所 一种基于soc的tte与1394互通信的网关控制器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080192772A1 (en) * 2007-02-08 2008-08-14 The Boeing Company Low-Weight Hybrid Deterministic Highspeed Data Bus
CN102420763A (zh) * 2011-12-07 2012-04-18 中国航空无线电电子研究所 Dma发送方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080192772A1 (en) * 2007-02-08 2008-08-14 The Boeing Company Low-Weight Hybrid Deterministic Highspeed Data Bus
CN102420763A (zh) * 2011-12-07 2012-04-18 中国航空无线电电子研究所 Dma发送方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
任海波: "基AS5643协议远程节点仿真卡的设计与验证", 《中国优秀硕士全文数据库 工程科技II辑》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111193650A (zh) * 2019-12-10 2020-05-22 中国航空工业集团公司西安航空计算技术研究所 一种基于sae as5643标准的节点收发控制装置
CN112073141A (zh) * 2020-08-27 2020-12-11 中国航空无线电电子研究所 一种基于soc的tte与1394互通信的网关控制器

Similar Documents

Publication Publication Date Title
US20080043742A1 (en) Transmission using multiple physical interface
CN102053813B (zh) 一种拼接墙控制方法及其装置
CN103580842A (zh) 一种多类型无线链路并行传输的方法和系统
CN103888293A (zh) 多通道fc网络数据仿真系统的数据通道调度方法
CN103353851A (zh) 一种管理任务的方法和设备
US20140351484A1 (en) Broadcast for a distributed switch network
CN108279927A (zh) 可调整指令优先级的多通道指令控制方法及系统、控制器
CN109471660A (zh) 扩展坞装置、电子装置及mac位址复制方法
JP2022506735A (ja) データ伝送方法及び通信装置
US20170235689A1 (en) Method, apparatus, communication equipment and storage media for determining link delay
CN104461969A (zh) 一种单个逻辑芯片内多通道同步及通道偏移可控电路
CN108280041A (zh) 一种内部集成电路主机的通信方法和装置
CN103404191A (zh) 数据传输的方法、装置和系统
KR101698242B1 (ko) Ｉｏ 및 인바운드 ａｖ를 위한 토폴로지 및 대역폭 관리
CN104461982A (zh) 一种对1394总线事件消息定时发送的处理方法及电路
CN105530157A (zh) Afdx网络交换机多个虚拟链路共享信用的方法
CN112328523A (zh) 传输双倍速率信号的方法、装置及系统
CN102841875A (zh) 一种具有智能总线接口的主机及安防系统
CN102184237B (zh) 一种基于网络的关联平台间业务数据同步方法
CN110765044B (zh) 数据包传输装置及系统
CN114489795A (zh) 报文传输方法、装置、设备及计算机可读存储介质
CN111193650B (zh) 一种基于sae as5643标准的节点收发控制装置
CN101334763B (zh) 主机与设备之间的数据传送方法
CN103535110A (zh) 用于点对点串行链路协议的无线通信
US20150301965A1 (en) Interface unit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150325

WD01 Invention patent application deemed withdrawn after publication