CN105448875A - 电子部件 - Google Patents

电子部件 Download PDF

Info

Publication number
CN105448875A
CN105448875A CN201510595864.7A CN201510595864A CN105448875A CN 105448875 A CN105448875 A CN 105448875A CN 201510595864 A CN201510595864 A CN 201510595864A CN 105448875 A CN105448875 A CN 105448875A
Authority
CN
China
Prior art keywords
welding disking
disking area
elongated welding
semiconductor device
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510595864.7A
Other languages
English (en)
Other versions
CN105448875B (zh
Inventor
O·黑伯伦
R·奥特雷姆巴
G·普雷科托
K·希斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN105448875A publication Critical patent/CN105448875A/zh
Application granted granted Critical
Publication of CN105448875B publication Critical patent/CN105448875B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H01L2224/02351—Shape of the redistribution layers comprising interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明的各个实施例涉及电子部件。在一个实施例中，半导体器件包括横向晶体管器件，该横向晶体管器件包括上金属化层。上金属化层包括n个细长焊盘区域。n个细长焊盘区域中的相邻细长焊盘区域耦合至横向晶体管器件的不同电流电极。n个细长焊盘区域定界出了横向晶体管的n-1个有源区域，n≥3。

Description

电子部件
背景技术
半导体器件可以包括布置在半导体材料主体上的金属化结构，该半导体材料主体包括耦合在半导体器件的电极与接触焊盘之间的导电轨道。金属化结构可以包括多个导电层。也可以对接触焊盘制作导电连接，以将半导体器件电耦合至包括外接触的封装体的衬底或者引线框架。外接触用于将封装体安装在再分布板上，诸如，印刷电路板。封装体可以包括覆盖半导体器件和内部电连接的外壳。
发明内容
在一个实施例中，半导体器件包括横向晶体管器件，该横向晶体管器件包括上金属化层。上金属化层包括n个细长焊盘区域。n个细长焊盘区域中的相邻细长焊盘区域耦合至横向晶体管器件的不同电流电极。n个细长焊盘区域定界出了横向晶体管的n-1个有源区域，其中n≥3。
附图说明
附图的元件并不一定是按照相对彼此之间的比例绘制而成。类似的附图标记表示对应的相似部分。各个图示的实施例的特征可以进行组合，除非它们彼此相斥。在附图中描绘了各个实施例，并且在以下的说明中详细描述了这些实施例。
图1图示了根据第一实施例的包括上金属化层的半导体器件。
图2图示了根据第一实施例的半导体封装体的顶视图。
图3图示了根据第二实施例的半导体封装体的顶视图。
图4图示了根据第二实施例的包括上金属化层的半导体器件。
图5图示了在图4中图示的半导体器件的顶视图，并且图示了中间金属化层。
图6图示了根据第三实施例的中间金属化层和下金属化层的顶视图。
图7图示了沿着图6的线A-A的截面图。
图8图示了沿着图6的线B-B的截面图。
图9图示了沿着图6的线C-C的截面图。
图10图示了根据第四实施例的具有第三层金属化结构的半导体器件的顶视图。
图11图示了沿着图10的线D-D的截面图。
图12图示了沿着图10的线E-E的截面图。
图13图示了沿着图10的线F-F的截面图。
具体实施方式
在以下详细说明中，参照对应的附图，这些附图形成本说明的一部分，并且在这些图中以图示的方式示出了可以实践本发明的具体实施例。在这点上，方向性术语诸如“顶”、“底”、“前”、“后”、“首”、“尾”等是参照所描述的图的取向来使用的。因为实施例的部件可以定位在许多不同的取向上，所以方向性术语是用于图示之目的，不以任何方式进行限制。要理解，在不脱离本发明的范围的情况下，可以利用其它实施例，并且可以进行结构改变或者逻辑改变。以下对本发明的详细说明不是为了进行限制，并且本发明的范围由随附权利要求书限定。
下面将对许多实施例进行阐释。在这种情况下，相同的结构特征由图中的相同或者相似的附图标记识别。在本说明的上下文中，应该将“横向”或者“横向方向”理解为指通常与半导体材料或者半导体载体的横向延度平行伸展的方向或者程度。横向方向由此通常与这些表面或者边平行地延伸。与之相反，应该将术语“竖直”或者“竖直方向”理解为指通常与这些表面或者边垂直地伸展并且由此与横向方向垂直地伸展的方向。因此，竖直方向在半导体材料或者半导体载体的厚度方向上伸展。
如在本说明书中所采用的，术语“耦合”和/或“电耦合”并不意味着元件必须直接耦合在一起，可以在“耦合”或者“电耦合”的元件之间设置中介(intervening)元件。
如在本说明书中所采用的，当提到元件(诸如，层、区域或者衬底)在另一元件上或者延伸到另一元件上时，该元件可以直接地在该另一元件上或者直接延伸到该另一元件上，或者，也可以存在中介元件。相反，当提到元件直接在另一元件上或者直接延伸到另一元件上时，则不存在中介元件。如在本说明书中所采用的，当提到元件连接或者耦合至另一元件时，该元件可以直接连接或者耦合至该另一元件，或者，可以存在中介元件。相反，当提到元件直接连接或者直接耦合至另一元件时，则不存在中介元件。
图1图示了根据第一实施例的半导体器件20，该半导体器件20包括横向晶体管器件21和上金属化层22。上金属化层22包括第一细长焊盘区域25、第二细长焊盘区域26和第三细长焊盘区域27。第二细长焊盘区域26布置在第一细长焊盘区域25与第三细长焊盘区域27之间。第一细长焊盘区域25和第二细长焊盘区域26定界出了横向晶体管器件22的第一有源区域28，并且第二细长焊盘区域26和第三细长焊盘区域27定界出了横向晶体管器件22的第二有源区域29。细长焊盘区域25、26、27布置在横向晶体管器件21的与基本上是矩形的有源区域28、29的长边相邻的非有源区域中。
细长焊盘区域25、26、27中的每一个基本上是矩形的，并且细长焊盘区域25、26、27布置为彼此基本平行。通过细长焊盘区域25、26、27中的其中一个有源区域28、29中的每一个在其两个长边上定界。
如此处使用的，“有源区域”是横向晶体管器件的可以支持横向导电层的区域。如此处使用的，“非有源区域”是横向晶体管器件的不能支持横向导电层的区域。非有源区域可以是电绝缘的，并且可以包括与有源区域的半导体材料不同的材料。对于HEMT(高电子迁移率晶体管)，诸如，基于氮化镓的HEMT，有源区域是横向晶体管器件的当开启栅极时支持有二维电子气(2DEG)的区域。非有源区域是当开启栅极时不支持有2DEG的区域。非有源区域可以通过离子注入以便隔离或者通过例如台面(mesa)蚀刻去除AlGaN势垒层而形成。
相邻细长焊盘区域耦合至晶体管器件的布置在有源区域28、29中的不同电流电极23、24。第一细长焊盘区域25和第三细长焊盘区域27可以耦合至横向晶体管器件21的公共电流电极23，诸如，源极，并且，第二细长焊盘区域26耦合至横向晶体管器件21的不同电流电极，诸如，漏极。
对半导体器件20和横向晶体管器件22的面积区域进行划分，从而提供两个有源面积区域(area)28、29，每个有源面积区域具有小于在最靠外的细长焊盘区域25、27之间的宽度w1的宽度wa。
上金属化层21的布置可以用于任何横向晶体管器件。在一些实施例中，横向晶体管器件是LDMOS(横向扩散金属氧化物半导体)晶体管器件或者高电子迁移率晶体管(HEMT)器件，诸如，基于III族氮化物或者氮化镓的HEMT。横向晶体管器件也可以是基于氮化镓的器件或者化合物半导体横向晶体管器件。
图2图示了根据第一实施例的半导体封装体30的顶视图。半导体封装体30包括半导体器件31，该半导体器件31包括安装在裸片焊盘33上的横向晶体管器件32。半导体封装体30包括与裸片焊盘33的第一侧面37相邻布置但却间隔开的三个引线34、35、36、以及与裸片焊盘33的第二侧面39相邻布置但却间隔开的第四引线38。裸片焊盘33和引线34、35、36、38可以是包括铜的引线框架的部分。
横向晶体管器件32包括上金属化层40，该上金属化层40包括三个细长焊盘区域41、42、43，每个细长焊盘区域基本上是矩形的。细长焊盘区域41、42、43彼此基本平行地布置。最外面的细长焊盘区域41、43耦合至横向晶体管31的源极电极，并且中央的细长焊盘区域42耦合至横向晶体管器件32的漏极电极。上金属化层40进一步包括与耦合至源极电极的细长焊盘区域41、43相邻布置的两个栅极焊盘44、45。第一细长焊盘区域41和第二细长焊盘区域42定界出了第一有源区域46的相对的长边，并且第二细长焊盘区域42和第三细长焊盘区域43定界出了第二有源区域47的相对的长边。
上金属化层40不限于如图2图示的焊盘的数量。例如，上金属化层40可以包括单个栅极焊盘、与三个或者更多个源极焊盘交错(interleave)的两个或者更多个漏极焊盘等。
第一细长焊盘区域41通过多个键合接线48电耦合至第三细长焊盘区域43。第二多个键合接线49在第一细长焊盘区域41与第三接触36之间延伸，并且将横向晶体管器件32的源极电极借由第一细长焊盘区域41和第二细长焊盘区域43两者电耦合至引线36。两个栅极焊盘44、45通过键合接线50电耦合至彼此。栅极焊盘44通过另一键合接线53电耦合至第一接触34。
在本特定实施例中，半导体封装体30包括由在第二接触35与第一细长焊盘区域41之间延伸的键合接线51提供的源极感测功能。第二细长焊盘区域42通过多个键合接线52电耦合至第四接触38。键合接线52布置为使得单独的键合接线布置在于第一细长焊盘区域41与第三细长焊盘区域43之间延伸的多个键合接线48的键合接线对之间。提供了耦合至横向晶体管器件32的源极和漏极的键合接线的交替布置。
半导体封装体30进一步包括由点线54表示的塑料封装外壳，半导体器件31、接触34、35、36、38的部分、以及键合接线48、49、50、51、52、53嵌入该塑料封装外壳中。接触34、35、36、37的最外面的部分保持为从塑料封装外壳暴露出来，并且为半导体封装体30提供了外接触。
将第一细长焊盘区域41与第三细长焊盘区域43电耦合的键合接线48，与第一细长焊盘区域41的长方向和第三细长焊盘区域43的长方向基本垂直地延伸。键合接线48以一定距离间隔在横向晶体管器件32的上表面上方，并且通过塑料封装外壳电绝缘。
图3图示了根据第二实施例的半导体封装体60的顶视图。半导体封装体60包括半导体器件，该半导体器件包括横向晶体管61，诸如，基于氮化镓的HEMT。横向晶体管61包括通过细长导电焊盘在每个长边上定界的两个条形有源面积区域62、63。有源面积区域62、63中的每一个包括多个源极电极、栅极电极和漏极电极，这些电极布置为使得栅极电极布置在源极电极与漏极电极之间以形成晶体管单元。第一细长导电焊盘64耦合至有源面积区域62的源极电极，第二细长导电焊盘65电耦合至第一有源面积区域62和第二有源面积区域63的漏极电极，并且第三细长导电焊盘66电耦合至第二有源面积区域63的源极电极。
横向晶体管61安装在半导体封装体60的裸片焊盘67上。半导体封装体60进一步包括布置在裸片焊盘67的侧面70中的切口69中的第一引线68、以及布置在裸片焊盘67的相对侧面73中的切口72中的引线71。引线68、71与裸片焊盘67间隔开一定距离，并且与裸片焊盘67电隔离。横向晶体管器件61的栅极焊盘74通过键合接线75电耦合至接线71。第一细长焊盘64通过多个键合接线76电耦合至裸片焊盘67，第二导电焊盘65通过与该多个键合接线76交替的多个键合接线77电耦合至引线68，从而使得提供了至源极和漏极的交替连接。第三导电焊盘66通过多个键合接线78电耦合至裸片焊盘67。裸片焊盘67耦合至第一有源面积区域62和第二有源面积区域63的源极电极。半导体封装体60进一步包括塑料封装外壳，在图3中未图示出该塑料封装外壳。
在图1至图3中图示的半导体器件中的每一个包括通过细长焊盘区域在两边上定界的两个有源面积区域。然而，横向晶体管器件可以设置有两个以上的有源区域。例如，n个细长焊盘区域相邻布置或者布置在n-1个有源面积区域之间，其中n是大于或者等于3的自然数。n个细长焊盘区域中的相邻细长焊盘区域耦合至横向晶体管器件的不同的电流电极，即，没有耦合至电流电极的中介细长焊盘区域的、直接相邻的细长焊盘，耦合至不同电流电极。
图4图示了半导体器件80的顶视图，该半导体器件80包括上金属化层81和四个有源区域82、83、84、85，每个有源区域具有基本上条形的形式。有源区域82、83、84、85共同提供了横向晶体管器件91。细长焊盘区域86、87、88、89、90布置为与有源区域82、83、84、85的两个长边相邻，相邻细长焊盘借此耦合至半导体器件80的横向晶体管器件91的不同电流电极。例如，细长焊盘区域86、88和90可以耦合至源极，并且细长焊盘区域87、89可以耦合至漏极。
细长焊盘区域86可以耦合至在有源区域82中的源极电极，细长焊盘区域87可以耦合至在两个相邻有源区域82、83中的漏极电极，细长焊盘区域88可以耦合至在两个相邻有源区域83、84中的源极电极，细长焊盘区域89可以耦合至在两个相邻有源区域84、85中的漏极电极，并且细长焊盘区域90可以耦合至在有源区域85中的源极电极。横向晶体管器件91也包括两个栅极焊盘92、93，每个栅极焊盘耦合至在有源区域82、83、84、85中的每一个有源区域中的栅极电极。
图5图示了在图4中图示的半导体器件80的另一顶视图，并且图示了布置在上金属化层81下方的中间金属化层94的视图。上金属化层81的位置用虚线表示。
中间金属化层94包括：多个槽道(runner)，每个槽道与上金属化层81的细长焊盘区域86、87、88、89、90基本平行地延伸；以及导电指状结构，该导电指状结构与中间金属化层94的槽道的长度和细长焊盘区域86、87、88、89、90基本垂直的延伸。
中间金属化层94包括布置在细长焊盘区域86下方并且与细长焊盘区域86基本平行的槽道95。槽道95延伸为多个指状结构96，该指状结构96与槽道95和细长焊盘区域86基本垂直地延伸并且延伸到有源区域82中。指状结构96电耦合至在有源区域82内的源极电极。
中间金属化层94的另一槽道97定位在细长区域87之下，并且与细长焊盘区域87基本平行地延伸。槽道97也延伸为多个指状结构98，该指状结构98延伸到第一有源区域82中。指状结构98在第一槽道95的指状结构96之间的区域中延伸，从而使得有源区域82的指状结构96、98耦合至沿着有源区域82的幅宽交替的源极或者漏极。相邻的指状结构对96、98在有源区域82中形成晶体管单元。
槽道97还包括多个指状结构99，该指状结构99在相反的方向上延伸到有源区域83中并且连接至布置在有源区域83中的漏极电极。指状结构99与另外的指状结构100交替，该指状结构100耦合至有源区域83的从布置在相邻细长焊盘区域88之下的槽道101延伸出来的源极电极。槽道95、97、100，通过延伸穿过布置在中间金属化层94与上金属化层81之间的介电层的至少一个导电过孔，而电耦合至上金属化层的相应上覆细长焊盘86、87、88。针对有源区域84和85，重复槽道和指状结构的这种图案。
仅仅针对其中一个有源面积区域85，图示了栅极电极在有源面积区域82、83、84、85中的位置。横向晶体管器件91进一步包括定位在中间金属化层94下方的下金属化层102。针对有源面积区域85，图示了在下金属化层102的栅极焊盘92、93与栅极电极之间的连接的布置。
下金属化层102包括定位在中间金属化层94的源极槽道104与上金属化层81的细长焊盘区域90外部的槽道103。槽道103与槽道104基本平行，并且包括延伸到有源面积区域85中并且耦合至栅极电极的多个导电指状结构105。耦合至栅极电极的导电指状结构105中的每一个布置在有源面积区域85的源极电极106与漏极电极107之间。指状结构105在中间金属化层94的槽道104下面延伸。指状结构105定位为比离晶体管单元的相应漏极电极略微更加靠近相应源极电极。
在有源面积区域82、83、84、85中的每一个有源面积区域中，晶体管单元的源极电极、栅极电极和漏极电极以及下金属化层102和中间金属化层94的上覆层彼此基本平行。通过使用定位在横向晶体管的与有源面积区域相邻的非有源面积区域中的槽道，来实现金属化层的指状结构和单独电极的耦合。在横向晶体管器件的有源面积区域中，金属化结构的层的金属迹线不在一定角度上彼此相交。而且，耦合至源极和漏极的槽道，布置在有源面积区域的相对边上。
在有源面积区域中仅仅平行布置金属迹线以及用于源极和漏极的公共槽道布置在有源面积区域的相对边上的这种布置，减小了源极-漏极或者寄生电容。也可以选择布置在各个导电金属化层之间的介电层的厚度，以减小电容。在一个实施例中，在半导体器件的半导体材料与上金属化层81之间的介电层的厚度至少为20μm。该介电层可以通过电路板材料的部分(诸如，玻璃纤维增强型环氧树脂)来提供。
横向晶体管器件的有源面积区域被划分为两个或者更多个有源区域，每个有源区域包括指状结构形式的金属迹线，该指状结构的长度小于可用于基本上在晶体管器件的整个面积区域之上延伸的单个有源面积区域的长度。通过减小指状结构的长度，可以减轻指状结构的电迁移。
在一些实施例中，横向晶体管器件包括作为高电压耗尽型晶体管的基于III族氮化物的高电子迁移率晶体管(HEMT)。在这些实施例中，器件的半导体材料可以包括布置在衬底上的氮化镓子层和布置在氮化镓子层上的氮化铝镓子层。在氮化镓子层与氮化铝镓子层之间的界面可以支持通过感应极化和自发极化而形成的二维电子气(2DEG)。另一氮化镓封盖层和/或介电层和/或钝化层可以布置在氮化铝镓层上。
图6图示了根据第三实施例的横向晶体管器件110的部分的顶视图，该横向晶体管器件110包括用实线图示的下金属化层111和用虚线表示的上覆中间金属化层112。
下金属化层111包括布置在横向晶体管器件110的有源面积区域113中的多个基本平行的金属条。横向晶体管器件110可以是LDMOS晶体管，但是，在本特定实施例中，横向晶体管器件110是基于氮化镓的HEMT。
下金属化层111包括第一金属条114和布置在相对侧的两个另外的金属条115、116。金属条114耦合至横向半导体晶体管器件的源极电极，并且条115、116电耦合至横向晶体管器件110的栅极电极。条115、116，在有源面积区域113外部从有源面积区域113的一侧，延伸至横向晶体管器件110的外围部分。另一金属条117布置为与金属条115相邻，并且电耦合至横向晶体管器件110的漏极。沿着有源面积区域113的长度，重复该结构，从而使得耦合至栅极电极的金属条布置在耦合至源极电极的金属条与耦合至漏极电极的金属条之间，以形成横向晶体管器件110的晶体管单元。
介电层118布置在下金属化层111上。多个导电过孔延伸穿过介电层118，以将下金属化层111电耦合至中间金属化层112。图7图示了沿着图6的线A-A的截面图，并且图示了有源面积区域113的截面图，该有源面积区域113包括分别在下金属化层111的导电条114、117与上金属化层112的指状结构119、124之间延伸的导电过孔120、123。
耦合至源极电极的金属条114，通过具有沿着金属条114的长度延伸的细长结构的导电过孔120，而耦合至上金属化层的源极再分布结构119。在其他实施例中，导电过孔可以具有基本上圆形的截面，并且多个导电过孔可以沿着金属条14的长度间隔地布置，以将源极电极电耦合至中间金属化层112的耦合至有源面积区域113的所有源极电极的部分119。
导电过孔121从栅极电极115、116中的每一个栅极电极的外围部分通过介电层118延伸至中间金属化层112的形成栅极槽道的部分112。另一导电过孔123在耦合至漏极电极的条117与中间金属化层112的耦合至有源面积区域113所有漏极电极的漏极再分布结构124之间。
中间金属化层112的漏极再分布结构125包括：指状结构124，该指状结构124布置在横向半导体器件110的有源面积区域113中的金属条117上方；以及槽道126，该槽道126与指状结构124基本垂直地延伸，以将该多个指状结构124与漏极电极彼此电耦合。槽道126定位在有源面积区域113外部在横向半导体器件110的非有源面积区域中。而且，槽道126通过介电层118的厚度与横向半导体器件的半导体材料的上表面127间隔开一定距离。这种布置可以用于减小源极-漏极寄生电容。
中间金属化层112的源极再分布结构128具有相似的结构，该结构包括：指状结构119，该指状结构119与在有源面积区域113内的基底条形金属部114基本平行地延伸；以及槽道129。槽道129与指状结构119基本垂直，并且定位在有源面积区域113外部、在横向晶体管器件110的非有源面积区域130中、在有源面积区域113的与漏极再分布结构126相对之侧。耦合至漏极电极的指状结构124和耦合至源极电极的指状结构119在有源面积区域113内交错，并且栅极电极布置在相邻地布置的指状结构124、119之间。
在本实施例中，中间金属化层112的源极再分布结构128的指状结构119具有宽度，从而使得它们在下金属化层111的耦合至栅极电极的条115、116之上延伸。源极再分布结构128的指状结构119也可以提供场板效应。在其他实施例中，中间金属化层的指状结构不覆盖基底栅极电极。中间金属化层112的漏极再分布结构125的指状结构部124具有更小的宽度，但是比下金属化层111的耦合至漏极电极的条117的宽度略宽。
图8图示了沿着图6的线B-B的截面图，并且图示了耦合至栅极电极的条115、116在中间金属化层112的槽道部129下面延伸至横向晶体管器件110的外围，并且通过介电层118与槽道部129电绝缘。
图9图示了沿着图6的线C-C的截面图。如图9所图示的，金属条115、116中的每一个金属条通过导电过孔121连接至中间金属化层112的栅极槽道122。
在图6至图9中图示的两个金属化层111、112的布置可以用于为横向晶体管器件110提供双层金属化结构。在这些实施例中，例如，可以通过键合接线连接，来实现在槽道126、129和栅极焊盘131至半导体封装体的再分布结构的内部接触面积区域之间的的电连接。
图10图示了根据第四实施例的横向晶体管器件140的顶视图。横向晶体管器件是基于氮化镓的HEMT。
横向晶体管器件140包括多层式金属化结构141，该金属化结构141包括三个导电(例如，金属)层和两个介电层。而且，横向晶体管器件140包括多个有源面积区域，在图10的顶视图中图示了这些有源面积区域中的两个有源面积区域142、143。将结合这两个有源面积区域142、143来描述金属化结构的布置。然而，如果要提供两个以上的有源面积区域，那么可以将在图10中图示的区域视为可以延伸跨过横向晶体管器件140的更大图案的单个重复(singlerepeat)。
有源面积区域142、143中的每一个有源面积区域基本上是矩形的，并且可以被视为是条。可以将有源面积区域142、143中的每一个视为包括多个晶体管单元，每个晶体管单元包括源极144、与源极144间隔开的漏极145、以及布置在源极144与漏极145之间的栅极146。源极144、栅极146和漏极145中的每一个电耦合至延伸跨过有源面积区域142的宽度的单独的导电条，此处宽度是指有源面积区域142的矩形形状的更短尺寸。
下金属化结构147的耦合至栅极146的导电层，在有源面积区域142外部延伸到横向晶体管器件140的非有源面积区域148中，该非有源面积区域148可以位于横向半导体器件140的周围或者位于包括两个有源区域142、143的重复单元之间。
第一介电层149布置在下金属化层147上，并且中间金属化层150布置在第一介电层149上。
中间金属化层150包括源极再分布结构151，该源极再分布结构151将在有源面积区域142中的每个源极144彼此电耦合。源极再分布结构151包括多个指状结构152，该指状结构152定位在耦合至源极144的导电条上方并且与导电条基本平行。下金属化层147的导电条通过导电过孔168电耦合至指状结构152。多个指状结构152通过与有源面积区域142的长边基本平行地延伸的总线153而彼此电耦合。
中间金属化层150包括用于电耦合有源区域142的漏极电极145的相似漏极再分布结构169。
中间金属化结构150的漏极再分布结构169包括多个导电指状结构154，该指状结构154布置在耦合至漏极145的导电条上方并且与耦合至源极的导电条144基本平行。指状结构154，通过与源极总线153相对的、与有源面积区域142的长边基本平行地延伸的总线155，而耦合在一起。漏极再分布结构169的指状结构154与源极再分布结构151的指状结构152交错。
中间金属化层150进一步包括栅极再分布结构156，该栅极再分布结构156电耦合至在至少一个有源面积区域中的栅极146。栅极再分布结构156包括槽道157，该槽道157与有源面积区域142的长边基本平行地延伸并且定位为与耦合至有源面积区域142源极144的总线153的最外面的面相邻。栅极再分布结构156也可以与两个或者更多个有源面积区域142、143的端面相邻地延伸，并且包括另一槽道158，该槽道158定位为与第二有源面积区域143相邻、在第二有源面积区域143的与漏极总线155相对的侧上。
在有源面积区域142、143中，中间金属化结构包括指状结构152、154，该指状结构152、154布置为与基底导电条和横向晶体管器件140的源极、漏极和栅极平行。将有源面积区域的源极、漏极和栅极耦合在一起的总线和槽道，定位在有源面积区域143、144外部。在有源面积区域142、143内，在导电条与横向晶体管器件140的源极、漏极和栅极之间无导电连接。
金属化结构141进一步包括布置在中间金属化层150上的第二介电层159和布置在第二介电层159上的上金属化层160。
上金属化层160将至少两个有源面积区域42、43的源极电极彼此电耦合，并且耦合至少两个相邻有源面积区域142、143的漏极电极。
如在图10的顶视图中所图示的，上金属化层160包括两个指状结构部161、162，该指状结构部161、162与中间金属化层150的源极总线151和栅极槽道157基本平行地延伸并且在它们上方。指状结构161、162，通过定位在横向半导体器件140的与有源面积区域142、143的侧面相邻的无源面积区域中的总线163，而彼此电耦合。上金属化层160的指状结构161、162布置为与基底中间金属化层150的指状结构152、154基本垂直，并且总线163布置为与基底中间金属化层150的总线153基本垂直。
相似地，上金属化层160的指状结构164布置在中间金属化层150的电耦合至在两个有源面积区域142、143中的漏极的漏极总线155上方，并且与总线155基本平行。指状结构164耦合至总线165，该总线165布置为与有源面积区域142、143的侧面相邻，该总线165与耦合源极电极的总线163相对。可以将耦合至源极的指状结构161、162视为与耦合至漏极的指状结构164交错。
图11图示了沿着图10的线D-D的穿过漏极指状结构164和漏极总线165的截面图，并且图示了中间金属化层150的漏极总线165通过沿着总线165的长度间隔定位并且延伸穿过第二介电层159的多个导电过孔166，而电耦合至上金属化层160的漏极指状结构164。
图12图示了沿着图10的线E-E的穿过源极指状结构162和源极总线153的截面图。多个导电过孔167沿着源极总线153的长度间隔定位并且延伸穿过第二介电层159，以将中间金属化层150的源极总线153电耦合至上金属化层160的源极指状结构161、162。
第二介电层159可以具有大得足以减小寄生电容的厚度。介电层159的厚度可以是至少20μm。在一些实施例中，介电层159可以通过预制的板诸如电路板或者包括部分固化的B-级环氧树脂的所谓预浸材来提供。
在横向晶体管器件140包括三个或者更多个有源面积区域的实施例中，栅极槽道158可以在中间金属化层150的耦合至邻近有源面积区域的部分之间延伸。图13图示了沿着图10的线F-F的穿过下金属化结构147的栅极条146的截面图。
中间金属化层150的电耦合至在两个相邻有源面积区域中的源极的源极总线153'的形状，可以偏离基本矩形的形式。在图10中图示的实施例中，源极总线153'具有曲折形式，从而使得源极总线153'的更宽部分通过窄部分而彼此分开。在中间金属化层150的该源极总线153'与上金属化层的指状结构162之间的导电过孔167可以布置在更宽部分中。
在这些实施例中，栅极槽道158定位在具有曲折形式的两个源极总线153'、153”之间，并且也具有曲折结构。下金属化层147的耦合至在有源面积区域143中的栅极的导电层的长度可以变化，以补偿栅极槽道148的曲折结构。因此上金属化层160的指状结构162电耦合至源极总线153'、153”以及定位在相邻有源面积区域中的源极两者。
这种布置可以用于减小在邻近有源面积区域的总线之间的距离，以便增加在横向晶体管器件140内的有源面积区域142、143的封装密度。
空间相对术语诸如“之下”、“下方”、“下”、“之上”、“上方”、“上”等用于方便说明，以阐释一个元件相对于第二元件的定位。这些术语旨在囊括除了与在附图中描绘的取向之外的器件的不同取向。
进一步地，术语诸如“第一”、“第二”等也用于描述各种元件、区域、部分等，并且不旨在进行限制。贯穿本说明，类似的术语指类似的元件。
如此处所使用的，术语“具有”、“含有”、“包含”、“包括”等是开放性术语，表示存在所提及的元件或者特征，但是不排除另外的元件或者特征。“一”、“一个”和“该”旨在包括复数以及单数，除非上下文另有明确表示。
要理解，此处描述的各个实施例的特征可以彼此组合，除非另有明确规定。
虽然此处已经图示并且描述了具体实施例，但是本领域技术人员应了解，在不脱离本发明的范围的情况下，可以用多种替代和/或等同实的施方式来替代所示出和描述的实施例。本申请旨在涵盖此处论述的具体实施例的任何更改或者变型。因此，本发明旨在仅仅受权利要求书及其等同物的限制。

Claims (20)

1.一种半导体器件，包括横向晶体管器件，所述横向晶体管器件包括上金属化层，所述上金属化层包括n个细长焊盘区域，所述细长焊盘区域中的相邻细长焊盘区域耦合至所述横向晶体管器件的不同电流电极，所述n个细长焊盘区域定界出了所述横向晶体管的n-1个有源区域，其中n≥3。
2.根据权利要求1所述的半导体器件，其中所述横向晶体管器件包括LDMOS或者HEMT器件。
3.根据权利要求1或2所述的半导体器件，其中所述半导体器件包括基于III族氮化物的横向晶体管。
4.根据权利要求1至3中的一项所述的半导体器件，其中所述n个细长焊盘区域彼此实质上平行地延伸。
5.根据权利要求1至4中的一项所述的半导体器件，其中每个有源面积区域包括多个第一电流电极和多个第二电流电极和多个控制电极。
6.根据权利要求5所述的半导体器件，其中所述第一细长焊盘区域耦合至在两个相邻所述有源面积区域中的所述第一电流电极。
7.根据权利要求5或6所述的半导体器件，其中所述第二细长焊盘区域耦合至在两个相邻所述有源面积区域中的所述第二电流电极。
8.根据权利要求5至7中的一项所述的半导体器件，其中所述第一电流电极、所述第二电流电极和所述控制电极与在所述上金属化层的所述焊盘中的所述第一细长焊盘区域、所述第二细长焊盘区域和所述第三细长焊盘区域基本垂直地延伸。
9.根据权利要求1至8中的一项所述的半导体器件，其中所述上金属化层包括耦合至源极的第一细长焊盘区域、耦合至漏极的第二细长焊盘区域和耦合至源极的第三细长焊盘区域，所述第二细长焊盘区域布置在所述第一细长焊盘区域与所述第三细长焊盘区域之间，所述第一细长焊盘区域和所述第二细长焊盘区域定界出了所述横向晶体管器件的第一有源区域，并且所述第二细长焊盘区域和所述第三细长焊盘区域定界出了所述横向晶体管器件的第二有源区域。
10.根据权利要求9所述的半导体器件，其中所述上金属化层的所述第一细长焊盘区域和所述第三细长焊盘区域由在所述第一细长焊盘区域与所述第三细长焊盘区域之间延伸的一个或者多个键合接线电耦合。
11.根据权利要求1至10中的一项所述的半导体器件，进一步包括中间金属化层，所述中间金属化层包括三个或者更多个细长槽道，其中相邻所述槽道耦合至所述横向晶体管的不同电流电极，其中每个槽道包括与所述槽道的长度基本垂直地延伸的多个指状结构，相邻所述槽道的所述指状结构互锁并且彼此电隔离。
12.根据权利要求11所述的半导体器件，其中所述中间金属化层的所述槽道布置在所述上金属化层的细长焊盘区域之下。
13.根据权利要求12所述的半导体器件，其中所述槽道通过至少一个导电过孔而电耦合至所述细长焊盘区域。
14.根据权利要求11至13中的一项所述的半导体器件，进一步包括下金属化层，所述下金属化层包括多个细长焊盘区域，在所述中间金属化层的每个指状结构之下都布置有细长焊盘区域。
15.根据权利要求14所述的半导体器件，其中所述下金属化层的所述细长焊盘区域通过至少一个导电过孔而电耦合至所述中间金属化层的所述指状结构。
16.根据权利要求15所述的半导体器件，进一步包括布置在所述下金属化层与所述中间金属化层之间的第一介电层。
17.根据权利要求11至16中的一项所述的半导体器件，其进一步包括布置在所述中间金属化层与所述上金属化层之间的第二介电层。
18.根据权利要求17所述的半导体器件，其中所述上金属化层通过所述第二介电层而与所述中间金属化层相隔至少20μm的距离。
19.根据权利要求11至18中的一项所述的半导体器件，其中所述下金属化层的耦合至所述控制电极的所述细长焊盘区域在所述中间金属化层的耦合至接地电位的所述槽道之下延伸。
20.根据权利要求11至19中的一项所述的半导体器件，其中所述上金属化层的耦合至接地电位的所述细长焊盘区域在所述中间金属化层的耦合至所述控制电极的所述细长焊盘区域上方延伸。
CN201510595864.7A 2014-09-18 2015-09-17 电子部件 Active CN105448875B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014113465.6A DE102014113465B4 (de) 2014-09-18 2014-09-18 Elektronisches Bauteil
DE102014113465.6 2014-09-18

Publications (2)

Publication Number Publication Date
CN105448875A true CN105448875A (zh) 2016-03-30
CN105448875B CN105448875B (zh) 2019-03-08

Family

ID=55444383

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510595864.7A Active CN105448875B (zh) 2014-09-18 2015-09-17 电子部件

Country Status (3)

Country Link
US (1) US9620467B2 (zh)
CN (1) CN105448875B (zh)
DE (1) DE102014113465B4 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112071809A (zh) * 2019-06-11 2020-12-11 罗姆股份有限公司 半导体装置
US20210336015A1 (en) * 2020-04-28 2021-10-28 Infineon Technologies Ag Group iii nitride-based transistor device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9653410B1 (en) * 2016-03-15 2017-05-16 Nxp Usa, Inc. Transistor with shield structure, packaged device, and method of manufacture
US10529802B2 (en) * 2017-09-14 2020-01-07 Gan Systems Inc. Scalable circuit-under-pad device topologies for lateral GaN power transistors
CN110534496A (zh) * 2019-08-13 2019-12-03 中山市华南理工大学现代产业技术研究院 一种GaN基射频器件及其封装方法
CN114757140B (zh) * 2022-03-31 2024-06-04 本源科仪(成都)科技有限公司 量子比特版图的布线方法、装置、电子设备及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040178443A1 (en) * 2003-03-10 2004-09-16 Semiconductor Components Industries, Llc. LDMOS transistor with enhanced termination region for high breakdown voltage with low on-resistance
US20090256210A1 (en) * 2006-12-07 2009-10-15 Kabushiki Kaisha Toshiba Semiconductor device and fabrication method of the semiconductor device
US20100252863A1 (en) * 2009-04-07 2010-10-07 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method for the same
CN102013437A (zh) * 2009-09-07 2011-04-13 西安捷威半导体有限公司 半导体器件及其制造方法
US20130299878A1 (en) * 2012-02-17 2013-11-14 International Rectifier Corporation Transistor Having Elevated Drain Finger Termination

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6372586B1 (en) * 1995-10-04 2002-04-16 Texas Instruments Incorporated Method for LDMOS transistor with thick copper interconnect
US6815276B2 (en) * 2002-10-03 2004-11-09 Texas Instruments Incorporated Segmented power MOSFET of safe operation
EP1408552A1 (en) * 2002-10-09 2004-04-14 STMicroelectronics S.r.l. Integrated MOS semiconductor device with high performance and process of manufacturing the same
JP2005159157A (ja) 2003-11-27 2005-06-16 Renesas Technology Corp 半導体装置
CN100539184C (zh) 2004-02-16 2009-09-09 富士电机电子技术株式会社 双方向元件及其制造方法、半导体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040178443A1 (en) * 2003-03-10 2004-09-16 Semiconductor Components Industries, Llc. LDMOS transistor with enhanced termination region for high breakdown voltage with low on-resistance
US20090256210A1 (en) * 2006-12-07 2009-10-15 Kabushiki Kaisha Toshiba Semiconductor device and fabrication method of the semiconductor device
US20100252863A1 (en) * 2009-04-07 2010-10-07 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method for the same
CN102013437A (zh) * 2009-09-07 2011-04-13 西安捷威半导体有限公司 半导体器件及其制造方法
US20130299878A1 (en) * 2012-02-17 2013-11-14 International Rectifier Corporation Transistor Having Elevated Drain Finger Termination

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112071809A (zh) * 2019-06-11 2020-12-11 罗姆股份有限公司 半导体装置
CN112071809B (zh) * 2019-06-11 2024-03-12 罗姆股份有限公司 半导体装置
US20210336015A1 (en) * 2020-04-28 2021-10-28 Infineon Technologies Ag Group iii nitride-based transistor device
US11929405B2 (en) * 2020-04-28 2024-03-12 Infineon Technologies Ag Group III nitride-based transistor device having a field plate

Also Published As

Publication number Publication date
US20160086897A1 (en) 2016-03-24
US9620467B2 (en) 2017-04-11
DE102014113465A1 (de) 2016-03-24
DE102014113465B4 (de) 2022-01-13
CN105448875B (zh) 2019-03-08

Similar Documents

Publication Publication Date Title
US10573736B2 (en) Heterojunction semiconductor device for reducing parasitic capacitance
CN105448875A (zh) 电子部件
US9659854B2 (en) Embedded packaging for devices and systems comprising lateral GaN power transistors
US11355597B2 (en) Transistor with source field plates and non-overlapping gate runner layers
CN1315195C (zh) 在单面上带块形连接的垂直导电倒装芯片式器件
US7166898B2 (en) Flip chip FET device
JP6338832B2 (ja) 半導体装置
US7821128B2 (en) Power semiconductor device having lines within a housing
KR101744408B1 (ko) 전자 부품
US20130049010A1 (en) High density gallium nitride devices using island topology
US9190393B1 (en) Low parasitic capacitance semiconductor device package
CN110634825A (zh) 半导体装置
KR20150033553A (ko) 반도체 장치
US9324819B1 (en) Semiconductor device
US11764141B2 (en) Semiconductor device
CN102376710A (zh) 包括互连级的集成电路
NL2020395B1 (en) Electronic module
CN105023898B (zh) 半导体装置封装体
US20230307360A1 (en) Component with high electron mobility
CN114334883A (zh) 半导体装置
JP2004031769A (ja) 複合ｉｃパッケージ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant