CN105448828B - 半导体工艺 - Google Patents

半导体工艺 Download PDF

Info

Publication number
CN105448828B
CN105448828B CN201510611091.7A CN201510611091A CN105448828B CN 105448828 B CN105448828 B CN 105448828B CN 201510611091 A CN201510611091 A CN 201510611091A CN 105448828 B CN105448828 B CN 105448828B
Authority
CN
China
Prior art keywords
semiconductor element
semiconductor
adhesive layer
carrier
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510611091.7A
Other languages
English (en)
Other versions
CN105448828A (zh
Inventor
谢维铭
蔡裕斌
曹育诚
王丞鸿
林俊杰
杨秀雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/494,449 external-priority patent/US9564376B2/en
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN105448828A publication Critical patent/CN105448828A/zh
Application granted granted Critical
Publication of CN105448828B publication Critical patent/CN105448828B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

本发明涉及一种半导体工艺，其包含以下步骤：(a)提供半导体元件，且测试所述半导体元件；(b)将所述半导体元件经由粘着层贴附至载体上，使得所述粘着层夹设于所述半导体元件与所述载体之间；(c)切割所述半导体元件以形成多个半导体元件单体；(d)测试所述半导体元件单体；及(e)比对步骤(a)的测试结果与步骤(d)的测试结果。借此，所述半导体元件单体彼此间的间隙在切割后即固定，而便于测试所述半导体元件单体。

Description

半导体工艺
技术领域
本发明涉及一种半导体工艺。详言之，本发明涉及一种半导体切割及测试工艺，以及半导体切割后形成图案的工艺。
背景技术
常规切割前晶片的产品测试方式为直接将晶片置于设备中进行检测，可同时测试多个单体区域内的多颗裸片(Die)，但此方式无法检测出所述晶片切割后的作业缺陷，原因如下所述。
常规切割后晶片的产品测试方式为将晶片置于切割胶带(Tape)上，其中所述切割胶带的外缘由环状的膜片架(Film Fame)固定。进行晶片切割后，形成多颗分离的裸片，由于所述膜片架对所述切割胶带的横向拉力，使得所述裸片会被横向拉开而发生位置偏移的情况，即所述裸片彼此间的间隙在切割后会加大。而且此偏移会累积，即在外围的裸片的偏移量会更大。由于测试用的探针在探针头的位置固定，因此当裸片的偏移量超过一数值后，探针便无法同时测试到与切割前相同数量的多个单体区域内的多个裸片，因此常规的产品测试方式的作业效率会下降。举例来说，常规的产品测试方式，切割前可一次同时测试15个单体区域内的多个裸片，切割后因上述偏移量的关系，一次只能同时测试4个单体区域内的多个裸片，因此，测试机台的单位小时产能(Units Per Hour,UPH)无法有效提升。
此外，上述常规作业方式在进行激光打印时会有以下问题。首先，由于激光必须穿过所述切割胶带，因此所述切割胶带只能选择非UV解胶材料，然而，非UV解胶材料的粘性较低，会降低所述晶片与所述切割胶带间的粘着力，而影响整个工艺。其次，如果所述晶片产生较大的翘曲，所述切割胶带无法完全将所述晶片拉平，因此在激光打印时会产生偏移。此外，如同上述，所述裸片在切割后会被横向拉开而发生位置偏移的情况，因此，所述晶片在切割后无法再进行第二次的激光打印。
发明内容
本发明的方面涉及一种半导体工艺。在实施例中，所述半导体工艺包含以下步骤：(a)提供半导体元件，且测试所述半导体元件；(b)将所述半导体元件经由粘着层贴附至载体上，使得所述粘着层夹设于所述半导体元件与所述载体之间；(c)切割所述半导体元件以形成多个半导体元件单体；(d)测试所述半导体元件单体；及(e)比对步骤(a)的测试结果与步骤(d)的测试结果。借此，所述半导体元件单体彼此间的间隙在切割后即固定，而便于测试所述半导体元件单体。
本发明的另一方面涉及一种半导体工艺。在实施例中，所述半导体工艺包含以下步骤：(a)提供半导体元件；(b)将所述半导体元件经由粘着层贴附至载体上，使得所述粘着层夹设于所述半导体元件及所述载体之间；(c)切割所述半导体元件以形成多个半导体元件单体；及(d)形成图案于所述半导体元件单体的表面上。
本发明的另一方面涉及一种半导体工艺。在实施例中，所述半导体工艺包含以下步骤：在切割半导体元件前，提供所述半导体元件的测试结果的第一图表的视觉显示(Visual Display)，所述第一图表标示切割前所述半导体元件中瑕疵的半导体元件单体区域的位置；及在切割所述半导体元件后，提供所述半导体元件的测试结果的第二图表的视觉显示，所述第二图表标示切割后所述半导体元件中瑕疵的半导体元件单体的位置。
附图说明
图1至16显示本发明的半导体工艺的实施例的示意图。
图1a显示本发明的半导体元件的实施例的俯视图。
图1b显示本发明的半导体元件的另一实施例的俯视图。
图3a显示第一次测试的测试设定(Setup)。
图3b显示利用图3a的测试设定所得出第一次测试后的测试结果的图表(map)的实例的示意图。
图12a显示利用图12的测试设定所得出第二次测试后的测试结果的图表的实例的示意图。
图17至22显示本发明中半导体元件贴附至载体的方式的实施例的示意图。
具体实施方式
参考图1至16，显示本发明的半导体工艺的实施例的示意图。参考图1，提供半导体元件1，其中图1是显示所述半导体元件1的局部剖视示意图。在本实施例中，所述半导体元件1为晶片，其包含半导体元件本体10、多个接垫(Pad)103、钝化层(Passivation Layer)104及多条切割线15。所述半导体元件本体10的材质可以是例如硅、锗、砷化镓等半导体材料。所述半导体元件本体10具有上表面101及下表面102，所述接垫103位于所述半导体元件本体10的上表面101。所述钝化层104覆盖所述半导体元件本体10的上表面101及部分接垫103，且具有多个钝化层开口1041以显露另一部份所述接垫103。所述切割线15定义出多个单体区域17，且二个最近的单体区域17间的间距(Pitch)定义为第一间距P1。
参考图1a，显示本发明的半导体元件的实施例的俯视图。在本实施例中，所述半导体元件1为晶片，其为圆盘状。
参考图1b，显示本发明的半导体元件的另一实施例的俯视图。在本实施例中，所述半导体元件1为条状体(Strip)，其为矩形。
参考图2，形成第一保护层13以覆盖部份接垫103及所述钝化层104，其中所述第一保护层13具有多个第一开口131以显露另一部份所述接垫103。在本实施例中，所述第一保护层13的材质为聚酰亚胺(Polyimide)；然而在其他实施例中，所述第一保护层13的材质为另一种聚合物(Polymer)或树脂、纳米复合物(Nanocomposite)，或其组合物。接着，形成重布层(Redistribution Layer,RDL)14于所述第一保护层13上及其第一开口131中，以接触所述接垫103。所述重布层14的材质为可导电的，例如铜或另一种金属，或另一种导电材质，或其组合物。接着，形成第二保护层16以覆盖所述重布层14及所述第一保护层13，其中所述第二保护层16具有多个第二开口161以显露部份重布层14。接着，形成凸块下金属层(UnderBump Metallurgy,UBM)18于所述第二开口161中以接触所述重布层14。
参考图3，形成多个焊球20于所述凸块下金属层18上。此时，所述半导体元件1具有主动面11及背面12。所述主动面11即包括所述重布层14及所述焊球20的表面；所述背面12即所述半导体元件本体10的下表面102。
参考图3a，显示第一次测试的测试设定(Setup)。在本实施例中，利用测试装置19测试所述半导体元件1。所述测试装置19包括探针头191及多个探针34，所述探针34连接至所述探针头191，且所述探针34的位置固定。在本实施例中，利用所述探针34经由所述半导体元件1的单体区域17上的焊球20以测试所述半导体元件1的单体区域17的电性。
参考图3b，显示利用图3a的测试设定所得出第一次测试后的测试结果的图表(map)的实例的示意图。如图3b所示的实例中，二个x符号所标示的半导体元件1的区域代表其对应的二个单体区域17未通过利用图3a的测试设定所做的电性测试，即，所述二个被标记的单体区域17为瑕疵。
参考图4，薄化所述半导体元件1的半导体元件本体10。在本实施例中，研磨(Grinding)所述半导体元件1的背面12(所述半导体元件本体10的下表面102)，以薄化所述半导体元件本体10，且增加所述半导体元件1的背面12的平坦性。
参考图5，贴附保护层22于所述半导体元件1的背面12(所述半导体元件本体10的下表面102)。可以理解的是，此步骤可省略，即可以不贴附所述保护层22。要注意的是，如果贴附所述保护层22，则所述半导体元件1的背面12为所述保护层22的下表面；如果不贴附所述保护层22，则所述半导体元件1的背面12为所述半导体元件本体10的下表面102。
参考图6，将所述半导体元件1经由粘着层30贴附至载体32上，且所述载体32为圆盘，使得所述粘着层30夹设于所述半导体元件1与所述载体32之间。在本实施例中，所述半导体元件1为晶片，所述载体32为玻璃、金属、压克力或虚晶片(Dummy Wafer)，且所述载体32的尺寸大致上与所述半导体元件1相同。即，所述载体32的尺寸在所述半导体元件1的尺寸的±10％，±5％，±4％，±3％，±2或±1％之内。所述粘着层30为双面胶，其尺寸大致上与所述载体32的尺寸相同。即，所述粘着层30的尺寸在所述载体32的尺寸的±10％，±5％，±4％，±3％，±2或±1％之内。换句话说，所述半导体元件1、所述粘着层30及所述载体32皆为尺寸大致相同的圆形，且三者形成一个三层叠合结构。要注意的是，所述载体32并非是空心圆环状的膜片架。在实施例中，所述粘着层30为二层结构，其上层为发泡层，下层为主体层(例如：UV解胶材料，或可遇热解胶材料)。所述发泡层的材质为可遇热解胶，且其热解胶温度(Thermal Release Temperature)为50℃至300℃或90℃至200℃。即，所述发泡层在加热(例如50℃至300℃或90℃至200℃)后，材料表面结构变化而解胶。所述主体层在照射UV光后或加热(例如50℃至300℃或90℃至200℃)后会解胶。在其他实施例中，所述粘着层30上下二层皆为发泡层，但是发泡温度(热解胶温度)不同，举例来说，上层发泡层的发泡温度为90℃，下层发泡层的发泡温度为150℃。在其他另一实施例中，其他单层胶或多层胶也可替代地使用。
如图1b所示，所述半导体元件1可以是条状体的形式。在此实施例中，所述载体32可以是圆盘或条状体，且所述条状体形式的所述半导体元件1利用所述粘着层30贴附至所述载体32上，所述粘着层30为对应的圆盘或条状体的形式。
参考图7，显示第一次激光打印(Laser Marking)步骤。即，形成第一图案于所述单体区域17的保护层22下表面上。在本实施例中，所述第一图案是利用第一打印激光(Marking Laser)70移除所述单体区域17的保护层22下表面的部分而形成的刻痕。由于所述第一打印激光70施加在所述单体区域17的保护层22下表面，因此，所述载体32及所述粘着层30可供所述第一打印激光70穿透。举例来说，所述载体32的材质为玻璃，例如：无碱玻璃。所述粘着层30的材质包括可遇热解胶的材料，且其热解胶温度为50℃至300℃或90℃至200℃，例如：聚酯(Polyester)、聚乙烯(Polyethylene,PE)或聚乙烯对苯二甲酸酯(Polyethylene Terephthalate,PET)。如果所述粘着层30至少包括发泡层及主体层，则所述主体层包括上述可遇热解胶的材料，且其热解胶温度为50℃至300℃或90℃至200℃，例如：聚酯、聚乙烯或聚乙烯对苯二甲酸酯。在实施例中，所述第一打印激光70的第一图案是根据图3a的测试步骤所得出的第一次测试结果(例如图3b的图表)而决定。
参考图8，在另一实施例中，所述保护层22被省略。所述粘着层30直接贴附至所述半导体元件本体10的下表面102。所述载体32及所述粘着层30的材质与图7的所述载体32及所述粘着层30的材质相同。在本实施例中，所述第一图案是利用所述第一打印激光70移除所述单体区域17的下表面102的一部分而形成的刻痕。即，所述第一图案形成于所述单体区域17的下表面102上。
参考图9，利用刀具60沿着所述切割线15切割所述半导体元件1以形成多个半导体元件单体4(即裸片)。在本实施例中，利用夹具35的多个真空管道351以真空方式吸住所述载体32以利切割的进行。在本实施例中，所述粘着层30也被切割到，但是所述粘着层30未被切断而形成凹口301，所述凹口301对应二个半导体元件单体4间的间隙。然而，要注意的是，所述载体32并不会被切割到。当切割所述半导体元件1时，由于所述粘着层30底下有载体32支撑，所以可以控制切割后形成的所述半导体元件单体4之间保持相同的第二间距P2。即，所述半导体元件单体4间的第二间距P2的标准差(Standard Deviation)是在所述单体4间的第二间距P2的平均值的10％，5％，4％，3％，2或1％之内。如图9所示，所述半导体元件单体4与相邻左边的半导体元件单体4间的间隙的宽度为d1，且所述半导体元件单体4与相邻右边的半导体元件单体4间的间隙的宽度为d2，其中
0≦d2-d1≦4μm
因此，所述半导体元件单体4间的偏移量可定义为(d2-d1)，且所述偏移量小于4μm，如此，每二个所述半导体元件单体4之间可保持几乎相同的第二间距P2。而且，所述第二间距P2是与图1的第一间距P1几乎相同，换句话说，切割后的所述半导体元件单体4的位置与未切割前的单体区域17的位置几乎相同而未发生实质偏移，即，所述第二间距P2是在所述第一间距P1的±10％，±5％，±4％，±3％，±2或±1％之内。如此将有助于第二次测试步骤的效率以及激光打印进行，如下所述。
参考图10，显示第二次激光打印步骤。即，形成第二图案于所述半导体元件单体4的保护层22下表面上。在本实施例中，所述第二图案利用第二打印激光72移除所述半导体元件单体4的保护层22下表面的一部分而形成的刻痕。由于所述第二打印激光72施加在所述半导体元件单体4的保护层22下表面，因此，所述载体32及所述粘着层30可供所述第二打印激光72穿透。在本实施例中，由于所述半导体元件单体4在切割后并未发生实质偏移，因此，可顺利进行所述第二次激光打印步骤，而不需要重新定位。此外，所述第二次激光打印步骤进行过程中所产生的气泡会从所述凹口301被排出，而不致影响后续工艺。
参考图11，在另一实施例中，所述保护层22被省略。所述粘着层30直接贴附至所述半导体元件本体10的下表面102。所述载体32及所述粘着层30的材质与图10的所述载体32及所述粘着层30的材质相同。在本实施例中，所述第二图案利用第二打印激光72移除所述半导体元件单体4的下表面102的一部分而形成的刻痕。即，所述第二图案形成于所述半导体元件单体4的下表面102上。
参考图12，显示用以进行第二次测试的测试设定。在本实施例中，因切割后形成的所述半导体元件单体4之间保持相同间距(第二间距P2)，且此间距与存在于未切割前的单体区域17间的间距相同，因此可利用与图3a相同的测试装置19测试所述半导体元件单体4，即利用所述探针34经由所述半导体元件单体4上的焊球20以测试所述半导体元件单体4。在本实施例中，由于切割后的所述半导体元件单体4未发生偏移，因此，第二次测试步骤中所述测试装置19所测试的所述半导体元件单体4的数目与第一次测试步骤中所述测试装置19所测试的所述单体区域17的数目相同。如此，所述测试装置19可一次测试较多的半导体元件单体4(例如：一次可测32个半导体元件单体)，因此，测试机台的单位小时产能可有效提升。要注意的是，在图9的切割步骤中，如果所述半导体元件单体4间的偏移量(|d2-d1|)大于特定值，例如大于4μm，由于偏移量的累积，会使得所述测试装置19无法一次测试相同数目的半导体元件单体4(例如：一次仅可测16个或更少的半导体元件单体)。如此，第二次测试步骤中所述测试装置19所测试的所述半导体元件单体4的数目与第一次测试步骤中所述测试装置19所测试的所述单体区域17的数目则会不同。
参考图12a，显示利用图12的测试设定所得出第二次测试后的测试结果的图表的实例的示意图。如图12a所示，三个O符号所标示的区域代表其对应的三个半导体元件单体4未通过第二次测试的电性测试，即其为瑕疵。由于第二次测试步骤所使用的测试装置19(图12)与第一次测试步骤所使用的测试装置19(图3a)相同，因此，比较二次测试步骤的测试结果(图3b及图12a)可看出切割后才形成的瑕疵模式(Defect Mode)是否形成于特定区域，进而可藉以调整切割机台的参数或是作动模式，以提升切割后的产量。
参考图13，显示第三次激光打印步骤。即，形成第三图案于所述半导体元件单体4的保护层22下表面上。在本实施例中，所述第三图案利用第三打印激光74移除所述半导体元件单体4的保护层22下表面的部分而形成的刻痕。由于所述第三打印激光74施加在所述半导体元件单体4的保护层22下表面，因此，所述载体32及所述粘着层30可供所述第三打印激光74穿透。在本实施例中，由于所述半导体元件单体4在切割后并未发生实质偏移，因此，可顺利进行所述第三次激光打印步骤，而不需要重新定位。在实施例中，所述第三打印激光74的第三图案根据图12的测试步骤所得出的第二次测试结果(例如图12a的图表)而决定。
参考图14，在另一实施例中，所述保护层22被省略。所述粘着层30直接贴附至所述半导体元件本体10的下表面102。所述载体32及所述粘着层30的材质与图13的所述载体32及所述粘着层30的材质相同。在本实施例中，所述第三图案利用第三打印激光74移除所述半导体元件单体4的下表面102的一部分而形成的刻痕。即，所述第三图案形成于所述半导体元件单体4的下表面102上。
要注意的是，前述三次激光打印步骤可以不全部都进行。在某些实施例中，可以仅进行所述三次激光打印步骤的其中一次或二次步骤。本发明提供可适用于晶片切割后的激光打印方法，由于所述半导体元件单体4在切割后并未发生实质偏移，因此，可顺利进行所述第三次激光打印步骤，而不需要重新定位。可借此因应不同测试结果而于同一半导体单元进行不同次的激光打印，以符合工艺或客户需求。
参考图15，进行解胶步骤，以解除所述粘着层30的粘着性。此解胶的方式可以利用施加高温或是照UV光等方式。此时，所述半导体元件单体4及所述粘着层30仍停留在所述载体32上。在本实施例中，施加解胶激光76至所述粘着层30，以提供高温而解除所述粘着层30的粘着性。
参考图16，进行选取(Pick-up)步骤，以取下所述半导体元件单体4。在本实施例中，所述半导体元件单体4是从所述载体32及所述粘着层30(其已不具粘性)被移除，以形成多个个别的半导体元件单体4。图16所示为单一颗半导体元件单体4。要注意的是，在另一实施例中，所述保护层22被省略，因此，单一颗半导体元件单体4不会包括所述保护层22。
参考图17至22，显示本发明中所述半导体元件贴附至所述载体的方式的实施例的示意图。所述半导体元件贴附至所述载体的方式可以有以下三种：在第一种方式中，所述粘着层30先附着至所述半导体元件1的背面12，之后再将所述载体32贴附至所述粘着层30上；在第二种方式中，所述粘着层30先附着至所述载体32，之后再将所述半导体元件1的背面12贴附至所述粘着层30上；在第三种方式中，同时压合所述半导体元件1的背面12、所述粘着层30及所述载体32。以下以第一种方式为例。
参考图17，提供容置槽50及上盖54。所述容置槽50定义容置空间，其内具有夹具(Chuck)52。所述半导体元件1置于所述容置空间中且位于所述夹具52上，其中所述半导体元件1的背面12朝上。所述上盖54的下方具有气球部(Balloon)56。此时，所述气球部56大致为平坦，且所述粘着层30利用静电吸附在所述气球部56上。
参考图18，将所述上盖54与所述容置槽50密合，使得所述容置空间形成密闭空间。接着，对所述容置空间抽真空，使得所述气球部56连同所述粘着层30因压力差而向下鼓起，形成弧状外观。
参考图19，所述夹具52向上移动，使得所述粘着层30先接触到所述半导体元件1的背面12的中间位置。随着所述夹具52向上移动，所述粘着层30渐渐地接触到所述半导体元件1的背面12的外围，直到完全贴合为止。之后，释放真空，打开所述上盖54。所述粘着层30与所述半导体元件1的背面12间的接合力大于所述粘着层30与所述气球部56间因静电而形成的接合力。因此，当所述上盖54打开时，所述气球部56会与所述粘着层30分离。
参考图20，在所述第一种方式的接续步骤中，所述载体32被贴附至所述粘着层30。要注意的是，图20的容置槽50及上盖54与图17至图19的容置槽50及上盖54可以相同或不同。所述上盖54的下方具有气球部56。所述载体32利用静电吸附在所述气球部56上。此时，所述气球部56及所述载体32皆大致为平坦。
参考图21，将所述上盖54与所述容置槽50密合，使得所述容置空间形成密闭空间。接着，对所述容置空间抽真空，使得所述气球部56因压力差而向下鼓起，形成弧状外观。此时，所述载体32仍为平坦状，即所述载体32的外围已与所述气球部56分离。
参考图22，所述夹具52向上移动，使得所述载体32直接贴合至所述粘着层30。之后，释放真空，打开所述上盖54，即可取出此三层结构(包括所述载体32、所述粘着层30及所述半导体元件1)。
如图6所示的实施例中，所述载体32并非是膜片架。因此，在图9的切割步骤后，所述半导体元件单体4并不会被横向拉开而发生位置偏移的情况，即所述半导体元件单体4的位置在切割前后固定而没有实质改变，同时所述半导体元件1的尺寸在切割前后实质相同。借此，在图3a及12的测试设定可使用一般测试晶片的机台，其不仅可同时测试多个半导体元件单体4，且不需使用特定高价机台。此外，本实施例可以有效地将工艺中的不良品排除，藉以提高整体的封测产量与降低封测成本。
此外，在另一实施例中，位于卷带包装(Tape and Reel)的多个裸片可被挑回所述载体32上，且利用所述粘着层30固定于所述载体32。通过将所述裸片排列成晶片形式，则后续可使用的一般测试晶片的机台进行测试。
惟上述实施例仅为说明本发明的原理及其功效，而非用以限制本发明外。因此，相关领域的技术人员对上述实施例进行修改及变化仍不脱离本发明的精神。本发明的权利范围应如后述的权利要求书所列。

Claims (11)

1.一种半导体工艺，包含以下步骤：
(a)提供半导体元件，其包含多个焊球，且测试所述半导体元件；
(b)将所述半导体元件经由粘着层贴附至载体上，使得所述粘着层夹设于所述半导体元件与所述载体之间；
(c)切割所述半导体元件以形成多个半导体元件单体，所述半导体元件单体分别包含至少一个所述焊球；
(d)测试所述半导体元件单体的所述焊球；以及
(e)比对步骤(a)的测试结果与步骤(d)的测试结果。
2.根据权利要求1所述的半导体工艺，其中所述步骤(c)之后进一步包含形成图案于所述半导体元件单体的表面上。
3.根据权利要求2所述的半导体工艺，其中所述图案利用打印激光移除所述半导体元件单体的表面的一部分而形成。
4.根据权利要求3所述的半导体工艺，其中所述步骤(b)中，所述载体及所述粘着层可供所述打印激光穿透。
5.根据权利要求4所述的半导体工艺，其中所述粘着层的材质为可遇热解胶，且其热解胶温度为50℃至300℃。
6.根据权利要求4所述的半导体工艺，其中所述粘着层包括发泡层及主体层。
7.根据权利要求1所述的半导体工艺，其中所述步骤(d)之后进一步包含形成图案于所述半导体元件单体的表面上的步骤。
8.根据权利要求1所述的半导体工艺，其中所述步骤(d)之后进一步包含：
(d1)解除所述粘着层的粘着性。
9.根据权利要求8所述的半导体工艺，其中所述步骤(d1)施加解胶激光至所述粘着层，以解除所述粘着层的粘着性。
10.根据权利要求1所述的半导体工艺，其中所述步骤(a)进一步包含测试所述半导体元件的多个单体区域。
11.根据权利要求10所述的半导体工艺，其中所述步骤(d)所使用的测试装置与所述步骤(a)所使用的测试装置相同，且所述步骤(d)中所述测试装置所测试的所述半导体元件单体的数目与所述步骤(a)中所述测试装置所测试的所述单体区域的数目相同。
CN201510611091.7A 2014-09-23 2015-09-23 半导体工艺 Active CN105448828B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US14/494,449 US9564376B2 (en) 2013-11-08 2014-09-23 Semiconductor process
US14/494,449 2014-09-23
TW104129407 2015-09-04
TW104129407A TWI573212B (zh) 2013-11-08 2015-09-04 半導體製程

Publications (2)

Publication Number Publication Date
CN105448828A CN105448828A (zh) 2016-03-30
CN105448828B true CN105448828B (zh) 2020-10-30

Family

ID=55558868

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510611091.7A Active CN105448828B (zh) 2014-09-23 2015-09-23 半导体工艺

Country Status (1)

Country Link
CN (1) CN105448828B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3270421B2 (ja) * 1999-04-13 2002-04-02 株式会社ダウ・イー・ジャパン 枚葉式半導体ｉｃウエハ直接通電温度試験装置
US6972444B1 (en) * 2003-08-06 2005-12-06 National Semiconductor Corporation Wafer with saw street guide
CN1930261B (zh) * 2004-03-11 2010-12-08 日东电工株式会社 加热剥离型粘合片和使用该加热剥离型粘合片的粘附体的加工方法
WO2007113968A1 (ja) * 2006-03-31 2007-10-11 Matsushita Electric Industrial Co., Ltd. 半導体集積回路の検査方法および情報記録媒体
US8043940B2 (en) * 2008-06-02 2011-10-25 Renesas Electronics Corporation Method for manufacturing semiconductor chip and semiconductor device
US8993432B2 (en) * 2011-11-16 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Test structure and method of testing electrical characteristics of through vias

Also Published As

Publication number Publication date
CN105448828A (zh) 2016-03-30

Similar Documents

Publication Publication Date Title
US9865578B2 (en) Methods of manufacturing multi-die semiconductor device packages and related assemblies
CN109037122B (zh) 半导体片芯单颗化方法和装置
US20050158967A1 (en) Semiconductor chip singulation method
US9059225B2 (en) Semiconductor device and the method of manufacturing the same
JP6270671B2 (ja) 半導体製造装置および半導体装置の製造方法
US10269782B2 (en) Apparatuses and methods for forming die stacks
JP5329833B2 (ja) 半導体ウエハ処理用接着シート及びそれを用いた半導体ウエハ処理装置の調整方法並びに接着シートの評価方法
TWI573212B (zh) 半導體製程
US9385053B2 (en) Method and apparatus for semiconductor testing at low temperature
JP6033116B2 (ja) 積層ウェーハの加工方法および粘着シート
US20130244351A1 (en) Method of inspecting semiconductor device, method of fabricating semiconductor device, and inspection tool
CN105448828B (zh) 半导体工艺
US20070057410A1 (en) Method of fabricating wafer chips
US7799612B2 (en) Process applying die attach film to singulated die
Behler et al. Key properties for successful ultra thin die pickup
TW201308411A (zh) 避免薄化晶圓破片之晶圓切割方法
CN106067438B (zh) 载具以及将半导体元件附接到载具的方法与半导体方法
JP2016032061A (ja) 半導体装置の製造方法
JP6256227B2 (ja) 半導体装置の製造方法
CN104701156A (zh) 用于在裸片分离过程期间减小背面裸片损坏的方法
Matthias et al. Thin wafer processing-yield enhancement through integrated metrology
CN202534636U (zh) 半导体封装用间隔件的测试设备
CN111415898A (zh) 晶圆组件及其制作方法
JP2011009503A (ja) デバイス搭載ウェーハ、デバイスチップ、デバイスチップの製造方法
TW201519302A (zh) 在晶圓上進行加工之方法及裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant