CN105448763B - 测量栅介质层厚度的半导体结构及栅介质层厚度测量方法 - Google Patents

测量栅介质层厚度的半导体结构及栅介质层厚度测量方法 Download PDF

Info

Publication number
CN105448763B
CN105448763B CN201410522576.4A CN201410522576A CN105448763B CN 105448763 B CN105448763 B CN 105448763B CN 201410522576 A CN201410522576 A CN 201410522576A CN 105448763 B CN105448763 B CN 105448763B
Authority
CN
China
Prior art keywords
dielectric layer
gate dielectric
measurement
field effect
fin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410522576.4A
Other languages
English (en)
Other versions
CN105448763A (zh
Inventor
周飞
李勇
居建华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410522576.4A priority Critical patent/CN105448763B/zh
Publication of CN105448763A publication Critical patent/CN105448763A/zh
Application granted granted Critical
Publication of CN105448763B publication Critical patent/CN105448763B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种测量栅介质层厚度的半导体结构及栅介质层厚度测量方法,其中,栅介质层厚度的测量方法,包括:提供半导体衬底,衬底包括外围区,外围区包括两个相邻的第一测量区和第二测量区;在第一测量区形成包括第一栅介质层的第一测量鳍式场效应晶体管,在第二测量区形成包括第二栅介质层的第二测量鳍式场效应晶体管,第一栅介质层的面积与第二栅介质层的面积不相等,第一栅介质层的厚度等于第二栅介质层的厚度;测量第一栅介质层的第一总电容,测量第二栅介质层的第二总电容;根据第一栅介质层与第二栅介质层的面积差值除以第一总电容与第二总电容的差值来获取第一栅介质层厚度值。采用本发明的方法可以精确的获得第一栅介质层的电性厚度值。

Description

测量栅介质层厚度的半导体结构及栅介质层厚度测量方法
技术领域
本发明涉及半导体领域,尤其涉及测量栅介质层厚度的半导体结构及测量栅介质层厚度方法。
背景技术
半导体衬底包括核心区和外围区。核心区具有核心平面晶体管,外围区包括测量区,在测量区具有测量平面晶体管。测量平面晶体管用于测量核心平面晶体管的各电性参数。因此,测量平面晶体管和核心平面晶体管需要在相同的工艺步骤中形成,且各自形成的尺寸相同。其中,电性参数包括栅介质层的电性厚度。
现有技术中,在测量区,通过测量测量晶体管的栅介质层的电容值、测量晶体管的栅介质层的面积值S代入电容公式来获得测量晶体管的栅介质层的电性厚度值。电容公式d=εS/4пkC。d为测量晶体管的栅介质层的电性厚度值,C为测量晶体管的栅介质层的电容值,S为测量晶体管的栅介质层的面积值,ε/4пk为常数。
由于测量晶体管的栅介质层的电性厚度等于核心平面晶体管的电性厚度。这样,核心平面晶体管的栅介质的电性厚度也就知晓了。
但是,采用上述现有技术的方法测量鳍式场效应晶体管的栅介质层的电性厚度值时,测量误差非常大。
发明内容
本发明解决的问题是采用现有技术的方法测量鳍式场效应晶体管的栅介质层的电性厚度值时,测量误差非常大。
为解决上述问题,本发明提供一种栅介质层厚度的测量方法,包括:
提供半导体衬底,所述半导体衬底包括外围区,所述外围区包括两个相邻的第一测量区和第二测量区;
在所述第一测量区形成第一测量鳍式场效应晶体管,所述第一测量鳍式场效应晶体管包括第一栅介质层,在所述第二测量区形成第二测量鳍式场效应晶体管,所述第二测量鳍式场效应晶体管包括第二栅介质层,所述第一栅介质层的面积与所述第二栅介质层的面积不相等,所述第一栅介质层的厚度等于所述第二栅介质层的厚度;
测量第一栅介质层的第一总电容,测量第二栅介质层的第二总电容;
根据第一栅介质层与第二栅介质层的面积差值除以第一总电容与第二总电容的差值来获取所述第一栅介质层厚度值。
可选的,所述第一测量鳍式场效应晶体管还包括第一鳍部,所述第二测量鳍式场效应晶体管还包括第二鳍部。
可选的,所述第一栅介质层的宽度方向与所述第一鳍部的延伸方向垂直,所述第一栅介质层的长度方向与所述第一鳍部的延伸方向平行,第一栅介质层的面积为第一栅介质层宽度与第一栅介质层长度的乘积,所述第二栅介质层的宽度方向与所述第二鳍部的延伸方向垂直,所述第二栅介质层的长度方向与所述第二鳍部的延伸方向平行,第二栅介质层的面积为第二栅介质层宽度与第二栅介质层长度的乘积。
可选的,所述第一栅介质层宽度等于所述第二栅介质层宽度,或者,所述第一栅介质层长度等于所述第二栅介质层长度。
可选的,所述第一测量区的器件分布与所述第二测量区的器件分布相同。
本发明还提供一种测量栅介质层厚度的半导体结构,包括:
半导体衬底,所述半导体衬底包括外围区,所述外围区包括两个相邻的第一测量区和第二测量区;
位于所述第一测量区的第一测量鳍式场效应晶体管,所述第一测量鳍式场效应晶体管包括第一栅介质层;
位于所述第二测量区的第二测量鳍式场效应晶体管,所述第二测量鳍式场效应晶体管包括第二栅介质层;
所述第一栅介质层面积与所述第二栅介质层面积不相等,第一栅介质层厚度等于所述第二栅介质层厚度。
可选的,所述第一测量鳍式场效应晶体管还包括第一鳍部,所述第二测量鳍式场效应晶体管还包括第二鳍部。
可选的,所述第一栅介质层的宽度方向与所述第一鳍部的延伸方向垂直,所述第一栅介质层的长度方向与所述第一鳍部的延伸方向平行,第一栅介质层的面积为第一栅介质层宽度与第一栅介质层长度的乘积,所述第二栅介质层的宽度方向与所述第二鳍部的延伸方向垂直,所述第二栅介质层的长度方向与所述第二鳍部的延伸方向平行,第二栅介质层的面积为第二栅介质层宽度与第二栅介质层长度的乘积。
可选的,所述第一栅介质层宽度等于所述第二栅介质层宽度,或者,所述第一栅介质层长度等于所述第二栅介质层长度。
可选的,所述第一测量区的器件分布与所述第二测量区的器件分布相同。
与现有技术相比,本发明的技术方案具有以下优点:
第一总电容包括第一栅介质层的第一有效电容和第一寄生电容。第二总电容包括第二栅介质层的第二有效电容和第二寄生电容。只有将第一有效电容代入电容公式才能获得精确的第一栅介质层厚度。当然,也只有将第二有效电容代入电容公式才能获得精确的第二栅介质层厚度。将第一总电容与第二总电容相减,可以将第一测量鳍式场效应晶体管中对第一有效电容有影响的第一寄生电容和将第二测量鳍式场效应晶体管中对第二有效电容有影响的第二寄生电容相互抵消,从而可以减小第一寄生电容对第一有效电容的影响,减小第二寄生电容对第二有效电容的影响。然后将第一总电容与第二总电容相减得到的差值、第一栅介质层和第二栅介质层的面积差值代入电容公式,可以精确的获得第一栅介质层的电性厚度值。
附图说明
图1是本发明具体实施例中的具有第一鳍部的第一测量区与具有第二鳍部的第二测量区的立体结构示意图;
图2是图1沿AA方向的剖面结构示意图;
图3是形成横跨第一鳍部的第一伪栅极结构和横跨第二鳍部的第二伪栅极结构的剖面示意图;
图4是继图3步骤之后的形成测量栅介质层厚度的半导体结构的俯视结构示意图;
图5是图4沿DD方向和沿EE方向的剖面结构示意图。
具体实施方式
采用现有技术的方法测量鳍式场效应晶体管的栅介质层的电性厚度值时,测量误差非常大的原因如下:
不管是平面晶体管还是鳍式场效应晶体管,测量各自的栅介质层的电容值时,都会受到各自的栅极层的影响,栅极结构两侧的源极和漏极的影响,还会受到各自的栅极结构周围的侧墙的影响,上述影响为寄生电容。因此,测量各自栅介质层获得的电容值为各自栅介质层的总电容值,分别包括各自栅介质层的有效电容值与寄生电容值。
寄生电容在平面晶体管中对栅介质层的有效电容影响较小,可以忽略不计。但是,寄生电容在鳍式场效应晶体管中对栅介质层的有效电容影响较大。采用现有技术的方法获得鳍式场效应晶体管的栅介质层的总电容值中,寄生电容值所占比例太大,而无法忽略不计。因此,得到的鳍式场效应晶体管的栅介质层的电性厚度值的误差很大,精准度差。
相对于平面晶体管来说,鳍式场效应晶体管的寄生电容对栅介质层的有效电容影响很大,不能忽略不计的原因为:
(1)平面晶体管的体积远大于鳍式场效应晶体管。因此,平面晶体管中源极、漏极与栅极结构之间的距离远大于鳍式场效应晶体管中源极、漏极与栅极结构之间的距离。这样,鳍式场效应晶体管中,与栅极结构距离较近的源极和漏极对栅介质层的电容影响较大。而平面晶体管中,与栅极结构距离较远的源极和漏极对栅介质层的电容的影响较小。
(2)平面晶体管的栅介质层只是覆盖部分半导体衬底,为平面结构。而鳍式场效应晶体管中的栅介质层覆盖鳍部的顶部和侧壁,为三维立体结构。这样,与平面晶体管中的栅介质层不同,鳍式场效应晶体管的栅介质层的有效电容会从四周各个角度受对应的源极和漏极的影响,从而使鳍式场效应晶体管的栅介质层的有效电容受影响面积大幅度增加。
(3)相对于平面晶体管的栅介质层的厚度,鳍式场效应晶体管的栅介质层的厚度非常小。再加上上述(1)和(2)中的鳍式场效应晶体管的寄生电容对厚度如此小的栅介质层的影响明显大于平面晶体管的寄生电容对其栅介质层的影响。因此,测量鳍式场效应晶体管的电性厚度值时,寄生电容对鳍式场效应晶体管的影响根本无法忽略不计,已经严重影响测量精度。
为解决上述技术问题,本发明提供了测量栅介质层厚度的半导体结构及栅介质层厚度测量方法。采用本发明提供的栅介质层厚度测量方法和测量栅介质层厚度的半导体结构,能够排除鳍式场效应晶体管中的对栅介质层有效电容值影响较大的寄生电容值,从而可以获得精度高的鳍式场效应晶体管中的栅介质层的电性厚度。
下面结合附图对本发明的具体实施例做详细的说明。
实施例一
本实施例提供一种鳍式场效应晶体管的栅介质厚度的测量方法,具体步骤如下:
结合参考图1和图2,提供半导体衬底,所述半导体衬底包括外围区,所述外围区包括两个相邻的第一测量区A和第二测量区B。
本实施例中,半导体衬底是硅衬底。其他实施例中,半导体衬底也可以为锗硅衬底、Ⅲ-Ⅴ族元素化合物衬底、碳化硅衬底或其叠层结构,或金刚石衬底,或本领域技术人员公知的其他半导体材料衬底。
本实施例中,半导体衬底包括外围区和核心区。核心区用于形成核心鳍式场效应晶体管。外围区包括第一测量区A和第二测量区B。第一测量区A用于形成第一测量鳍式场效应晶体管,第二测量区B用于形成第二测量鳍式场效应晶体管。第一测量区A与第二测量区B相邻是指:第一测量区A与第二测量区B可以连接,也可以具有一定的距离。
接着,参考图2至图5,在第一测量区A形成第一测量鳍式场效应晶体管,所述第一测量鳍式场效应晶体管包括第一栅介质层141。在所述第二测量区B形成第二测量鳍式场效应晶体管,所述第二测量鳍式场效应晶体管包括第二栅介质层241,所述第一栅介质层141的面积与所述第二栅介质层241的面积不相等,所述第一栅介质层141的厚度等于所述第二栅介质层241的厚度。
本实施例中,所述第一测量鳍式场效应晶体管至少为一个,所述第二测量鳍式场效应晶体管至少为一个。且所述第一测量鳍式场效应晶体管的个数、类型等于所述第二测量鳍式场效应晶体管的个数和类型。
具体形成过程如下:
参考图2,在第一测量区A形成至少一个第一鳍部13,在第二测量区B形成至少一个第二鳍部23。
本实施例中,第一鳍部13与第二鳍部23平行。其他实施例中,第一鳍部与第二鳍部互成角度,也属于本发明的保护范围。
第一鳍部13的形成方法如下:在第一测量区A的半导体衬底上上形成图形化的掩膜层(图未示),所述图形化的掩膜层定义出待形成的第一鳍部位置;以所述图形化的掩膜层为掩膜刻蚀第一测量区A的半导体衬底,形成至少一个第一凸起结构11,然后在第一凸起结构11之间形成高度相同的并且低于第一凸起结构11的第一绝缘层12,第一绝缘层12起到半导体器件之间的绝缘作用。所述高于第一绝缘层12的第一凸起结构11为第一鳍部13。
第二鳍部23的形成方法如下:在第二测量区B的半导体衬底上形成图形化的掩膜层(图未示),所述图形化的掩膜层定义出待形成的第二鳍部位置;以所述图形化的掩膜层为掩膜刻蚀第二测量区B的半导体衬底,形成至少一个第二凸起结构21,然后在第二凸起结构21之间形成高度相同的并且低于第二凸起结构21的第二绝缘层22,第二绝缘层22起到半导体器件之间的绝缘作用。所述高于第二绝缘层22的第二凸起结构21为第二鳍部23。
本实施例中,第一鳍部13第二鳍部23是在同一步骤中形成的。其他实施例中,第一测量区A和第二测量区B的半导体衬底都为绝缘体上硅(SOI)。绝缘体上硅包括底部硅层、位于底部硅层上的绝缘层、位于绝缘层上的顶部硅层。所述在第一测量区顶部硅层用于形成至少一个第一鳍部,在第二测量区的顶部硅层用于形成至少一个第二鳍部。
接着,参考图3,形成横跨第一鳍部13的第一伪栅极结构14’,所述第一伪栅极结构14’覆盖第一鳍部13的顶部和侧壁。形成横跨第二鳍部23的第二伪栅极结构24’,所述第二伪栅极结构24’覆盖第二鳍部23的顶部和侧壁。
第一伪栅极结构14’包括位于第一测量区上A上的第一栅介质层141和第一栅介质层141上的第一伪栅极层142’。第二伪栅极结构24’包括位于第二测量区B上的第二栅介质层241和第二栅介质层241上的第二伪栅极层242’。
第一栅介质层141和第二栅介质层241的材料为高k栅介质层或氧化硅。所述高k栅介质层的材料为HfO2、Al2O3、ZrO2、HfSiO、HfSiON、HfTaO和HfZrO。第一伪栅极层142’和第二伪栅极层242’的材料为多晶硅。
本实施例中,第一栅介质层141和第二栅介质层241的电性厚度相同,在本实施例中,电性厚度称为厚度,也就是说,第一栅介质层141和第二栅介质层241的厚度相同,都为厚度d。第一栅介质层141的宽度方向与第一鳍部13的延伸方向垂直,第一栅介质层的长度方向与第一鳍部13的延伸方向平行。第一栅介质层宽度为W1,第一栅介质层长度为L1。第一栅介质层的面积为第一栅介质层宽度与第一栅介质层长度的乘积。
第二栅介质层241的宽度方向与第二鳍部23的延伸方向垂直,第二栅介质层241的长度方向平行于第二鳍部23的延伸方向。第二栅介质层宽度为W2,第二栅介质层长度为L2。第二栅介质层的面积为第二栅介质层宽度与第二栅介质层长度的乘积。
本实施例中,第一栅介质层141的面积大于第二栅介质层241的面积。其他实施例中,第二栅介质层241的面积大于第一栅介质层141的面积也属于本发明的保护范围。
本实施例中,为了使后续步骤中的第一寄生电容值和第二寄生电容值尽量相互抵消,第一伪栅极层142’和第二伪栅极层242’的厚度也相同。而且,第一伪栅极结构14’和第二伪栅极结构24’是在同一步骤中形成的。第一伪栅极结构14’和第二伪栅极结构24’的形成方法为本领域技术人员熟知技术,在此不再赘述。
接着,参考图4,在第一伪栅极结构14’的两侧形成第一侧墙15,在第二伪栅极结构24’的两侧形成第二侧墙25。
本实施例中,为了使后续步骤中的第一寄生电容值和第二寄生电容值尽量相互抵消,第一侧墙15和第二侧墙25的材料和厚度都相同,且在同一步骤中形成。
第一侧墙15的材料、形成方法和第二侧墙25的材料、形成方法为本领域技术人员熟知技术。
接着,继续参考图4,以第一侧墙15为掩膜,在第一侧墙15两侧的第一鳍部13内形成第一源极凹槽和第一漏极凹槽。以第二侧墙25为掩膜,在第二侧墙25两侧的第二鳍部23内形成第二源极凹槽和第二漏极凹槽。
第一源极凹槽、第一漏极凹槽、第二源极凹槽和第二漏极凹槽是同时形成的。
接着,在第一源极凹槽、第一漏极凹槽、第二源极凹槽和第二漏极凹槽内填充满半导体材料层。然后,对半导体材料层进行离子注入,分别形成第一源极16、第一漏极17、第二源极26和第二漏极27。第一源极16、第一漏极17、第二源极26和第二漏极27也是在同一步骤中形成的。
本实施例中,半导体材料层为锗硅层,后续形成的第一测量鳍式场效应晶体管和第二测量鳍式场效应晶体管为PMOS晶体管。其他实施例中,半导体材料层也可以为碳化硅层,则后续形成的第一测量鳍式场效应晶体管和第二测量鳍式场效应晶体管为NMOS晶体管。
接着,参考图5,形成第一介质层181,覆盖第一测量区A的半导体衬底、第一源极16、第一伪栅极结构14’、第一侧墙15、第一漏极17。形成第二介质层281,覆盖第一测量区A的半导体衬底、第一源极16、第一伪栅极结构14’、第一侧墙15、第一漏极17。
第一介质层181和第二介质层281的材料都为氧化硅。第一介质层181和第二介质层281分别于第一伪栅极结构14’、第二伪栅极结构24’相平。为了使后续步骤中的第一寄生电容值和第二寄生电容值尽量相互抵消,第一介质层18和第二介质层28在同一个步骤中形成,且厚度相同。形成第一介质层18和第二介质层28的方法为本领域技术人员的熟知技术。
接着,去除第一伪栅极层142’和第二伪栅极层242’,分别在第一介质层181和第二介质层281内形成第一栅极凹槽和第二栅极凹槽。之后,在第一栅极凹槽和第二栅极凹槽内填充满金属层,该金属层分别高于第一介质层181和第二介质层281。采用化学机械研磨的方法将高于第一介质层181的金属层、高于第二介质层281的金属层进行研磨,形成填充满第一栅极凹槽的第一栅极层142和填充满第二栅极凹槽的第二栅极层242,形成了第一栅极结构和第二栅极结构。
接着,在第一介质层181、第一栅极结构上形成第三介质层182。在第二介质层281、第二栅极结构上形成第四介质层282。
在第一介质层181和第三介质层182内形成第一源极插塞191、第一漏极插塞192和第一栅极插塞193,分别与第一源极16、第一漏极17和第一栅极结构电连接。在第二介质层281和第四介质层282内形成第二源极插塞291、第二漏极插塞292和第二栅极插塞293,分别与第二源极26、第二漏极27和第二栅极结构24电连接。
本实施例中,第一源极插塞191、第一漏极插塞192、第一栅极插塞193、第二源极插塞291、第二漏极插塞292和第二栅极插塞293在同一个步骤中形成。具体形成方法为本领域技术人员熟知技术。在此不再赘述。
这样第一测量鳍式场效应晶体管和第二测量鳍式场效应晶体管就同时形成了。第一测量鳍式场效应晶体管和第二测量鳍式场效应晶体管的类型相同。
需要说明的是,本实施例中的第一测量鳍式场效应晶体管和第二测量鳍式场效应晶体管是在同一个工艺制程中形成的。从而使第一测量鳍式场效应晶体管的第一寄生电容与第二测量鳍式场效应晶体管的第二寄生电容近似相等。当将第一测量鳍式场效应晶体管的第一栅介质层的总电容与第二测量鳍式场效应晶体管的第二栅介质层的总电容相减时,可以将第一测量鳍式场效应晶体管的第一寄生电容和第二测量鳍式场效应晶体管的第二寄生电容近似抵消干净。能够较精确的测量第一鳍式场效应晶体管的第一栅介质层的电性厚度。
更进一步的,本实施例中,第一测量区A的器件分布与第二测量区B的器件分布相同。具体包括:第一测量区A与第二测量区B中的各器件的密度分布相同。第一测量区A与第二测量区B中的各器件之间的位置关系相同。
其中,第一测量区A中的器件包括第一鳍式场效应晶体管周围的第一伪结构。形成第一测量鳍式场效应晶体管的过程中,还在第一测量鳍式场效应晶体管的周围形成第一伪结构,所述第一伪结构可以为第三伪栅极结构,第一伪漏极或第一伪源极。上述结构之所以为伪结构,是因为它们具有第一栅极结构、第一源极或第一漏极的结构,但是不具有第一栅极结构、第一源极或第一漏极相应的功能。第一伪结构的作用为:形成第一测量鳍式场效应晶体管的过程中,需要采用光刻步骤和化学机械研磨步骤。第一伪结构可以使得第一测量鳍式场效应晶体管的实际尺寸与设计尺寸更加接近,精度更高。第一伪结构还可以使形成第一测量鳍式场效应晶体管的周围环境与形成核心区核心鳍式场效应晶体管的周围环境相同。
其中,第二测量区B中的器件包括第二鳍式场效应晶体管周围的第二伪结构。第二测量鳍式场效应晶体管周围具有第二伪结构,所述第二伪结构也可以为第四伪栅极结构,第二伪漏极或第二伪源极。第二伪结构的作用为:形成第二测量鳍式场效应晶体管的过程中,需要采用光刻步骤和化学机械研磨步骤。第二伪结构可以使得第二测量鳍式场效应晶体管的实际尺寸与设计尺寸更加接近,精度更高。第二伪结构还可以使形成第二测量鳍式场效应晶体管的周围环境与形成核心区核心鳍式场效应晶体管的周围环境相同。
本实施例中,第一伪结构的密度分布与第二伪结构的密度分布相同,第一伪结构与第二伪结构之间位置关系的分布相同。第一伪结构、第二伪结构、第一测量鳍式场效应晶体管和第二测量鳍式场效应晶体管同步骤形成。这样,可以使得第一寄生电容与第二寄生电容的值进一步相同。后续步骤中,当第一测量鳍式场效应晶体管的第一栅介质层的第一总电容与第二测量鳍式场效应晶体管的第二栅介质层的第二总电容相减时,可以将第一测量鳍式场效应晶体管的第一寄生电容、第一测量鳍式场效应晶体管的第二寄生电容进一步精确的抵消掉。这样,获得的第一测量鳍式场效应晶体管的第一栅介质层的电性厚度值能够进一步精确化。
本实施例中,在核心区形成核心鳍式场效应晶体管。第一测量鳍式场效应晶体管和第二测量鳍式场效应晶体管整体为测量鳍式场效应晶体管的栅介质层厚度的半导体结构,用来测量核心区鳍式场效应晶体管的栅介质层厚度。
本实施例中,核心鳍式场效应晶体管的形成步骤与第一测量鳍式场效应晶体管、第二测量鳍式场效应晶体管的形成步骤相同,且它们同时形成。核心区形成核心鳍式场效应晶体管周围的器件分布与第一鳍式场效应晶体管周围的器件分布、第二鳍式场效应晶体管周围的器件分布相同。这样,核心鳍式场效应晶体管的栅介质层的电性厚度与第一测量鳍式场效应晶体管的电性厚度最大化的相等。不需要对核心鳍式场效应晶体管进行测量就可以获得核心鳍式场效应晶体管的栅介质厚度值,避免破坏核心器件区的完整性。
其他实施例中,第一测量鳍式场效应晶体管与第二测量鳍式场效应晶体管不是同时形成也属于本发明的保护范围,只是后续步骤中得到的第一测量鳍式场效应晶体管的第一栅介质层的厚度值的精度略差。
其他实施例中,第一测量鳍式场效应晶体管、第二测量鳍式场效应晶体管与核心鳍式场效应晶体管不是同时形成也属于本发明的保护范围,只是后续步骤中得到的第一测量鳍式场效应晶体管的第一栅介质层的厚度值的精度略差。
其他实施例中,第一测量区的器件分布可以与第二测量区的器件分布不同,也属于本发明的保护范围,只是后续步骤中得到的第一测量鳍式场效应晶体管的第一栅介质层的厚度值的精度略差。
其他实施例中,第一鳍式场效应晶体管周围的器件分布与核心鳍式场效应晶体管周围的器件的密度分布不同,也属于本发明的保护范围,只是后续步骤中得到的第一测量鳍式场效应晶体管的第一栅介质层的电性厚度的精度略差。
接着,测量第一栅介质层141的第一总电容C1,测量第二栅介质层241的第二总电容C2。
需要说明的是,第一总电容C1中包括第一栅极层142、第一源极16、第一漏极17和第一侧墙15等周围环境对第一栅介质层141的影响而产生的第一寄生电容值,还包括第一栅介质层141的第一有效电容值。第二总电容C2中包括第二栅极层242、第二源极26、第二漏极27和第二侧墙25等周围环境对第二栅介质层241的第二寄生电容值,还包括第二栅介质层241的第二有效电容值。
接着,根据第一栅介质层141与第二栅介质层241面积的差值除以第一总电容C1与第二总电容C2的差值来获取所述第一栅介质层厚度d。
本实施例中,第一栅介质层141面积大于第二栅介质层241面积,则,第一栅介质层总电容C1大于第二栅介质层总电容C2。具体公式推导过程如下:C1=ε(W1L1)/4пkd 公式1
C2=ε(W2L2)/4пkd 公式2
公式1与公式2相减:C1-C2=ε(W1L1-W2L2)/4пkd
d=ε(W1L1-W2L2)/4пk(C1-C2) 公式3
其中,d为第一栅介质层141厚度;W1为第一栅介质层141的宽度;W2为第二栅介质层241的宽度;L1为第一栅介质层141的长度;L2为第二栅介质层241的长度。
ε/4пk为常量。具体为:ε是介电常数;k为静电力常量;п等于3.14。
测量第一栅介质层141的第一总电容C1和第二栅介质层241的第二总电容C2后,代入下列电容公式3。接着,将第一栅介质层宽度W1、第二栅介质层宽度W2、第一栅介质层长度L1、第二栅介质层长度L2也代入公式3来获得第一栅介质层的电性厚度d。
本实施例中,将第一总电容C1与第二总电容C2相减,可以将第一测量鳍式场效应晶体管中对第一有效电容有影响的第一寄生电容和将第二测量鳍式场效应晶体管中对第二有效电容有影响的第二寄生电容相互抵消,从而可以减小第一寄生电容对第一有效电容的影响,减小第二寄生电容对第二有效电容的影响。将第一栅介质层141与第二栅介质层241的总电容差与第一栅介质层141与第二栅介质层241的面积差的比值代入公式3来获得精度较高的第一栅介质层的电性厚度d。
进一步的,由于第一测量鳍式场效应晶体管与第二测量鳍式场效应晶体管中的各步骤是在同一制成中同时形成。第一测量鳍式场效应晶体管的第一寄生电容与第二测量鳍式场效应晶体管的第二寄生电容近似相等程度进一步提高。本实施例中,将公式1与公式2相减,就可以将第一测量鳍式场效应晶体管的第一寄生电容和第二测量鳍式场效应晶体管的第二寄生电容进一步精确的抵消。代入公式3来获得精度进一步提高的第一栅介质层的电性厚度d。
更进一步的,由于第一测量鳍式场效应晶体管与第二测量鳍式场效应晶体管中的各步骤是在同一制成中同时形成,且它们周围的相应的器件分布都相同。第一测量鳍式场效应晶体管的第一寄生电容与第二测量鳍式场效应晶体管的第二寄生电容近似相等程度更进一步提高。本实施例中,将公式1与公式2相减,就可以将第一测量鳍式场效应晶体管的第一寄生电容和第二测量鳍式场效应晶体管的第二寄生电容更进一步精确的抵消。代入公式3来获得精度更进一步提高的第一栅介质层的电性厚度d。
再次进一步的,本实施例中,所述第一测量鳍式场效应晶体管具有400~1200个且并联,所述第二测量鳍式场效应晶体管具有400~1200个且并联,所述第一测量鳍式场效应晶体管的个数与所述第二测量鳍式场效应晶体管的个数相同。之所以将400~1200个第一测量鳍式场效应晶体管并联和将400~1200个第一测量鳍式场效应晶体管并联,原因如下:
测试系统包括测试机(Tester)、探针卡(Probe Card)、探针台(Prober)、控制测试系统操作的计算机等部件,在测量第一测量鳍式场效应晶体管和第二测量鳍式场效应晶体管时,测试机、探针卡、探针台及连接各测试部件的电缆线(cable)也会引起测试误差。而将400~1200个第一测量鳍式场效应晶体管并联和将400~1200个第二测量鳍式场效应晶体管并联,是为了消除上述测试机、探针卡、探针台及连接各部件的电缆线(cable)引起测试误差。第一测量鳍式场效应晶体管、第二测量鳍式场效应晶体管的各自对应的个数如果太少,小于400个,则,无法消除测试机、探针卡、探针台及连接各部件的电缆线(cable)分别对第一测量鳍式场效应晶体管、第二测量鳍式场效应晶体管引起的测试误差。第一测量鳍式场效应晶体管、第二测量鳍式场效应晶体管的各自对应的个数如果太多,大于1200个,则,第一测量鳍式场效应晶体管和第二测量鳍式场效应晶体管所占的面积太大,不利于核心区各核心器件的排布。另一方面,各第一测量鳍式场效应晶体管的均一性和第二测量鳍式场效应晶体管的均一性很难保证,进而不容易分别有效的控制第一测量鳍式场效应晶体管和第二测量鳍式场效应晶体管。
另外,之所以将第一测量鳍式场效应晶体管的个数和第二测量鳍式场效应晶体管的个数设置相同,是为了使并联的第一测量鳍式场效应晶体管产生的第一寄生电容累计值与并联的第二测量鳍式场效应晶体管产生的第二寄生电容累计值相同。将并联后的第一测量鳍式场效应晶体管的总电容,第二测量鳍式场效应晶体管的总电容代入公式3中进行计算,可以再次更进一步的提高第一栅介质层的电性厚度值的精度。
其他实施例中,不将400~1200个第一测量鳍式场效应晶体管的总电容进行并联,不将400~1200个第一测量鳍式场效应晶体管的总电容进行并联也属于本发明的保护范围。
本实施例中,可以将第一栅介质层宽度W1与第二栅介质层宽度W2设置相等。可以省略测试第一栅介质层宽度或第二栅介质层宽度的步骤。更进一步的,第一栅介质层宽度W1与第二栅介质层宽度W2都等于1微米。则公式3就被简化成公式4,公式4具体为:d=ε(L1-L2)/4пk(C1-C2)。根据公式4可以得知,在第一栅介质层141电性厚度的测量方法中可以将对第一栅介质层141宽度W1的测量步骤、对第二栅介质层241宽度W2的测量步骤都省略。
相应的,本实施例中,第一栅介质层141与第二栅介质层241的长度差值范围为大于等于0.2微米且小于等于0.5微米。该长度差值范围如果太大,形成第一鳍式场效应晶体管与第二鳍式场效应晶体管的各个步骤即使是在同一个制成工艺中形成,即使第一鳍式场效应晶体管和第二鳍式场效应晶体管周围的各器件密度相同,第一鳍式场效应晶体管的第一寄生电容值与第二鳍式场效应晶体管的第二寄生电容值也会略有不同,从而影响后续获得第一栅介质层电性厚度值的精度。该长度差值范围如果太小,与现有技术的测量方法得到的结果差不多相同,获得的第一栅介质层电性厚度值超出了误差允许范围,精度不高。
本实施例中,第二栅介质层的长度L2为大于等于0.5微米且小于等于2微米。第二栅介质层的长度L2如果太长,则第一栅介质层长度L1也会太长,则采用化学机械抛光形成第一栅极结构14、第二栅极结构24的过程中的对应的第一栅极层142和第二栅极层242时,第一栅极层142和第二栅极层242的厚度不均匀,第一栅极层142对第一栅介质层141的影响与第二栅极层242对第二栅介质层241的影响不同,从而使得第一寄生电容值与第二寄生电容值不相同,同样会影响第一栅介质层的电性厚度值的测量精度。第二栅介质层的长度L2如果太小,第一寄生电容值和第二寄生电容值太大,同样会影响第一栅介质层的电性厚度值的测量精度。
其他实施例中,也可以将第一栅介质层宽度W1与第二栅介质层宽度W2设置相等,但是不等于1微米,也属于本发明的保护范围。
其他实施例中,在第一栅介质层141的宽度W1与第二栅介质层241的宽度W2不相等的前提下,也可以将第一栅介质层长度L1与第二栅介质层长度L2设置相等,且都等于1微米,也属于本发明的保护范围。
上述公式3就被简化成下述公式5。公式5具体为:d=ε(W1-W2)/4пk(C1-C2)。此时,第一栅介质层141的宽度W1与第二栅介质层241的宽度W2的差值范围为大于等于0.2微米且小于等于0.5微米。
其他实施例中,也可以将第一栅介质层长度L1与第二栅介质层长度L2设置相等,但是不等于1微米,也属于本发明的保护范围。
其他实施例中,第二栅介质层的面积大于第一栅介质层的面积也属于本发明的保护范围。但是需要将公式2与公式1相减,获得公式6,具体为d=ε(W2L2-W1L1)/4пk(C2-C1)。具体可以参考上述实施例。
实施例二
本实施例提供一种测量栅介质层厚度的半导体结构,包括:
半导体衬底,所述半导体衬底包括外围区,所述外围区包括两个相邻的第一测量区A和第二测量区B,
位于所述第一测量区A的第一测量鳍式场效应晶体管,所述第一测量鳍式场效应晶体管包括第一栅介质层141;
位于所述第二测量区B的第二测量鳍式场效应晶体管,所述第二测量鳍式场效应晶体管包括第二栅介质层241;
所述第一栅介质层141面积与所述第二栅介质层241面积不相等,第一栅介质层141厚度等于所述第二栅介质层241厚度。
本实施例中,所述第一测量区的器件分布与所述第二测量区的器件分布相同。
本实施例中,所述第一测量鳍式场效应晶体管还包括第一鳍部13,所述第二测量鳍式场效应晶体管还包括第二鳍部。
本实施例中,所述第一栅介质层的宽度方向与所述第一鳍部的延伸方向垂直,所述第一栅介质层的长度方向与所述第一鳍部的延伸方向平行,第一栅介质层的面积为第一栅介质层宽度与第一栅介质层长度的乘积,
所述第二栅介质层的宽度方向与所述第二鳍部的延伸方向垂直,所述第二栅介质层的长度方向与所述第二鳍部的延伸方向平行,第二栅介质层的面积为第二栅介质层宽度与第二栅介质层长度的乘积。
本实施例中,所述第一栅介质层宽度等于所述第二栅介质层宽度,或者,所述第一栅介质层长度等于所述第二栅介质层长度。
本实施例中,第一栅介质层141和所述第二栅介质层241的宽度等于1微米。所述第一栅介质层141与第二栅介质层241的长度差范围为大于等于0.2微米且小于等于0.5微米。
其他实施例中,在第一栅介质层的宽度与第二栅介质层的宽度不相等的情况下,第一栅介质层的长度与第二栅介质层的长度可以相同且等于1微米,所述第一栅介质层141与第二栅介质层241的宽度差范围为大于等于0.2微米且小于等于0.5微米也属于本发明的保护范围。
具体请参考实施例一。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种栅介质层厚度的测量方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底包括外围区,所述外围区包括两个相邻的第一测量区和第二测量区;
在所述第一测量区形成第一测量鳍式场效应晶体管,所述第一测量鳍式场效应晶体管包括第一栅介质层,在所述第二测量区形成第二测量鳍式场效应晶体管,所述第二测量鳍式场效应晶体管包括第二栅介质层,所述第一栅介质层的面积与所述第二栅介质层的面积不相等,所述第一栅介质层的厚度等于所述第二栅介质层的厚度;
测量第一栅介质层的第一总电容,测量第二栅介质层的第二总电容,第一总电容中包括第一测量鳍式场效应晶体管的第一栅极层、第一源极、第一漏极和第一侧墙对第一栅介质层的影响而产生的第一寄生电容值,第二总电容中包括第二测量鳍式场效应晶体管的第二栅极层、第二源极、第二漏极和第二侧墙对第二栅介质层的第二寄生电容值;
根据第一栅介质层与第二栅介质层的面积差值除以第一总电容与第二总电容的差值来获取所述第一栅介质层厚度值,且将第一总电容与第二总电容相减时,将第一寄生电容和第二寄生电容相互抵消。
2.如权利要求1所述的测量方法,其特征在于,所述第一测量鳍式场效应晶体管还包括第一鳍部,所述第二测量鳍式场效应晶体管还包括第二鳍部。
3.如权利要求2所述的测量方法,其特征在于,所述第一栅介质层的宽度方向与所述第一鳍部的延伸方向垂直,所述第一栅介质层的长度方向与所述第一鳍部的延伸方向平行,第一栅介质层的面积为第一栅介质层宽度与第一栅介质层长度的乘积,
所述第二栅介质层的宽度方向与所述第二鳍部的延伸方向垂直,所述第二栅介质层的长度方向与所述第二鳍部的延伸方向平行,第二栅介质层的面积为第二栅介质层宽度与第二栅介质层长度的乘积。
4.如权利要求3所述的测量方法,其特征在于,所述第一栅介质层宽度等于所述第二栅介质层宽度,或者,所述第一栅介质层长度等于所述第二栅介质层长度。
5.如权利要求1所述的测量方法,其特征在于,所述第一测量区的器件分布与所述第二测量区的器件分布相同。
6.一种测量栅介质层厚度的半导体结构,其特征在于,包括:
半导体衬底,所述半导体衬底包括外围区,所述外围区包括两个相邻的第一测量区和第二测量区;
位于所述第一测量区的第一测量鳍式场效应晶体管,所述第一测量鳍式场效应晶体管包括第一栅介质层;
位于所述第二测量区的第二测量鳍式场效应晶体管,所述第二测量鳍式场效应晶体管包括第二栅介质层;
所述第一栅介质层面积与所述第二栅介质层面积不相等,第一栅介质层厚度等于所述第二栅介质层厚度;
在测量栅介质层的厚度时,测量第一栅介质层的第一总电容,测量第二栅介质层的第二总电容,第一总电容中包括第一测量鳍式场效应晶体管的第一栅极层、第一源极、第一漏极和第一侧墙对第一栅介质层的影响而产生的第一寄生电容值,第二总电容中包括第二测量鳍式场效应晶体管的第二栅极层、第二源极、第二漏极和第二侧墙对第二栅介质层的第二寄生电容值;
根据第一栅介质层与第二栅介质层的面积差值除以第一总电容与第二总电容的差值来获取所述第一栅介质层厚度值,且将第一总电容与第二总电容相减时,将第一寄生电容和第二寄生电容相互抵消。
7.如权利要求6所述的半导体结构,其特征在于,所述第一测量鳍式场效应晶体管还包括第一鳍部,所述第二测量鳍式场效应晶体管还包括第二鳍部。
8.如权利要求7所述的半导体结构,其特征在于,所述第一栅介质层的宽度方向与所述第一鳍部的延伸方向垂直,所述第一栅介质层的长度方向与所述第一鳍部的延伸方向平行,第一栅介质层的面积为第一栅介质层宽度与第一栅介质层长度的乘积,
所述第二栅介质层的宽度方向与所述第二鳍部的延伸方向垂直,所述第二栅介质层的长度方向与所述第二鳍部的延伸方向平行,第二栅介质层的面积为第二栅介质层宽度与第二栅介质层长度的乘积。
9.如权利要求8所述的半导体结构,其特征在于,所述第一栅介质层宽度等于所述第二栅介质层宽度,或者,所述第一栅介质层长度等于所述第二栅介质层长度。
10.如权利要求6所述的半导体结构,其特征在于,所述第一测量区的器件分布与所述第二测量区的器件分布相同。
CN201410522576.4A 2014-09-30 2014-09-30 测量栅介质层厚度的半导体结构及栅介质层厚度测量方法 Active CN105448763B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410522576.4A CN105448763B (zh) 2014-09-30 2014-09-30 测量栅介质层厚度的半导体结构及栅介质层厚度测量方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410522576.4A CN105448763B (zh) 2014-09-30 2014-09-30 测量栅介质层厚度的半导体结构及栅介质层厚度测量方法

Publications (2)

Publication Number Publication Date
CN105448763A CN105448763A (zh) 2016-03-30
CN105448763B true CN105448763B (zh) 2018-06-01

Family

ID=55558813

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410522576.4A Active CN105448763B (zh) 2014-09-30 2014-09-30 测量栅介质层厚度的半导体结构及栅介质层厚度测量方法

Country Status (1)

Country Link
CN (1) CN105448763B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115588622A (zh) * 2021-07-06 2023-01-10 长鑫存储技术有限公司 半导体结构的测量方法及测量系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101556929A (zh) * 2009-05-19 2009-10-14 上海宏力半导体制造有限公司 一种测量栅氧化层厚度的方法
CN102176421A (zh) * 2011-03-15 2011-09-07 上海宏力半导体制造有限公司 Mos管栅极氧化层累积厚度的测量方法
CN103026169A (zh) * 2010-06-04 2013-04-03 造型逻辑有限公司 确定层厚

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7244640B2 (en) * 2004-10-19 2007-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a body contact in a Finfet structure and a device including the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101556929A (zh) * 2009-05-19 2009-10-14 上海宏力半导体制造有限公司 一种测量栅氧化层厚度的方法
CN103026169A (zh) * 2010-06-04 2013-04-03 造型逻辑有限公司 确定层厚
CN102176421A (zh) * 2011-03-15 2011-09-07 上海宏力半导体制造有限公司 Mos管栅极氧化层累积厚度的测量方法

Also Published As

Publication number Publication date
CN105448763A (zh) 2016-03-30

Similar Documents

Publication Publication Date Title
US10396000B2 (en) Test structure macro for monitoring dimensions of deep trench isolation regions and local trench isolation regions
TWI517221B (zh) 包括匹配電容器對的半導體裝置、形成至少一種電容器的方法
TWI466211B (zh) 電阻式測試結構、半導體裝置及電阻裝置之操作方法
CN103852702B (zh) 确定半导体鳍中的载流子浓度的方法
CN107290594B (zh) 测试结构及其测试方法
US20170309524A1 (en) Test structures for measuring silicon thickness in fully depleted silicon-on-insulator technologies
CN105448763B (zh) 测量栅介质层厚度的半导体结构及栅介质层厚度测量方法
CN103887283B (zh) 多晶硅残留监测结构
CN110265315B (zh) 一种栅氧化层等效厚度的精确测试方法
CN106298564B (zh) 一种FinFET器件界面态的测量结构及测量方法、电子装置
CN103915360B (zh) 检测晶体管重叠电容的方法、消除晶体管重叠电容的方法
CN103940884B (zh) 离子敏感场效应晶体管及其制备方法
US7521946B1 (en) Electrical measurements on semiconductors using corona and microwave techniques
US9000785B2 (en) Transistor test structure
CN102142383B (zh) 阱区位置检测方法
US10529631B1 (en) Test structures and method for electrical measurement of FinFET fin height
CN103472115B (zh) 离子敏感场效应晶体管及其制备方法
US10497653B2 (en) Decoupling capacitor
Wu et al. Mapping of wafer-level plasma induced charge contour by novel on-chip in-situ recorders in advance FinFET technologies
Kothandaraman et al. Through silicon via (TSV) effects on devices in close proximity-the role of mobile ion penetration-characterization and mitigation
CN103512508A (zh) 半导体器件测试方法
CN112366145A (zh) 一种用于ac校准的测试结构和测试方法
CN205508781U (zh) 一种晶体管电容测试结构
CN108878304A (zh) 漏电测试结构和漏电测试方法
WO2023130584A1 (zh) 电容测试结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant