CN105448721A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN105448721A
CN105448721A CN201410371055.3A CN201410371055A CN105448721A CN 105448721 A CN105448721 A CN 105448721A CN 201410371055 A CN201410371055 A CN 201410371055A CN 105448721 A CN105448721 A CN 105448721A
Authority
CN
China
Prior art keywords
fin structure
semiconductor material
impurity
material region
initial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410371055.3A
Other languages
English (en)
Other versions
CN105448721B (zh
Inventor
三重野文健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410371055.3A priority Critical patent/CN105448721B/zh
Priority to US14/683,518 priority patent/US10068966B2/en
Publication of CN105448721A publication Critical patent/CN105448721A/zh
Application granted granted Critical
Publication of CN105448721B publication Critical patent/CN105448721B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种半导体装置及其制造方法。所述方法包括：提供衬底结构，所述衬底结构包括第一鳍片结构以及用于隔离第一鳍片结构的隔离区，所述第一鳍片结构包括第一半导体材料区以及在第一半导体材料区的上部处的杂质区，所述杂质区上半部的杂质浓度基本高于下半部的杂质浓度；以及在所述杂质区上形成第二半导体材料，以形成第二鳍片结构。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体装置及其制造方法。
背景技术
随着半导体器件的不断小型化，沟道将趋于采用诸如锗(Ge)或硅锗(SiGe)的材料，以获得更高的载流子迁移率。已经提出了一种Ge沟道的鳍片式场效应晶体管(FinFET)，但并未公开有效率的制造工艺流程。
另一方面，FinFET的沟道停止层的特性对于器件性能是一个重要的因素。然而，隔离用的浅沟槽的填充以及填充后的浅沟槽隔离(STI)的退火通常需要在高温(例如，约1050℃)下进行相对长的时间(例如，20分钟)，这会造成后来将用作FinFET的沟道停止层的杂质区的宽的杂质分布。沟道停止层的宽的分布会导致随机的掺杂剂分布的波动(RandomDopantFluctuation)，并使得阈值电压不期望地在较大的范围上分布。
因此，期望在FinFET中获得具有陡峭的杂质分布的沟道停止层。
概述
根据本公开的一个实施例，提供了一种半导体装置的制造方法，包括：提供衬底结构，所述衬底结构包括第一鳍片结构以及用于隔离第一鳍片结构的隔离区，所述第一鳍片结构包括第一半导体材料区以及在第一半导体材料区的上部处的杂质区，所述杂质区上半部的杂质浓度基本高于下半部的杂质浓度；在所述杂质区上形成第二半导体材料，以形成第二鳍片结构。
在一个实施方式中，所述提供衬底结构的步骤包括：提供包括第一半导体材料层的衬底；对衬底引入掺杂剂，以在所述第一半导体材料层中形成杂质层，所述杂质层具有第一杂质分布；在衬底中形成隔离区，以限定初始鳍片结构，所述初始鳍片结构包括初始第一半导体材料区以及在所述初始第一半导体材料区中的初始杂质区；以及刻蚀所述初始鳍片结构直至去除所述初始杂质区的一部分，从而形成所述第一鳍片结构。
在一个实施方式中，所述提供衬底结构的步骤包括：提供包括第一半导体材料层的衬底；在衬底中形成隔离区，以限定初始鳍片结构，所述初始鳍片结构包括初始第一半导体材料区；刻蚀所述初始鳍片结构直至去除所述初始第一半导体材料区的至少一部分；在刻蚀后的第一半导体材料区上生长第三半导体材料，以形成中间鳍片结构；以及对所述中间鳍片结构引入掺杂剂，以形成所述杂质区，所述杂质区上半部的杂质浓度基本高于下半部的杂质浓度，从而形成所述第一鳍片结构。
在一个实施方式中，所述衬底还包括位于第一半导体材料层上的硬掩模层，从而所述初始鳍片结构也包括在所述初始第一半导体材料区上的硬掩模；所述刻蚀所述初始鳍片结构还包括去除所述硬掩模。
在一个实施方式中，所述方法还包括：去除隔离区的一部分，使得剩余的隔离区的上表面高于所述杂质区的上表面。
在一个实施方式中，所述第二半导体材料包括下列材料之一：SiGe、Si、Ge。在一个实施方式中，所述形成第二半导体材料包括下列之一：a)在包括由SiGe形成的顶部的第一鳍片结构上生长或选择性沉积Ge；b)在被蚀刻了的由Si形成的第一鳍片结构上生长或选择性沉积Si；c)在被蚀刻了的由Si形成的第一鳍片结构上生长或选择性沉积SiGe；d)在被蚀刻了的由Ge形成的第一鳍片结构上生长或选择性沉积Ge；以及e)在被蚀刻了的由SiGe形成的第一鳍片结构上生长或选择性沉积Ge。
在一个实施方式中，所述杂质区的顶部部分具有最高的杂质浓度。在一个实施方式中，所述杂质区用于形成沟道停止层。在一个实施方式中，所述SiGe中Ge的浓度为40原子％至75原子％。
根据本公开的另一个实施例，提供了一种半导体装置，包括：衬底上的鳍片结构以及用于隔离鳍片结构的隔离区；所述鳍片结构包括：第一半导体材料区，在所述第一半导体材料区上形成的第二半导体材料区，以及杂质区，至少包括所述第一半导体材料区的上部，所述杂质区上半部的杂质浓度基本高于下半部的杂质浓度。
在一个实施方式中，所述隔离区的上表面高于所述杂质区的浓度最高的部分。在一个实施方式中，所述杂质区的顶部部分具有最高的杂质浓度。
在一个实施方式中，所述第二半导体材料包括下列材料之一：SiGe、Si、Ge。在一个实施方式中，所述第一半导体材料区包括Si，所述第二半导体材料区包括下列之一：SiGe、Si。在一个实施方式中，所述第一半导体材料区包括SiGe，所述第二半导体材料区包括Ge。
在一个实施方式中，所述杂质区用于形成沟道停止层。在一个实施方式中，所述SiGe中Ge的浓度为40原子％至75原子％。
在一个实施方式中，所述杂质区还包括所述第二半导体材料区的下部。
因此，根据本公开的一个实施例，提供了一种新的FinFET及其制造工艺。根据本公开的另外的一个实施例，提供了一种具有陡峭的杂质分布的沟道停止层的FinFET及其制造方法。
根据本公开的不同实施方式，还可以实现至少下列效果中一项或多项：提高器件性能，提高了器件可靠性，使得工艺流程相对简单，和/或降低了成本。
通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征、方面及其优点将会变得清楚。
附图说明
附图构成本说明书的一部分，其描述了本公开的示例性实施例，并且连同说明书一起用于解释本发明的原理，在附图中：
图1是根据本公开一个实施例的半导体装置的制造方法的简化流程图；
图2是本公开一个实施例的衬底结构的示意截面图，该衬底结构包括第一鳍片结构，所述第一鳍片结构包括第一半导体材料区以及在第一半导体材料区的上部处的杂质区；
图3、4、5、6A和6B是示出根据本公开的一些实施例的形成图2的衬底结构的工艺过程的示意截面图；
图7A和7B示出了根据不同实现方式的第一鳍片结构的杂质区的杂质浓度分布；
图8-13是示出根据本公开另一些实施例的形成图2的衬底结构的工艺过程的示意截面图；
图14是示出在第一鳍片结构上形成第二半导体材料以形成第二鳍片结构的示意截面图；
图15是示出去除隔离区的一部分的示意截面图；
图16是根据本公开另一实施例的形成半导体装置的方法的示意流程图；以及
图17是根据本公开又一实施例的形成半导体装置的方法的示意流程图。
具体实施方式
现在将参照附图来详细描述本公开的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本发明范围的限制。
此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制，例如某些层的厚度或宽度可以相对于其他层有所夸大。
以下对示例性实施例的描述仅仅是说明性的，在任何意义上都不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论，但在适用这些技术、方法和装置情况下，这些技术、方法和装置应当被视为本说明书的一部分。
应注意，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义或说明，则在随后的附图的说明中将不需要对其进行进一步讨论。
图1为根据本公开一个实施例的半导体装置的制造方法的简化流程图。如图1所示，在步骤101，提供衬底结构。图2示出了根据本公开一个实施例的衬底结构的示意截面图。如图2所示，该衬底结构包括一个或多个第一鳍片结构201以及用于隔离第一鳍片结构201的隔离区202。第一鳍片结构201包括第一半导体材料区211以及在第一半导体材料区211上部的杂质区221。优选地，所述杂质区上半部的杂质浓度基本高于下半部的杂质浓度，稍后将详细说明。典型地，隔离区202可以形成在相邻的第一鳍片结构201之间。通常，隔离区由电介质材料形成。另外，这里，优选地，隔离区202的上表面高于第一鳍片结构的上表面。
图3-6B示出了根据本公开一个实施例的形成图2的衬底结构的工艺过程。如图3所示，提供包括第一半导体材料层205的衬底200。在某些实现方式中，衬底200可以包括可选的硬掩模层207，如图3所示，该硬掩模层207可以由例如但不限于氮化硅(SixNy)形成。示例性地，上述衬底可以是例如硅(Si)衬底、锗(Ge)衬底、或硅锗(SiGe)衬底，等等，然而本公开并不限于此。例如，第一半导体材料层可以包括两个或更多个半导体材料层的叠层，诸如Si层以及在Si层上生长的SiGe层。从下面的说明，本领域技术人员将理解，该第一半导体材料层适于提供衬底的主表面。
接下来，如图4所示，对衬底200引入掺杂剂(例如，通过离子注入)，以在所述第一半导体材料层205中形成杂质层401。具体地，对于PMOS器件，可以对衬底200注入磷(P)、砷(As)或者锑(Sb)；对于NMOS器件，可以对衬底200注入硼(B)。应明白，图4所示杂质层401的位置仅仅是示例性地，可以通过改变引入掺杂剂的方法以及工艺条件，例如，调整离子注入的能量，来相应地调整杂质层401的位置。此外，在某些实施例中，还可以在形成杂质层401前对衬底200进行另外的离子注入，例如，以形成N阱或P阱(图中并未示出)。
杂质层401可以具有第一杂质分布。例如，初始地，该杂质层中杂质浓度在A所指示的中心或接近中心处最高，且随着杂质层向上和向下的延伸浓度逐渐降低，如图中箭头所示。然而，应理解，这样的杂质分布仅仅作为典型的浓度分布的一个示例，而并非是限制性的。
然后，在衬底200中形成隔离区202，以限定初始鳍片结构501如图5和6A所示。在形成前述杂质层之后，如图5所示，对衬底200进行图案化，例如通过光刻以及干法刻蚀在衬底中形成沟槽509，从而可以限定初始鳍片结构501。初始鳍片结构501可以包括初始第一半导体材料区503以及在所述初始第一半导体材料区503中的初始杂质区505。注意，初始第一半导体材料区503由部分的所述第一半导体材料层205形成而来，而初始杂质区505由部分的杂质层401形成而来。在某些实施例中，优选地，初始鳍片结构501还可以包括在第一半导体材料区503上的硬掩模507，如图5所示。该可选的硬掩模507由可选的硬掩模层207形成而来。
接着，如图6A所示，填充沟槽509以形成隔离区202，例如，通过诸如流式化学气相沉积(FlowableChemicalVapourDeposition,FCVD)的CVD技术等沉积绝缘(电介质)材料来填充沟槽509。然后，可以进行高温退火(未示出)，例如，可以在1050℃左右退火20分钟。注意，该高温退火也可能使得初始杂质区中的杂质进一步扩散。
可选地，可以针对所沉积的绝缘材料进行化学机械抛光，以使得隔离区202和初始鳍片结构501的上表面基本齐平，如图6A所示。另外，也可以通过该化学机械抛光去除第一鳍片结构中的硬掩模507(如果有的话)，如图6B所示。然而，应理解，也可以在适当时通过其它步骤来去除该硬掩模。替代地，衬底200也可以不具有硬掩模。
之后，刻蚀初始鳍片结构501直至去除初始杂质区505的一部分，从而形成包括第一半导体材料区211以及在第一半导体材料区的上部处的杂质区221的所述第一鳍片结构，如图2所示。如此使得剩余的杂质区上半部的杂质浓度(例如，平均杂质浓度)基本高于下半部的杂质浓度(例如，平均杂质浓度)。在一个实施例中，剩余的杂质区的顶部部分可以具有最高的杂质浓度，剩余的杂质区中的杂质浓度在深度方向向下逐渐减小，如图2中的箭头所示。然而，应当理解，这样的浓度分布仅仅是示例性的。根据一些实施例，所述刻蚀初始鳍片结构的步骤也可以包括去除所述硬掩模507。
图7A和7B示出了根据不同实现方式的剩余的杂质区的杂质分布的示例。这里假设杂质区在被刻蚀之前杂质分布类似正态分布，也就是说，在图7A和7B中，未被刻蚀的杂质区的杂质浓度分布分别包括各自图中的实线和虚线两者。图7A示出了根据一个实现方式将杂质区505的杂质浓度最高处A之上的部分全部去除的情况，如图7A中的实线所示。图中虚线分布所对应的部分被去除。杂质区505被去除直至杂质浓度最高处A之下的情况下的分布与图7A的类似，不同之处在于杂质深度轴的原点不再是A所在的位置，而是刻蚀后的杂质区表面的位置(在A之下)。
图7B示出了根据另一实现方式将杂质区505的杂质浓度最高处之上的部分中的一部分去除的情况，如图7B中的实线所示。同样，图中虚线分布所对应的部分被去除。另外，还如图7B中所示，杂质深度轴的原点是刻蚀后的杂质区表面的位置(在A之上)。
将理解，在任一前述情况下，剩余的杂质区(即，杂质区211，见图2)上半部的杂质浓度(例如，平均杂质浓度)基本高于下半部的杂质浓度(例如，平均杂质浓度)。还将理解，对于剩余杂质区的浓度分布没有特别的限制，只要剩余的杂质区上半部的杂质浓度(例如，平均杂质浓度)基本高于下半部的杂质浓度(例如，平均杂质浓度)即可。
在一个实施例的应用中，上述剩余的杂质区可以用于形成用于鳍片中沟道的沟道停止层。该沟道停止层使得鳍片中的沟道在该停止层处不再反型，也即“停止”于该停止层。这里，由于初始杂质区505的一部分被去除，使得剩余的杂质区(即，杂质区221)中杂质的分布更“陡峭”(steep)，换而言之，杂质分布得更窄，从而能够改善最终器件的性能。
图8-13是示出根据本公开另一些实施例的形成图2的衬底结构的部分工艺过程的示意截面图。
如图8所示，提供包括第一半导体材料层205的衬底200。在某些实现方式中，衬底200可以包括可选的硬掩模层207。
然后，在衬底200中形成隔离区202，以限定初始鳍片结构901，如图9和10所示。初始鳍片结构901可以包括初始第一半导体材料区903。注意，初始第一半导体材料区903由部分的所述第一半导体材料层205形成而来。在某些实施例中，优选地，初始鳍片结构901还可以包括在第一半导体材料区903上的硬掩模907。该可选的硬掩模907由可选的硬掩模层207形成而来。
示例性地，上述在衬底200中形成隔离区202可以包括：对衬底200进行图案化，例如通过光刻以及干法刻蚀在衬底中形成沟槽909，如图9所示，从而限定所述初始鳍片结构901；填充沟槽909以形成隔离区202，如图10所示，例如通过诸如流式化学气相沉积(FlowableChemicalVapourDeposition,FCVD)的CVD技术等来沉积绝缘(电介质)材料来填充沟槽909。然后，可以进行高温退火。
可选地，可以针对所沉积的绝缘材料进行化学机械抛光，以使得隔离区202和初始鳍片结构901的上表面基本齐平，如图10所示。也可以通过该化学机械抛光去除第一鳍片结构中的硬掩模907(如果有的话)。然而，也可以在适当时通过其它步骤来去除该硬掩模。
之后，如图11所示，刻蚀初始鳍片结构901直至去除初始第一半导体材料区903的至少一部分。根据一些实施例，所述刻蚀初始鳍片结构的步骤还包括去除所示硬掩模907。替代地，衬底200也可以不具有硬掩模。
接着，如图12所示，在蚀刻后的第一半导体材料区903上形成(例如，通过外延生长或者选择性沉积)第三半导体材料1201，以形成中间鳍片结构1203，该中间鳍片结构用于形成所述第一鳍片结构。接着，如图13所示，对中间鳍片结构1203引入掺杂剂，以形成杂质区221(见图2)，使得所述杂质区221上半部的杂质浓度基本高于下半部的杂质浓度。这里，在一些实施例中，杂质区221可以完全处于第三半导体材料1201中；而在另一些实施例中，杂质区221也可能延伸到第三半导体材料1201下面的第一半导体材料区中。
在一个实施例中，杂质区221的顶部部分可以具有最高的杂质浓度，并且杂质浓度在深度方向向下逐渐减小，如图2中的箭头所示。然而，应当理解，这样的浓度分布仅仅是示例性的。
应理解，根据不同的引入掺杂剂的方式和工艺条件等，杂质区221可以具有与图7A和7B所示的类似的杂质分布。还将理解，对于杂质区的浓度分布没有特别的限制，只要其上半部的杂质浓度(例如，平均杂质浓度)基本高于下半部的杂质浓度即可。
如此，形成了如图2所示的衬底结构。同样地，上述杂质区可以用于形成用于鳍片中沟道的沟道停止层。这里，杂质区221中杂质的分布更陡峭，换而言之，杂质分布得更窄，从而能够改善最终器件的性能。
再次回到图1，在步骤103，在杂质区221上形成第二半导体材料1401，以形成第二鳍片结构1403，如图14所示。如所示的，第二鳍片结构1403可以包括第一鳍片结构201以及第二半导体材料区1401。优选地，在所述杂质区上通过选择性生长或选择性沉积来形成第二半导体材料。
如上，提供了根据本公开一些实施例的半导体装置的制造方法。根据该方法，可以形成具有鳍片结构的半导体装置，并且鳍片结构中的杂质区具有陡峭(窄)的杂质分布。有利地，该杂质区可以用于形成沟道停止层，然而本发明不限于此。
在另一个实施例中，所述方法还可以包括：去除隔离区202的一部分，使得剩余的隔离区的上表面高于所述杂质区的上表面，如图15所示。
在某些实施例中，所述第一半导体材料与第二半导体材料可以相同或者不同。例如，第一半导体材料可以为Si，第二半导体材料为SiGe；又例如，第一半导体材料可以为Si，第三半导体材料为SiGe，而第二半导体材料为Ge；并且本发明并不限于此。
作为一个非限制性示例，第二半导体材料可以为下列材料之一：SiGe、Si、Ge。应理解，本领域普通技术人员可以根据第一半导体材料来选择并形成合适的第二半导体材料(和/或第三半导体材料)，以形成本公开所教导的半导体装置。
作为示例，图1所示形成第二半导体材料可以包括下列之一：a)在包括由SiGe形成的顶部的第一鳍片结构上生长或者选择性地沉积Ge，例如，第一鳍片结构包括Si和在Si上生长的SiGe，并在该SiGe上生长Ge；b)在由Si形成的第一鳍片结构上生长或者选择性地沉积Si；c)在由Si形成的第一鳍片结构上生长或者选择性地沉积SiGe；d)在由Ge形成的第一鳍片结构上生长或者选择性地沉积Ge；以及e)在由SiGe形成的第一鳍片结构上生长或者选择性地沉积Ge。应理解，本公开并不限于这些材料。
还应理解，在形成第二半导体材料后某些潜在的相对高温工艺，例如退火或快速热退火工艺，高温沉积等等，有可能会使得第一鳍片结构中的杂质区中的杂质进一步扩散。例如，图2所示的杂质区中的杂质也可以扩散到外延生长的第二半导体材料中，从而使得装置(例如，最终装置或者处于后续工艺步骤中的装置)中的对应的杂质区211还可以包括所述第二半导体材料区的下部。
在一些实施例中，上述SiGe中Ge的浓度范围可以为约40原子百分比(原子％)至75原子％，例如为约55原子％。应理解，上述浓度范围仅仅是示例性的，并不用于限制本公开的范围。
图16是根据本公开另一实施例的形成半导体装置的方法的示意流程图。在步骤601，提供包括第一半导体材料层的衬底。在步骤603，对衬底引入掺杂剂，以在第一半导体材料层中形成杂质层，该杂质层具有第一杂质分布。在步骤605，在衬底中形成隔离区，以限定初始鳍片结构，该初始鳍片结构包括初始第一半导体材料区以及在初始第一半导体材料区中的初始杂质区。在步骤607，刻蚀初始鳍片结构直至去除初始杂质区的一部分，从而形成第一鳍片结构。所述方法还包括：在步骤609，在所述杂质区上形成第二半导体材料，以形成第二鳍片结构。
图17是根据本公开又一实施例的形成半导体装置的方法的示意流程图。在步骤701，提供包括第一半导体材料层的衬底。在步骤703，在衬底中形成隔离区，以限定初始鳍片结构，该初始鳍片结构包括初始第一半导体材料区。在步骤705，刻蚀初始鳍片结构直至去除初始第一半导体材料区的至少一部分。在步骤707，在刻蚀后的第一半导体材料区上生长第三半导体材料，以形成中间鳍片结构。在步骤709，对中间鳍片结构引入掺杂剂，以形成杂质区，该杂质区上半部的杂质浓度基本高于下半部的杂质浓度。如此，形成了所述第一鳍片结构。所述方法还包括：在步骤711，在所述杂质区上形成第二半导体材料，以形成第二鳍片结构。
因此，本公开的实施例还提供了一种半导体装置，其可以包括衬底上的鳍片结构1403以及用于隔离鳍片结构1403的隔离区202。鳍片结构1403可以包括：第一半导体材料区211、在第一半导体材料区211上的第二半导体材料区1401、以及杂质区221。杂质区221至少包括第一半导体材料区211的上部。优选地，杂质区221上半部的杂质浓度基本高于下半部的杂质浓度。在一个实例中，杂质区221的顶部部分可以具有最高的杂质浓度。
在一个实施例中，杂质区221还可以包括第二半导体材料区1401的下部。
在一个实例中，隔离区的上表面优选高于杂质区221中的浓度最高的部分。
优选地，所述第二半导体材料为下列材料之一：SiGe、Si、Ge。
在一个实例中，第一半导体材料区211可以包括Si，第二半导体材料区1401可以包括下列之一：SiGe以及Si。在一个实例中，第一半导体材料区211可以包括SiGe，例如，该SiGe可以生长在Si材料上；第二半导体材料区1401可以包括Ge。在一个具体示例中，SiGe中Ge的浓度可以为约40原子％至75原子％，例如可以为约55原子％。
在本公开的一些实例中，杂质区可以用于形成沟道停止层。
至此，已经详细描述了根据本公开实施例的半导体装置及其制造方法。为了避免遮蔽本公开的构思，没有描述本领域所公知的一些细节，本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。另外，本说明书公开所教导的各实施例可以自由组合。本领域的技术人员应该理解，可以对上面说明的实施例进行多种修改而不脱离如所附权利要求限定的本公开的精神和范围。

Claims (20)

1.一种半导体装置的制造方法，其特征在于，所述方法包括：
提供衬底结构，所述衬底结构包括第一鳍片结构以及用于隔离第一鳍片结构的隔离区，所述第一鳍片结构包括第一半导体材料区以及在第一半导体材料区的上部处的杂质区，所述杂质区上半部的杂质浓度基本高于下半部的杂质浓度；以及
在所述杂质区上形成第二半导体材料，以形成第二鳍片结构。
2.根据权利要求1所述的方法，其特征在于，所述提供衬底结构的步骤包括：
提供包括第一半导体材料层的衬底；
对衬底引入掺杂剂，以在所述第一半导体材料层中形成杂质层，所述杂质层具有第一杂质分布；
在衬底中形成隔离区，以限定初始鳍片结构，所述初始鳍片结构包括初始第一半导体材料区以及在所述初始第一半导体材料区中的初始杂质区；以及
刻蚀所述初始鳍片结构直至去除所述初始杂质区的一部分，从而形成所述第一鳍片结构。
3.根据权利要求1所述的方法，其特征在于，所述提供衬底结构的步骤包括：
提供包括第一半导体材料层的衬底；
在衬底中形成隔离区，以限定初始鳍片结构，所述初始鳍片结构包括初始第一半导体材料区；
刻蚀所述初始鳍片结构直至去除所述初始第一半导体材料区的至少一部分；
在刻蚀后的第一半导体材料区上形成第三半导体材料，以形成中间鳍片结构；以及
对所述中间鳍片结构引入掺杂剂，以形成所述杂质区，所述杂质区上半部的杂质浓度基本高于下半部的杂质浓度，从而形成所述第一鳍片结构。
4.根据权利要求2所述的方法，其特征在于，所述衬底还包括位于第一半导体材料层上的硬掩模层，从而所述初始鳍片结构也包括在所述初始第一半导体材料区上的硬掩模；
所述刻蚀所述初始鳍片结构还包括去除所述硬掩模。
5.根据权利要求3所述的方法，其特征在于，所述衬底还包括位于第一半导体材料层上的硬掩模层，从而所述初始鳍片结构也包括在所述初始第一半导体材料区上的硬掩模；
所述刻蚀所述初始鳍片结构还包括去除所述硬掩模。
6.根据权利要求1所述的方法，其特征在于，所述方法还包括：
去除隔离区的一部分，使得剩余的隔离区的上表面高于所述杂质区的上表面。
7.根据权利要求1所述的方法，其特征在于，所述第二半导体材料包括下列材料之一：SiGe、Si、Ge。
8.根据权利要求1所述的方法，其特征在于，所述形成第二半导体材料包括下列之一：
a)在包括由SiGe形成的顶部的第一鳍片结构上生长Ge；
b)在由Si形成的第一鳍片结构上生长或选择性沉积Si；
c)在由Si形成的第一鳍片结构上生长或选择性沉积SiGe；
d)在由Ge形成的第一鳍片结构上生长或选择性沉积Ge；以及
e)在由SiGe形成的第一鳍片结构上生长或选择性沉积Ge。
9.根据权利要求1所述的方法，其特征在于，所述杂质区的顶部部分具有最高的杂质浓度。
10.根据权利要求1所述的方法，其特征在于，所述杂质区用于形成沟道停止层。
11.根据权利要求8所述的方法，其特征在于，
所述SiGe中Ge的浓度为40原子％至75原子％。
12.一种半导体装置，其特征在于，包括：
衬底上的鳍片结构以及用于隔离鳍片结构的隔离区；
所述鳍片结构包括：
第一半导体材料区，
在所述第一半导体材料区上的第二半导体材料区，以及
杂质区，至少包括所述第一半导体材料区的上部，所述杂质区上半部的杂质浓度基本高于下半部的杂质浓度。
13.根据权利要求12所述的装置，其特征在于，
所述隔离区的上表面高于所述杂质区的浓度最高的部分。
14.根据权利要求12所述的装置，其特征在于，所述杂质区的顶部部分具有最高的杂质浓度。
15.根据权利要求12所述的装置，其特征在于，所述第二半导体材料包括下列材料之一：SiGe、Si、Ge。
16.根据权利要求12所述的装置，其特征在于，
所述第一半导体材料区包括Si，所述第二半导体材料区包括下列之一：
SiGe、Si。
17.根据权利要求12所述的装置，其特征在于，
所述第一半导体材料区包括SiGe，所述第二半导体材料区包括Ge。
18.根据权利要求12所述的装置，其特征在于，所述杂质区用于形成沟道停止层。
19.根据权利要求17所述的装置，其特征在于，
所述SiGe中Ge的浓度为40原子％至75原子％。
20.根据权利要求12所述的装置，其特征在于，
所述杂质区还包括所述第二半导体材料区的下部。
CN201410371055.3A 2014-07-31 2014-07-31 半导体装置及其制造方法 Active CN105448721B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410371055.3A CN105448721B (zh) 2014-07-31 2014-07-31 半导体装置及其制造方法
US14/683,518 US10068966B2 (en) 2014-07-31 2015-04-10 Semiconductor channel-stop layer and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410371055.3A CN105448721B (zh) 2014-07-31 2014-07-31 半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN105448721A true CN105448721A (zh) 2016-03-30
CN105448721B CN105448721B (zh) 2019-01-15

Family

ID=55180879

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410371055.3A Active CN105448721B (zh) 2014-07-31 2014-07-31 半导体装置及其制造方法

Country Status (2)

Country Link
US (1) US10068966B2 (zh)
CN (1) CN105448721B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427676A (zh) * 2017-08-23 2019-03-05 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106486377B (zh) * 2015-09-01 2019-11-29 中芯国际集成电路制造(上海)有限公司 鳍片式半导体器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130313619A1 (en) * 2012-05-24 2013-11-28 Mieno Fumitake Fin field-effect-transistor (fet) structure and manufacturing method
US20130341733A1 (en) * 2012-06-25 2013-12-26 International Business Machines Corporation Plural Differential Pair Employing FinFET Structure
CN103854981A (zh) * 2012-11-30 2014-06-11 中国科学院微电子研究所 鳍结构制造方法
CN103855011A (zh) * 2012-11-30 2014-06-11 中国科学院微电子研究所 FinFET及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140103439A1 (en) * 2012-10-15 2014-04-17 Infineon Technologies Dresden Gmbh Transistor Device and Method for Producing a Transistor Device
US9502565B2 (en) * 2014-06-27 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Channel strain control for nonplanar compound semiconductor devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130313619A1 (en) * 2012-05-24 2013-11-28 Mieno Fumitake Fin field-effect-transistor (fet) structure and manufacturing method
US20130341733A1 (en) * 2012-06-25 2013-12-26 International Business Machines Corporation Plural Differential Pair Employing FinFET Structure
CN103854981A (zh) * 2012-11-30 2014-06-11 中国科学院微电子研究所 鳍结构制造方法
CN103855011A (zh) * 2012-11-30 2014-06-11 中国科学院微电子研究所 FinFET及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427676A (zh) * 2017-08-23 2019-03-05 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US11081549B2 (en) 2017-08-23 2021-08-03 Semiconductor Manufacturing International (Shanghai) Corporation Semiconductor devices and fabrication methods thereof

Also Published As

Publication number Publication date
CN105448721B (zh) 2019-01-15
US10068966B2 (en) 2018-09-04
US20160035826A1 (en) 2016-02-04

Similar Documents

Publication Publication Date Title
US10361201B2 (en) Semiconductor structure and device formed using selective epitaxial process
KR101622048B1 (ko) 누설이 감소된 cmos 디바이스 및 그 형성 방법
US10103252B2 (en) Vertical junction FinFET device and method for manufacture
US9837415B2 (en) FinFET structures having silicon germanium and silicon fins with suppressed dopant diffusion
US10163677B2 (en) Electrically insulated fin structure(s) with alternative channel materials and fabrication methods
US9105661B2 (en) Fin field effect transistor gate oxide
US9620506B2 (en) Silicon-on-nothing transistor semiconductor structure with channel epitaxial silicon region
US10504786B2 (en) Semiconductor fins for FinFET devices and sidewall image transfer (SIT) processes for manufacturing the same
CN103000566B (zh) 具有设计的外延区的器件及其制造方法
US9620507B2 (en) Silicon-on-nothing transistor semiconductor structure with channel epitaxial silicon-germanium region
US9385051B2 (en) Method for the formation of a FinFET device having partially dielectric isolated fin structure
KR102142587B1 (ko) 응력 변형된 반도체 구조물 형성 방법
US20150318169A1 (en) Methods of forming epitaxial semiconductor cladding material on fins of a finfet semiconductor device
US20170040346A1 (en) Method for fabricating substrate of semiconductor device including epitaxial layer and silicon layer having same crystalline orientation
CN104051526A (zh) 紧邻半导体鳍的沟渠及其形成方法
US20200161186A1 (en) Method of manufacturing of a field effect transistor having a junction aligned with spacers
US10121881B2 (en) Semiconductor device and method for fabricating the same
CN105448721A (zh) 半导体装置及其制造方法
CN114999921A (zh) 具有硅锗鳍片的半导体结构及其制造方法
US9093473B2 (en) Method for fabricating metal-oxide semiconductor transistor
US9847393B2 (en) Semiconductor device
CN107004709A (zh) 防止子沟道漏电流
US8815698B2 (en) Well region formation method and semiconductor base
CN104362124B (zh) 改善浅沟槽隔离边缘SiC应力性能的方法
CN105304491A (zh) 用于形成嵌入式锗硅的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant