CN105448643A - 晶圆的处理方法 - Google Patents

晶圆的处理方法 Download PDF

Info

Publication number
CN105448643A
CN105448643A CN201410294602.2A CN201410294602A CN105448643A CN 105448643 A CN105448643 A CN 105448643A CN 201410294602 A CN201410294602 A CN 201410294602A CN 105448643 A CN105448643 A CN 105448643A
Authority
CN
China
Prior art keywords
diaphragm
processing method
wafer
device layer
described diaphragm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410294602.2A
Other languages
English (en)
Other versions
CN105448643B (zh
Inventor
郑超
王伟
徐伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410294602.2A priority Critical patent/CN105448643B/zh
Publication of CN105448643A publication Critical patent/CN105448643A/zh
Application granted granted Critical
Publication of CN105448643B publication Critical patent/CN105448643B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Pressure Sensors (AREA)

Abstract

一种晶圆的处理方法,包括:提供待处理基底,所述待处理基底具有第一表面、以及与第一表面相对的第二表面,所述待处理基底的第一表面具有器件层;在所述器件层表面形成保护膜;对所述保护膜进行表面处理,在所述保护膜内形成若干凹陷,使所述保护膜表面粗糙;在对所述保护膜进行表面处理之后,对所述待处理基底的第二表面进行翻面工艺;在进行所述翻面工艺之后,采用去膜工艺从器件层表面剥离所述保护膜。所述处理方法能够使晶圆表面洁净,有利于提高晶圆表面形成的半导体器件的性能和可靠性。

Description

晶圆的处理方法
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种晶圆的处理方法。
背景技术
随着半导体制造技术的不断发展,半导体器件的制造方法以及半导体器件的结构也日益复杂,因此,仅在晶圆的一侧表面进行半导体工艺制程已不能满足持续发展的技术需求。例如,MEMS压力传感器的制造工艺、背照式(BSI,BacksideIlluminated)图像传感器的制造工艺、硅通孔(TSV,ThroughSiliconVia)结构的制造工艺、或者晶圆的封装工艺均需要在晶圆的一侧表面形成半导体器件结构之后,在晶圆的另一侧表面进行后段工艺制程。
为了避免在对晶圆的另一侧表面进行后段工艺制程时,对晶圆一侧表面已形成的半导体器件结构造成损伤,现有技术会在形成于晶圆一侧表面的半导体器件结构表面形成保护膜,而所述保护膜能够直接与后段工艺制程设备内的基座相接触,能够避免晶圆表面的半导体器件结构受到设备基座的磨损,并且能够使晶圆另一侧表面被暴露出,以进行后续的工艺制程。
所述保护膜的材料为聚合物材料,所述保护膜通过贴膜(Tape)工艺粘附于晶圆一侧表面的半导体器件结构表面。当在晶圆另一侧表面完成工艺制程之后,能够通过去膜(Detape)工艺将所述保护膜剥离。
然而,现有技术通过去膜工艺去除所述保护膜之后,会在半导体器件结构表面残留大量附着物,对所述半导体器件结构造成污染,影响所形成的半导体器件的性能和可靠性,甚至造成所形成的半导体器件失效。
发明内容
本发明解决的问题是提供一种晶圆的处理方法,使所述晶圆表面洁净,有利于提高晶圆表面形成的半导体器件的性能和可靠性。
为解决上述问题,本发明提供一种晶圆的处理方法,包括:提供待处理基底,所述待处理基底具有第一表面、以及与第一表面相对的第二表面,所述待处理基底的第一表面具有器件层;在所述器件层表面形成保护膜,所述保护膜与所述器件层之间具有第一粘合力;对所述保护膜进行表面处理,在所述保护膜内形成若干凹陷,使所述保护膜表面的粗糙度提高;在对所述保护膜进行表面处理之后,对所述待处理基底的第二表面进行翻面工艺;在进行所述翻面工艺之后,采用去膜工艺从器件层表面剥离所述保护膜,所述去膜工艺包括:采用粘性材料膜粘贴于所述保护膜表面,所述粘性材料膜与所述保护膜之间具有第二粘合力,所述第二粘合力大于第一粘合力;通过移除所述粘性材料膜,将所述保护膜自器件层表面剥离。
可选的,所述表面处理工艺包括:采用处理气体的等离子体对所述保护膜进行轰击。
可选的,所述处理气体为惰性气体、氢气或氮气中的一种或多种。
可选的,所述惰性气体为氩气、氦气、氖气中的一种或多种。
可选的,所述表面处理的工艺参数包括:所述处理气体的流量为20准毫升/分钟~100标准毫升/分钟,压力为50毫托~80毫托,功率为300瓦~800瓦。
可选的,所述表面处理工艺使所述保护膜内的凹陷暴露出待处理基底表面,使所述保护膜呈若干分立保护层。
可选的,还包括:在所述表面处理工艺之前,对所述保护膜进行热处理。
可选的,所述热处理工艺的温度为100摄氏度~120摄氏度。
可选的,所述保护膜的材料为具有粘性的聚合物材料。
可选的,所述保护膜为蓝膜。
可选的,所述保护膜的形成工艺包括贴膜工艺。
可选的,所述粘性材料膜的表面具有粘性,使所述粘性材料膜与所述保护膜相粘合。
可选的,所述器件层包括:位于待处理基底第一表面的器件结构;位于待处理基底第一表面的介质层,所述介质层覆盖所述器件结构;位于所述介质层内的电互连结构,所述电互连结构与所述器件结构、待处理基底电连接。
可选的,所述器件结构包括MEMS器件结构。
可选的,所述翻面工艺包括:在所述待处理基底的第二表面上、或所述待处理基底内部形成半导体结构。
与现有技术相比,本发明的技术方案具有以下优点:
本发明的晶圆处理方法中,在器件层表面形成保护膜,所述保护膜用于在后续对基底的第二表面进行翻面工艺时,保护形成于基底第一表面的器件层,而所述保护膜需要在对基底第二表面进行翻面工艺之后被去除。为了避免在去除所述保护膜时,在基底的第二表面残余保护膜材料,在去除保护膜之前,对所述保护膜进行表面处理,使所述保护膜的表面粗糙,即增加了所述保护膜的表面积。在采用去膜工艺剥离所述保护膜时,由于所述保护膜的表面积增加,使得所述去膜工艺的粘性材料膜与保护膜之间的粘合力增强,则所述粘性材料膜与保护膜之间的第二粘合力大于保护膜与器件层之间的第一粘合力,从而使得去膜工艺从器件层表面剥离保护膜时,避免了在器件层表面残留部分保护膜材料,使得去除保护膜更为衬底。因此,使得形成于晶圆第一表面的器件层性能更稳定、可靠性提高。
进一步,所述表面处理工艺包括:采用处理气体的等离子对所述保护膜进行轰击。所述处理气体的等离子对保护膜表面进行轰击,能够在保护膜内形成若干凹陷,以此增加保护膜表面的粗糙度,从而增强了粘性材料膜与保护膜之间的第二粘合力,避免去除保护膜之后在器件层表面残余保护膜材料。
进一步,所述表面处理工艺使所述保护膜内的凹陷暴露出待处理基底表面,即使得所述保护膜呈若干分立保护层,则若干分立的保护层与器件层之间的粘合力较弱,因此更易通过去胶工艺剥离所述若干份力的保护层,避免器件层表面残留保护膜材料。
进一步,在所述表面处理工艺之前,对所述保护膜进行热处理,所述热处理能够使保护膜的硬度提高,能够避免后续的表面处理工艺穿通所述保护膜,并对器件层表面造成损伤,从而能够在保证保护膜对器件层的保护能力的基础上,使保护膜表面更粗糙,更易于被剥离去除。
进一步,所述粘性材料膜的表面具有粘性,能够使所述粘性材料膜与所述保护膜相粘合。由于所述表面处理工艺使所述保护膜的表面粗糙,则所述保护膜的表面积增大,使得所述粘性材料膜与保护膜表面之间的接触面积增大,则所述粘性材料膜与保护膜之间的粘合力增强,而且所述粘性材料膜与保护膜之间的第二粘合力大于保护膜与器件层之间的第一粘合力,因此更易于通过所述粘性材料膜剥离所述保护膜,而且不易在器件层表面残余保护膜材料。
附图说明
图1是本发明实施例在位于晶圆一侧表面的半导体器件结构表面形成保护膜的剖面结构示意图;
图2是去除所述保护膜之后对衬底的第一表面进行检测的检测结果局部放大示意图;
图3至图11是本发明实施例的晶圆处理过程的剖面结构示意图。
具体实施方式
如背景技术所述,通过去膜工艺去除所述保护膜之后,会在半导体器件结构表面残留大量附着物,对所述半导体器件结构造成污染,影响所形成的半导体器件的性能和可靠性,甚至造成所形成的半导体器件失效。
具体请参考图1,图1是本发明实施例在位于晶圆一侧表面的半导体器件结构表面形成保护膜的剖面结构示意图,包括:衬底100;位于衬底100第一表面101的器件结构110;位于器件结构110表面和衬底100表面的导电插塞111,所述导电插塞111与器件结构110和衬底100电连接;位于导电插塞111顶部的导电层112;位于衬底100和器件结构110表面的介质层102,所述介质层102包围所述导电插塞111和导电层112,所述介质层102暴露出部分衬底100表面;位于所述导电层112、介质层102和衬底100表面的保护膜103。
所述保护膜用于与半导体工艺设备内的基座相接触,能够避免衬底100上所形成的介质层102和导电层112与所述基座发生摩擦而造成损伤。通过将衬底100贴有保护膜103的一面置于所述基座上,能够对衬底100第二表面104进行后续的工艺制程,并工艺制程后剥离所述保护膜103。其中,所述保护膜103的材料为具有粘性的聚合物材料,所述保护膜103通过贴膜设备(TapeTool)粘附于介质层102和导电层112表面;而所述保护膜103能够通过去胶设备(DetapeTool)剥离,所述去胶设备具有粘性表面,将所述粘性表面贴附于所述保护膜103表面后,所述保护膜103能够与所述粘性表面粘合,从而所述去胶设备能够将粘附于所述粘性表面的保护膜103剥离。
然而,请参考图2,图2是去除所述保护膜103之后,对衬底100的第一表面101进行检测的检测结果局部放大示意图,由于所述保护膜103具有粘性,且所述保护膜103粘附于介质层102和导电层112表面,因此在剥离所述保护膜103之后,难以避免地在介质层102或导电层112表面残留未完全被剥离的部分保护膜材料105,而所述残留的部分保护膜材料105会导致所形成的半导体器件的性能和可靠性下降。
为了解决上述问题,本发明提出一种晶圆的处理方法。其中,在器件层表面形成保护膜之后,对所述保护膜进行表面处理,使所述保护膜表面粗糙。在后续去除保护膜的工艺中,所述保护膜粗糙的表面与去膜工艺的粘性材料膜之间粘合力增大,使得所述保护膜易于被去膜工艺去除,且不易在器件层表面残余保护膜材料。因此,保证了形成于晶圆第一表面的器件层性能稳定、可靠性提高。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图3至图11是本发明实施例的晶圆处理过程的剖面结构示意图。
请参考图3,提供待处理基底200,所述待处理基底200具有第一表面201、以及与第一表面201相对的第二表面202,所述待处理基底200的第一表面201具有器件层210。
所述待处理基底200为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅衬底、绝缘体上锗衬底或玻璃衬底或III-V族化合物衬底(例如氮化镓衬底或砷化镓衬底等)。本实施例中,所述待处理基底200为硅衬底。
所述待处理基底200的第一表面201用于形成器件层210,所述器件层210内具有用于构成半导体器件的器件结构、电连接所述器件结构的电互连结构、以及电隔离所述器件结构和电互连结构的介质层,所述电互联结构和器件结构用于构成芯片电路。
在本实施例中,请参考图4,图4是图3区域A的局部放大示意图,所述器件层210(请参考图3)包括:位于待处理基底200第一表面201的器件结构211;位于待处理基底200第一表面201的介质层212,所述介质层212覆盖所述器件结构211;位于所述介质层212内的电互连结构213,所述电互连结构213与所述器件结构211、待处理基底200电连接。
其中,所述器件结构211包括MEMS器件结构,例如MEMS压力传感器结构;在其它实施例中,所述器件结构还能够为用于构成背照式图像传感器的器件结构,或者为晶体管栅极结构、电阻结构、电容结构、电感结构、熔丝结构等。所述电互连结构包括位于器件结构211表面或待处理基底200表面的导电插塞、以及位于所述导电插塞顶部的互连线;所述导电插塞和互连线的材料为金属,所述金属包括铜、钨、铝中的一种或多种,此外,所述金属还能够包括钛、钽、氮化钛、氮化钽中的一种或多种。所述介质层212用于电隔离所述器件结构211和电互连结构213,所述介质层的材料包括氧化硅、氮化硅、氮氧化硅、低K介质材料、超低K介质材料中的一种或多种。
在本实施例中,所述器件层210的表面为电互连结构213的表面和介质层212的表面,后续形成的保护膜203粘附于所述电互连结构213和介质层212的表面。
由于在形成MEMS器件、背照式图像传感器或在所述待处理基底200内形成硅通孔结构时,需要在待处理基底200的第一表面201形成器件层210之后,对所述待处理基底200的第二表面202进行后续工艺,例如对所述第二表面202进行抛光、刻蚀或沉积等工艺。为了能够对第二表面202进行后续工艺,需要将形成于所述待处理基底200第一表面201的器件层210置于后续工艺设备内的基座上,而为了避免所述器件层210与所述基座发生摩擦而受到损伤,需要在对所述第二表面202进行后续工艺之前,在所述器件层210表面形成保护膜。
请参考图5,在所述器件层210表面形成保护膜203,所述保护膜203与所述器件层210之间具有第一粘合力。
所述保护膜203的材料为具有粘性的聚合物材料,所述保护膜包括UV膜、蓝膜或白膜。在本实施例中,所述保护膜为蓝膜。所述保护膜203通过贴膜工艺形成于器件层210表面,而所述贴膜工艺通过贴膜机实施。具体的,将所述待处理基底200置于贴膜机内,且所述待处理基底200的第二表面202与贴膜机的基座相接触;所述待处理基底200第一表面201的器件层210上方具有压合装置,所述压合装置表面粘附有保护膜203,所述保护膜203的大小和形状与所述待处理基底200的大小和形状相同;通过所述压合装置向所述器件层210表面按压,使得所述保护膜203粘附于所述器件层210表面;在粘附所述保护膜203之后,移除所述压合装置。
在另一实施例中,所述保护膜203通过旋涂或喷涂工艺形成于所述器件层210表面,采用旋涂或喷涂工艺形成的保护膜203流动性和延展性较好,能够更紧密地与器件层210表面贴合。
由于所述保护膜203的材料为具有粘性的聚合物材料,所述保护膜203通过所述粘附性贴合于器件层表面,因此,当后续完成对所述待处理基底200的第二表面202的翻面工艺之后,在剥离所述保护膜203时,难以避免地会在器件层210表面残留部分保护膜材料,对器件层201造成污染,影响器件层201的性能,本实施例中,对介质层212和电互连结构213的性能造成损害。因此,在本实施例中,需要在对所述待处理基底200的第二表面202进行翻面工艺之前,需要对所述保护膜203进行表面处理,以保证所述保护膜203的材料不会残留于器件层210表面。
请参考图6,对所述保护膜203进行热处理。
为了保证所述保护膜203在经过后续的表面处理工艺之后,仍旧能够在后续的翻面工艺中对器件层210具有足够的保护能力,并且避免后续的表面处理工艺对器件层210表面造成损伤,本实施例中,在进行所述表面处理工艺之前,对所述保护膜203进行热处理,使所述保护膜203的硬度增大,以提高所述保护膜203的机械强度。
所述热处理工艺在真空环境下进行,温度为100摄氏度~120摄氏度。本实施例中,所述保护膜203的材料为聚合物材料,为了使所述保护膜203能够与器件层210表面充分贴合,所述聚合物材料具有良好的柔韧性和延展性,相应的所述聚合物材料密度和硬度较低,因此需要通过热处理方式使所述保护膜203固化,使所述聚合物材料中的高分子团聚更为紧密,则使得所述保护膜203的硬度提高。
请参考图7,对所述保护膜203进行表面处理,在所述保护膜203内形成若干凹陷230,使所述保护膜203表面的粗糙度提高。
所述表面处理工艺用于使所述保护膜203的表面粗糙,从而使得所述保护膜203的表面即增大,当后续以去膜工艺去除所述保护膜时,所述去膜工艺的粘性材料膜与保护膜203之间的接触面积增大,由于所述保护膜203的材料具有粘性,所述保护膜203与所述去膜工艺的粘性材料膜之间具有粘合力,所述保护膜203与所述器件层210之间与具有粘合力。由于所述保护膜203与后续的去膜工艺的粘性材料膜之间接触面积增大,使得所述保护膜203与所述粘性材料膜之间的粘合力大于保护膜203与器件层210之间的粘合力,当以所述粘性材料膜自器件层210表面剥离所述保护膜203时,使得所述保护膜203更易去除,能够避免所述保护膜203的材料残留于所述器件层210表面,从而在去膜工艺之后,所述器件层210表面能够保持洁净,以此保证器件层210内形成的芯片电路性能稳定,可靠性提高。
本实施例中,所述表面处理工艺包括:采用处理气体的等离子体对所述保护膜进行轰击;所述处理气体为惰性气体、氢气或氮气中的一种或多种;其中,所述惰性气体为氩气、氦气、氖气中的一种或多种。
具体的,所述表面处理工艺包括:提供处理气体;通过电离使所述处理气体等离子体化,产生处理气体的等离子体;给予所述等离子体以轰击能量,并使等离子体在偏置电场的作用下向所述保护膜表面进行轰击。
所述表面处理的工艺参数包括:所述处理气体的流量为20准毫升/分钟~100标准毫升/分钟,压力为50毫托~80毫托,功率为300瓦~800瓦。
在本实施例中,所述保护膜203内形成的凹陷230由所述处理气体的等离子体轰击形成,而且,所述凹陷230并未暴露出器件层210表面,经过所述表面处理工艺之后,所述器件层210仍旧由保护膜203完全覆盖,使得所述保护膜203在后续对第二表面202进行翻面工艺时,对器件层210具有足够的保护能力。而且,通过控制所述处理气体的等离子体分布密度,能够控制所述等离子体轰击保护膜203而形成的凹陷230密度。
在另一实施例中,请参考图8,所述表面处理工艺使所述保护膜203(如图6所示)内的凹陷230暴露出待处理基底200表面,使所述保护膜203呈若干分立保护层231。
由于所述表面处理工艺使所述保护膜230形成若干分立的保护层231,所形成的保护层231与器件层210之间的接触面积减少,则所述器件层210与保护层231之间的粘合力减弱;同时,后续的去膜工艺的粘性材料膜与所述保护层231的顶部表面和侧壁表面相接触,因此,所述粘性材料膜与保护层231之间的粘合力较大。因此,所述保护层231更易通过去胶工艺自器件层210表面剥离,而且难以在器件层210表面材料保护层231的材料,保证了后续去膜工艺之后,器件层210表面洁净。
请参考图9,在对所述保护膜203进行表面处理之后,对所述待处理基底200的第二表面202进行翻面工艺。
所述翻面工艺用于对待处理基底200的第二表面202进行后续的工艺制程,以完成半导体器件或芯片电路的制作。所述翻面工艺能够在所述待处理基底200的第二表面202上形成半导体结构、在所述待处理基底200内形成开口、或者对所述待处理基底200的第二表面进行减薄。
具体的,所述翻面工艺包括:翻转所述待处理基底200,将所述待处理基底200形成有保护膜203的第一表面201置于工艺腔室内的基座上,并暴露出待处理基底200的第二表面;对所述待处理基底2000的第二表面202进行光刻、刻蚀、沉积或抛光等工艺,以完成对所述第二表面202的工艺制程。在本实施例中,所述翻面工艺对所述待处理基底200的第二表面202进行刻蚀,在所述待处理基底200的第二表面200内形成若干开口。
请参考图10,在进行所述翻面工艺之后,采用去膜工艺从器件层210表面剥离所述保护膜203(如图9所示)。
在完成对待处理基底200的第二表面202的工艺制程之后,需要去除所述保护膜203,以对所述待处理基底200进行切片工艺,使所述待处理基底200形成若干独立的芯片。
所述去膜工艺包括:采用粘性材料膜粘贴于所述保护膜203表面,所述粘性材料膜与所述保护膜之间具有第二粘合力,所述第二粘合力大于第一粘合力;通过移除所述粘性材料膜,将所述保护膜203自器件层210表面剥离。
所述去膜工艺通过去膜机实施,所述去膜机内具有用于放置待处理基底200的基座,以及位于所述基座上方的去膜装置,所述去膜装置的表面具有粘性材料膜,所述粘性材料膜能够粘结器件层210表面的保护膜203。具体的,所述粘性材料膜的表面具有粘性,使所述粘性材料膜能够与所述保护膜203相粘合,以此剥离将所述保护膜203。
在一实施例中,所述去膜装置为圆柱结构,所述圆柱结构表面具有粘性材料膜,且所述圆柱结构能够绕其中心轴线转动。将所述圆柱结构的外表面按压与所述保护膜203表面,能够使保护膜203粘附于圆柱结构表面的粘性材料膜上,通过在所述保护膜203表面转动所述圆柱结构,能够使保护膜粘附于所述圆柱结构外表面,以此剥离所述保护膜203。
在本实施例中,由于通过表面处理工艺使保护膜203表面粗糙,使得所述保护膜203的表面积增大,使得去膜装置上的粘性材料膜与所述保护膜203之间的接触面积较大,则所述粘性材料膜与所述保护膜203之间的粘合力增大,使得所述保护膜203与所述粘性材料膜之间的第二粘合力大于所述保护膜203与器件层210之间的第一粘合力,当移除所述粘性材料膜时,所述保护膜203与所述粘性材料膜之间的粘合更为紧密,因此能够完全自器件层210表面剥离所述保护膜203,并保持所述器件层210表面洁净。
具体请参考图11,图11是本实施例去除所述保护膜203(如图9所示)之后,对基底200的第一表面210进行检测的检测结果局部放大示意图,由图11可知,在本实施例去除所述保护膜203之后,所述电互连结构213的表面和介质层212的表面不具有保护膜203材料的残留,所述器件层210表面洁净。
本实施例中,在器件层表面形成保护膜,所述保护膜用于在后续对基底的第二表面进行翻面工艺时,保护形成于基底第一表面的器件层,而所述保护膜需要在对基底第二表面进行翻面工艺之后被去除。为了避免在去除所述保护膜时,在基底的第二表面残余保护膜材料,在去除保护膜之前,对所述保护膜进行表面处理,使所述保护膜的表面粗糙,即增加了所述保护膜的表面积。在采用去膜工艺剥离所述保护膜时,由于所述保护膜的表面积增加,使得所述去膜工艺的粘性材料膜与保护膜之间的粘合力增强,则所述去膜工艺的粘性材料膜与保护膜之间的第二粘合力大于保护膜与器件层之间的第一粘合力,从而使得去膜工艺从器件层表面剥离保护膜时,避免了在器件层表面残留部分保护膜材料,使得去除保护膜更为衬底。因此,使得形成于晶圆第一表面的器件层性能更稳定、可靠性提高。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (15)

1.一种晶圆的处理方法,其特征在于,包括:
提供待处理基底,所述待处理基底具有第一表面、以及与第一表面相对的第二表面,所述待处理基底的第一表面具有器件层;
在所述器件层表面形成保护膜,所述保护膜与所述器件层之间具有第一粘合力;
对所述保护膜进行表面处理,在所述保护膜内形成若干凹陷,使所述保护膜表面的粗糙度提高;
在对所述保护膜进行表面处理之后,对所述待处理基底的第二表面进行翻面工艺;
在进行所述翻面工艺之后,采用去膜工艺从器件层表面剥离所述保护膜,所述去膜工艺包括:
采用粘性材料膜粘贴于所述保护膜表面,所述粘性材料膜与所述保护膜之间具有第二粘合力,所述第二粘合力大于第一粘合力;
通过移除所述粘性材料膜,将所述保护膜自器件层表面剥离。
2.如权利要求1所述的晶圆的处理方法,其特征在于,所述表面处理工艺包括:采用处理气体的等离子体对所述保护膜进行轰击。
3.如权利要求2所述的晶圆的处理方法,其特征在于,所述处理气体为惰性气体、氢气或氮气中的一种或多种。
4.如权利要求3所述的晶圆的处理方法,其特征在于,所述惰性气体为氩气、氦气、氖气中的一种或多种。
5.如权利要求2所述的晶圆的处理方法,其特征在于,所述表面处理的工艺参数包括:所述处理气体的流量为20准毫升/分钟~100标准毫升/分钟,压力为50毫托~80毫托,功率为300瓦~800瓦。
6.如权利要求1所述的晶圆的处理方法,其特征在于,所述表面处理工艺使所述保护膜内的凹陷暴露出待处理基底表面,使所述保护膜呈若干分立保护层。
7.如权利要求1所述的晶圆的处理方法,其特征在于,还包括:在所述表面处理工艺之前,对所述保护膜进行热处理。
8.如权利要求7所述的晶圆的处理方法,其特征在于,所述热处理工艺的温度为100摄氏度~120摄氏度。
9.如权利要求1所述的晶圆的处理方法,其特征在于,所述保护膜的材料为具有粘性的聚合物材料。
10.如权利要求9所述的晶圆的处理方法,其特征在于,所述保护膜为蓝膜。
11.如权利要求9所述的晶圆的处理方法,其特征在于,所述保护膜的形成工艺包括贴膜工艺。
12.如权利要求1所述的晶圆的处理方法,其特征在于,所述粘性材料膜的表面具有粘性,使所述粘性材料膜与所述保护膜相粘合。
13.如权利要求1所述的晶圆的处理方法,其特征在于,所述器件层包括:位于待处理基底第一表面的器件结构;位于待处理基底第一表面的介质层,所述介质层覆盖所述器件结构;位于所述介质层内的电互连结构,所述电互连结构与所述器件结构、待处理基底电连接。
14.如权利要求13所述的晶圆的处理方法,其特征在于,所述器件结构包括MEMS器件结构。
15.如权利要求1所述的晶圆的处理方法,其特征在于,所述翻面工艺包括:在所述待处理基底的第二表面上、或所述待处理基底内部形成半导体结构。
CN201410294602.2A 2014-06-26 2014-06-26 晶圆的处理方法 Active CN105448643B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410294602.2A CN105448643B (zh) 2014-06-26 2014-06-26 晶圆的处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410294602.2A CN105448643B (zh) 2014-06-26 2014-06-26 晶圆的处理方法

Publications (2)

Publication Number Publication Date
CN105448643A true CN105448643A (zh) 2016-03-30
CN105448643B CN105448643B (zh) 2018-09-07

Family

ID=55558714

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410294602.2A Active CN105448643B (zh) 2014-06-26 2014-06-26 晶圆的处理方法

Country Status (1)

Country Link
CN (1) CN105448643B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1541406A (zh) * 2001-04-13 2004-10-27 原子能委员会 具有受控机械强度的可拆除基片及其生产方法
JP2009049277A (ja) * 2007-08-22 2009-03-05 Disco Abrasive Syst Ltd 金属膜被覆方法
JP2010036578A (ja) * 2008-07-07 2010-02-18 Yupo Corp 剥離性フィルムおよびそれを用いた粘着テープまたは粘着ラベル
CN101927454A (zh) * 2009-06-23 2010-12-29 日月光半导体制造股份有限公司 晶圆研磨方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1541406A (zh) * 2001-04-13 2004-10-27 原子能委员会 具有受控机械强度的可拆除基片及其生产方法
JP2009049277A (ja) * 2007-08-22 2009-03-05 Disco Abrasive Syst Ltd 金属膜被覆方法
JP2010036578A (ja) * 2008-07-07 2010-02-18 Yupo Corp 剥離性フィルムおよびそれを用いた粘着テープまたは粘着ラベル
CN101927454A (zh) * 2009-06-23 2010-12-29 日月光半导体制造股份有限公司 晶圆研磨方法

Also Published As

Publication number Publication date
CN105448643B (zh) 2018-09-07

Similar Documents

Publication Publication Date Title
CN102163559B (zh) 堆叠装置的制造方法及装置晶片处理方法
KR101145074B1 (ko) 반도체 기판의 제조 방법 및 이를 이용한 반도체 장치의 제조 방법
KR101905788B1 (ko) 절연체-위-반도체 형 기판의 마무리 방법
KR100873782B1 (ko) 반도체 장치 및 그 제조 방법
US11450582B2 (en) Wafer-level package structure
JP2015018967A (ja) 半導体装置の製造方法および支持基板付きウェハ
US10784229B2 (en) Wafer level package structure and wafer level packaging method
US11361969B2 (en) Device substrate with high thermal conductivity and method of manufacturing the same
JP2014146793A (ja) 基板加工方法
KR101722401B1 (ko) 접합 웨이퍼의 제조 방법
CN110875192A (zh) 晶圆级封装方法及封装结构
US9358765B2 (en) Method for coating and bonding substrates
CN107180789A (zh) 元件芯片及其制造方法
CN107180754A (zh) 等离子体处理方法
CN105448643A (zh) 晶圆的处理方法
CN110875205B (zh) 晶圆级封装方法及封装结构
CN110875199B (zh) 晶圆级封装方法及封装结构
CN110875207B (zh) 晶圆级封装方法及封装结构
CN105280541A (zh) 一种用于超薄半导体圆片的临时键合方法及去键合方法
CN110875193B (zh) 晶圆级封装方法及封装结构
US20200243386A1 (en) Method for fabricating semiconductor device
CN108022835A (zh) 半导体装置的制造方法
KR20120078970A (ko) 비아 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant