CN105446938A - 包括可重构的缩放器的应用处理器及包括该处理器的装置 - Google Patents

包括可重构的缩放器的应用处理器及包括该处理器的装置 Download PDF

Info

Publication number
CN105446938A
CN105446938A CN201510593738.8A CN201510593738A CN105446938A CN 105446938 A CN105446938 A CN 105446938A CN 201510593738 A CN201510593738 A CN 201510593738A CN 105446938 A CN105446938 A CN 105446938A
Authority
CN
China
Prior art keywords
pixel
coefficient
coefficient calculator
circuit
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510593738.8A
Other languages
English (en)
Other versions
CN105446938B (zh
Inventor
尹晟瞮
梁汉娜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN105446938A publication Critical patent/CN105446938A/zh
Application granted granted Critical
Publication of CN105446938B publication Critical patent/CN105446938B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformation in the plane of the image
    • G06T3/40—Scaling the whole image or part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005—Adapting incoming signals to the display format of the display terminal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2200/00—Indexing scheme for image data processing or generation, in general
    • G06T2200/28—Indexing scheme for image data processing or generation, in general involving image processing hardware
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Image Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Hardware Redundancy (AREA)
  • Human Computer Interaction (AREA)

Abstract

提供了包括可重构的缩放器的应用处理器及包括该处理器的装置。应用处理器包括可重构的硬件缩放器，其中，可重构的硬件缩放器包括被配置成分别执行不同的缩放技术的专用电路以及被配置成被专用电路共享的共享电路。不同的缩放技术中的一种缩放技术通过专用电路中的一个和共享电路执行。

Description

包括可重构的缩放器的应用处理器及包括该处理器的装置
本申请要求于2014年9月22日提交的第10-2014-0125793号韩国专利申请的优先权，通过引用将上述韩国专利申请的公开内容全部包含于此。
技术领域
所公开主题的实施例涉及一种集成电路(IC)，更具体地说，涉及包括可重构的硬件缩放器(hardwarescaler)的应用处理器以及包括该应用处理器的装置。
背景技术
通常，移动通信装置的高清显示器(例如，可以显示诸如2160p、4320p等的超高清(UHD)图像的显示器)由移动应用处理器(AP)支持。移动AP常常被配置成整体或部分地处理高清图像。
通常，移动AP包括被配置成将图像或视频信号从一个显示分辨率转换到另一个显示分辨率的缩放器。随着期望的分辨率的增大(例如，从标清到超高清或以上)，与缩放器相关的缩放比(scaleratio)增大。随着缩放比的增大，通常产生的缩放图像的质量提高。
一般来说，一旦包括(被设计成执行特定缩放技术的)缩放器的集成电路被制造出来，就不能够改变缩放器和被缩放器用来处理图像的技术。因此，硬件缩放器在IC初期制造之后不能具有开发新的缩放技术的优势。
发明内容
根据所公开主题的一些实施例，提供了一种包括可重构的硬件缩放器的应用处理器。可重构的硬件缩放器包括被配置成分别执行不同的缩放技术的多个专用电路以及被配置成被多个专用电路共享的共享电路。不同的缩放技术中的一种可以通过多个专用电路中的一个和共享电路来执行。
每个专用电路可以包括第一系数计算器，每个第一系数计算器被配置成产生对应于不同的缩放技术中的一种的系数。共享电路可以包括被配置成使用第一系数垂直地缩放第一像素并输出已垂直缩放的像素的第一计算电路，所述第一系数由从第一系数计算器之中选择的第一系数计算器产生。每个专用电路还可以包括第二系数计算器，每个第二系数计算器被配置成产生对应于不同的缩放技术中的一种的系数。共享电路还可以包括被配置成使用第二系数水平地缩放已垂直缩放的像素并输出已水平缩放的像素的第二计算电路，所述第二系数由从第二系数计算器之中选择的第二系数计算器产生。
共享电路还可以包括分析器，所述分析器被配置成分析与第一像素相关的第二像素的图案，并且根据分析结果而产生用于选择第一系数计算器和第二系数计算器的选择信号。第二像素可以是对应于行的像素或对应于行的像素中的一些像素。
应用处理器还可以包括被配置成存储与将被分析的像素的数量相关的数据的数据存储装置。共享电路还可以包括被配置成存储对应于行的第一像素的行存储器。分析器可以基于所述数据选择存储在行存储器中的第一像素或第一像素中的一些作为第二像素，分析第二像素的图案，根据分析结果产生选择信号。
应用处理器还可以包括被配置成存储与可重构的硬件缩放器中可以使用的缩放技术的类型相关的数据的数据存储装置。分析器可以读取数据，并且基于所述数据和分析结果产生用于对第一系数计算器和第二系数计算器进行选择的选择信号。应用处理器还可以包括被配置成产生垂直缩放系数和水平缩放系数的中央处理单元(CPU)以及被配置成存储由CPU产生的垂直缩放系数和水平缩放系数的数据存储装置。
第一计算电路可以使用垂直缩放系数而不是第一系数来垂直地缩放第一像素，并输出已垂直缩放的像素。第二计算电路可以使用水平缩放系数而不是第二系数来水平地缩放已垂直缩放的像素，并输出已水平缩放的像素。第一像素的数量可以不同于第一系数的数量，已垂直缩放的像素的数量可以不同于第二系数的数量。
根据所公开主题的其他实施例，提供了一种包括被配置成存储包括第一像素的图像的存储器和连接到存储器的应用处理器的片上系统。应用处理器包括被配置成从存储器读取第一像素的DMA控制器以及可重构的硬件缩放器。
可重构的硬件缩放器可以包括被配置成分别执行不同的缩放技术的多个专用电路以及被配置成被多个专用电路所共享的共享电路。不同的缩放技术中的一种缩放技术可以由多个专用电路中的一个和共享电路执行。
每个专用电路可以包括第一系数计算器，每个第一系数计算器被配置成产生对应于不同的缩放技术中的一种的系数。共享电路可以包括被配置成使用第一系数垂直地缩放第一像素并输出已垂直缩放的像素的第一计算电路，所述第一系数由从第一系数计算器之中选择的第一系数计算器产生。每个专用电路还可以包括第二系数计算器，其中，每个第二系数计算器被配置成产生对应于不同的缩放技术中的一种的系数。共享电路还可以包括被配置成使用第二系数水平地缩放已垂直缩放的像素并输出已水平缩放的像素的第二计算电路，所述第二系数由从第二系数计算器之中选择的第二系数计算器产生。
根据所公开主题的另外的实施例，提供了包括片上系统和显示器的数据处理系统。片上系统包括被配置成存储包括第一像素的图像的存储器以及连接到存储器的应用处理器。应用处理器包括被配置成从存储器读取第一像素的DMA控制器以及可重构的硬件缩放器。
可重构的硬件缩放器包括被配置成分别执行不同的缩放技术的多个专用电路以及被配置成被多个专用电路所共享的共享电路。不同的缩放技术中的一种可以由多个专用电路中的一个和共享电路执行。
每个专用电路可以包括第一系数计算器，其中，每个第一系数计算器被配置成产生对应于不同的缩放技术中的一种的系数。共享电路可以包括第一计算电路，第一计算电路被配置成使用第一系数垂直地缩放第一像素并输出已垂直缩放的像素，所述第一系数由从第一系数计算器之中选择的第一系数计算器产生。
每个专用电路还可以包括第二系数计算器，其中，每个第二系数计算器被配置成产生对应于不同的缩放技术中的一种的系数。共享电路还可以包括被配置成使用第二系数水平地缩放已垂直缩放的像素并输出已水平缩放的像素的第二计算电路，所述第二系数由从第二系数计算器之中选择的第二系数计算器产生。
附图说明
通过参照附图详细描述所公开主题的示例性实施例，所公开主题的上述和其他特征和优势将变得更加明显，在附图中：
图1是根据所公开主题的一些实施例的数据处理系统的示意性框图；
图2是根据所公开主题的一些实施例的硬件标定器和数据存储装置的框图；
图3是存储在图2中示出的第一数据存储装置中的数据的实施例的示图；
图4是存储在图2中示出的第二数据存储装置中的数据的实施例的示图；
图5是根据所公开主题的一些实施例的存储在图2中示出的行存储器中的图像的实施例的示图；
图6是在图2中示出的垂直缩放器和水平缩放器的实施例的详细框图；
图7是在图6中示出的计算电路的实施例的概念图；
图8是根据所公开主题的一些实施例的由图6中示出的系数计算器产生的系数的实施例的示图；
图9是根据所公开主题的一些实施例的数据处理系统的操作的实施例的流程图；
图10是根据所公开主题的其他实施例的硬件缩放器和数据存储装置的实施例的框图；
图11是存储在图10中示出的第三数据存储装置中的数据的实施例的示图；
图12是根据所公开主题的另外其他实施例的硬件缩放器和数据存储装置的实施例的框图；
图13是在图12中示出的垂直缩放器和水平缩放器的实施例的详细框图；
图14是根据所公开主题的另外实施例的硬件缩放器和数据存储装置的实施例的框图；
图15是在图14中示出的垂直缩放器和水平缩放器的实施例的详细框图。
具体实施方式
现在将在下文中参照附图更充分地描述所公开的主题，在附图中示出了本发明的实施例。然而，该发明可以以许多不同形式来实施并且不应被解释为受限于这里阐述的实施例。相反，这些实施例被提供为使得该公开将是彻底的和完整的，并将向本领域的技术人员充分传达发明的范围。在附图中，为了清晰起见，会夸大层和区域的尺寸和相对尺寸。同样的附图标号始终指示同样的元件。
将理解的是，当元件被称为“连接”或“结合”到另一元件时，该元件可以直接连接或直接结合到所述另一元件，或者可以存在中间元件。相反，当元件被称为“直接连接”或“直接结合”到另一元件时，不存在中间元件。如在这里使用的，术语“和/或”包括一个或更多个相关所列项的任意组合和所有组合，并可以缩写成“/”。
将理解的是，虽然这里可以使用术语第一、第二等来描述各种元件，但是这些元件不应该受这些术语限制。这些术语仅用来将一个元件与其他元件区分开。例如，在不脱离本公开的教导的情况下，第一信号可以被命名为第二信号，相似地，第二信号可以被命名为第一信号。
这里使用的术语仅是出于描述特定实施例的目的，而不意图限制发明。如这里所使用的，除非上下文另外明确指出，否则单数形式“一个(种)”和“所述(该)”也意图包括复数形式。还将理解的是，当在本说明书中使用术语“包含”和/或“包括”时，说明存在所述特征、区域、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或更多个其他特征、区域、整体、步骤、操作、元件、组件和/或它们的组。
除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与该发明所属领域的普通技术人员所通常理解的意思相同的意思。还将理解的是，除非这里明确这样定义，否则术语(例如，在通用的字典中定义的术语)应该被解释为具有与相关领域和/或本申请的上下文中它们的意思一致的意思，而将不以理想的或过于形式化的含义来解释。
图1是根据所公开主题的一些实施例的数据处理系统100的示意性框图。参照图1，数据处理系统100可以包括主机200、存储器300、显示器410和相机500。例如，存储器300和/或相机500可以用作将被缩放器140处理的图像的来源。
数据处理系统100可以包括个人计算机(PC)、台式计算机、膝上型计算机、工作站计算机或便携式计算装置。便携式计算装置可以是蜂窝电话、智能手机、平板PC、个人数字助理(PDA)、企业数字助理(EDA)、数字照相机、数字摄像机、便携式多媒体播放器(PMP)、多媒体装置、个人导航装置或便携式导航装置(PND)、手持式游戏控制台、移动互联网装置(MID)、可穿戴装置(或可穿戴计算机)、物联网(IoT)装置、万物互联(IoE)装置、无人驾驶飞机或者电子书。理解的是，以上仅仅是一些举例说明的示例，所公开的主题不限于此。
主机200可以在集成电路(IC)、主板、片上系统(SoC)、应用处理器(AP)或移动AP中实现。当主机200在SoC中实现时，主机200和存储器300可以集成到SoC中。在举例说明的实施例中，主机200可以被实现为AP或移动AP。
主机200可以包括中央处理单元(CPU)110、直接存储器存取(DMA)控制器120、数据存储装置130、缩放器140、显示控制器150、相机接口160和/或用户接口170中的一个或更多个。主机200也可以包括可以接收从其他装置传送的图像和/或视频的调制解调器或网络接口(未示出)。在这样的实施例中，从调制解调器或网络接口输出的图像可以通过存储器300被传送到缩放器140，可以直接被传送到缩放器140或通过其他路径被传送到缩放器140。
CPU110可以通过至少一个总线101和/或至少一个直接通信路径来控制组件120、130、140、150、160和170。DMA控制器120可以根据CPU110的控制来读取或获取将被缩放器140处理的图像。在一些实施例中，DMA控制器120可以允许缩放器140独立于CPU110访问存储器300。
CPU110可以在数据存储装置130中存储用于缩放器140的操作的数据。数据存储装置130可以包括诸如特定功能寄存器(SFR)、触发器、静态随机存取存储器(SRAM)等的寄存器。例如，CPU110可以基于通过用户接口170传送的用户数据(或用户输入)在数据存储装置130中存储用于缩放器140的操作的数据。
缩放器140可以包括根据将被处理的像素的图案来支持多种不同的缩放技术或方案中的一种的可重构的硬件缩放器。在举例说明的实施例中，图像(或图像数据、静止图像数据、移动图像数据、立体数据等)中包括的像素可以包括呈RGB数据格式、YUV数据格式或YCbCr数据格式的数据。理解的是，上面仅仅是所公开的主题不限于其的几个举例说明的示例。
在各个实施例中，缩放器140(是动态可重构的以支持多种不同的缩放技术中的一种)可以利用多种不同的缩放技术中的一种垂直地和/或水平地缩放像素。缩放器140可以输出垂直地和/或水平地缩放的像素。因此，可重构的缩放器140可以包括共同地执行不同的缩放技术中的每种缩放技术的共享电路和/或专有地执行各种缩放技术中的每种缩放技术的一个或更多个专用电路。
显示控制器150可以向显示器410传送对应于已缩放的像素的图像。显示控制器150也可以向显示器410传送经相机接口160处理的图像。相机接口160可以从相机500接收数据并处理数据。例如，相机接口160可以使用相机串行接口(CSI)接收数据。理解的是，上面仅仅是一个举例说明的实施例，所公开的主题不限于此。
用户接口170可以处理从用户输入装置420接收到的用户数据(或用户输入)，并可以向总线101传送处理后的数据。在一些实施例中，用户输入装置420可以作为例如触摸屏面板或声音识别装置来实现。理解的是，上面仅仅是几个举例说明的示例，所公开的主题不限于此。
存储器300可以包括易失性存储器、非易失性存储器或它们的组合。易失性存储器可以包括随机存取存储器(RAM)、动态RAM(DRAM)或静态RAM(SRAM)。非易失性存储器可以包括电可擦可编程只读存储器(EEPROM)、闪存、磁性RAM(MRAM)、自旋转移力矩MRAM、铁电RAM(FeRAM)、相变RAM(PRAM)或电阻式RAM(RRAM)。存储器300可以被实现为硬盘驱动(HDD)、智能卡、安全数字(SD)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、完美页面NAND(perfectpageNAND,PPN)、通用闪存(UFS)、固态驱动(SSD)或嵌入式SSD(eSSD)。理解的是，上面仅仅是一些举例说明的示例，所公开的主题不限于此。
显示器410可以在显示控制器150的控制下显示图像。显示器410可以包括平板显示器，例如，薄膜晶体管-液晶显示器(TFT-LCD)、发光二极管(LED)显示器、有机LED(OLED)显示器、有源矩阵OLED(AMOLED)显示器、柔性显示器或透明显示器。理解的是，上面仅仅是几个举例说明的示例，所公开的主题不限于此。
在各个实施例中，相机500可以作为包括互补金属-氧化物半导体(CMOS)图像传感器的相机模块来实现。理解的是，上面仅仅是一个举例说明的示例，所公开的主题不限于此。
图2是根据所公开主题的一些实施例的硬件缩放器140A和数据存储装置130A的框图。
参照图2，硬件缩放器140A可以包括垂直缩放器141A、行存储器143、分析器145A和水平缩放器147A。为了便于描述，在图2中与硬件缩放器140A一起示出了CPU110A、DMA控制器120和存储器300。CPU110A是图1中示出的CPU110的示例，数据存储装置130A是图1中示出的数据存储装置130的示例，硬件缩放器140A是图1中示出的缩放器140的示例。
在各个实施例中，垂直缩放器141A的一部分可以用作共享电路，垂直缩放器141A的剩余部分可以用作专用电路。在一些实施例中，行存储器143和分析器145A可以用作共享电路。
数据存储装置130A可以包括第一数据存储装置130-1和第二数据存储装置130-2。第一数据存储装置130-1可以作为第一SFR(或SFR1)130-1来实现，第二数据存储装置130-2可以作为第二SFR(或SFR2)130-2来实现。理解的是，上面仅仅是一个举例说明的示例，所公开的主题不限于此。
CPU110A可以在第一SFR130-1中存储有关多种缩放技术(或多类缩放技术)的数据，其中，所述多种缩放技术(或多类缩放技术)会被硬件缩放器140A使用。另外，CPU110可以在第二SFR130-2中存储指示是否采用缩放器140A或者缩放器140A是在自适应变化模式下操作还是在无变化模式下操作的数据。在各个其他实施例中，CPU110A可以通过其他存储介质存储数据。
图3是存储在图2中示出的第一SFR130-1中的数据的示图。图4是存储在图2中示出的第二SFR130-2中的数据的示图。例如，当(由图4示出的)第二SFR130-2中通过CPU110A设置的数据为“0”时，分析器145A会输出指令(或指示)缩放器141A和147A使用与(由图3示出的)第一SFR130-1中设置的数据对应的缩放技术的选择信号(SEL)。在各个实施例中，选择信号SEL可以包括一个或更多个信号或比特。
在示出的实施例中，缩放器140A可以被配置成采用四种可能的缩放技术(例如，技术1、技术2、技术3、技术4等)中的一种。CPU110A可以确定采用或使用哪种技术来缩放。CPU110A可以在如图3所示的第一SFR130-1中存储这个确定结果。同样的，CPU110A可以通过第二SFR130-2来指示将采用固定的技术中的一种。
在另一个实施例中，可以采用自适应技术(例如，SFR130-2值为“1”)。下面更加详细地描述这个自适应技术。
图6是在图2中示出的垂直缩放器141A和水平缩放器147A的详细框图。为了便于描述，假设在图3和图4中示出的实施例中，第一SFR130-1中可以存储四种类型的数据，垂直缩放器141A可以包括四个系数计算器141-2至141-5，水平缩放器147A可以包括四个系数计算器147-2至147-5。然而，所公开的主题不受限于可存储在第一SFR130-1中的数据类型、垂直缩放器141A中包括的系数计算器的数量和/或水平缩放器147A中包括的系数计算器的数量。
每对系数计算器141-2和147-2、141-3和147-3、141-4和147-4、141-5和147-5可以用作用于执行相应技术的专用电路。例如，当第一SFR130-1中存储的数据是“00”并且第二SFR130-2中存储的数据是“0”时，缩放器141A和147A使用图6中示出的第一系数计算器(系数计算器1)141-2和147-2产生的系数而垂直地且水平地缩放像素。在这样的实施例中，硬件缩放器140A在单个帧期间使用第一缩放技术垂直地且水平地缩放像素。第一系数计算器141-2和147-2可以形成专用电路以执行第一缩放技术。
在所示的实施例中，当第一SFR130-1中存储的数据是“01”且第二SFR130-2中存储的数据是“0”时，缩放器141A和147A使用图6中示出的第二系数计算器(系数计算器2)141-3和147-3产生的系数而垂直地且水平地缩放像素。在这个实施例中，硬件缩放器140A在单个帧期间使用第二缩放技术垂直地且水平地缩放像素。第二系数计算器141-3和147-3可以形成专用电路以执行第二缩放技术。
在所示的实施例中，当第一SFR130-1中存储的数据是“10”且第二SFR130-2中存储的数据是“0”时，缩放器141A和147A使用图6中示出的第三系数计算器(系数计算器3)141-4和147-4产生的系数而垂直地且水平地缩放像素。在这个实施例中，硬件缩放器140A在单个帧期间使用第三缩放技术垂直地且水平地缩放像素。第三系数计算器141-4和147-4可以形成专用电路以执行第三缩放技术。
在所示的实施例中，当第一SFR130-1中存储的数据是“11”且第二SFR130-2中存储的数据是“0”时，缩放器141A和147A使用图6中示出的第四系数计算器(系数计算器4)141-5和147-5产生的系数而垂直地且水平地缩放像素。在这个实施例中，硬件缩放器140A在单个帧期间使用第四缩放技术垂直地且水平地缩放像素。第四系数计算器141-5和147-5可以形成专用电路以执行第四缩放技术。如上所述，当第二SFR130-2中存储的数据是“0”时，用作共享电路的分析器145A不对行存储器143中存储的像素的图案进行分析。
然而，当第二SFR130-2中存储的数据是“1”时，分析器145A对存储在行存储器143中的像素的图案进行分析并根据分析结果而产生选择信号SEL。例如，当第一SFR130-1中存储的数据是“00”、“01”、“10”和“11”且第二SFR130-2中存储的数据是“1”时，分析器145A对存储在行存储器143中的像素的图案进行分析并根据分析结果而产生选择信号SEL。因此，缩放器141A和147A中的每个基于选择信号SEL而从四个系数计算器141-2至141-5或141-2至141-5之中选择一个。
在下文中，在假定第一SFR130-1中存储的数据等于“00”、“01”、“10”或“11”并且第二SFR130-2中存储的数据是“1”的情况下，将参照图1、图2、图3、图4、图5、图6和图7对数据处理系统100的局部100A的操作进行详细描述。当这里的示例论述2比特或4种技术的SFR130-1时，理解的是，上述仅仅是几个举例说明的示例，所公开的主题不限于此。
参照图2，DMA控制器120可以从存储器300读取图像IM、在内部缓冲器(或存储器)中存储数据IM，并传送将由硬件缩放器140A处理的像素ISP。可选择的是，DMA控制器120可以从存储器300读取图像IM并向硬件缩放器140A传送对应于图像IM的像素ISP。在各个实施例中，DMA控制器120可以向运行中的硬件缩放器140A传送对应于图像IM的像素ISP或当硬件缩放器140A需要时向硬件缩放器140A传送对应于图像IM的像素ISP。
在所示的实施例中，垂直缩放器141A向行存储器143传送像素ISP。在图6所示的一个实施例中，垂直缩放器141A中所包括的第一控制电路141-1A可以向行存储器143传送像素ISP。
行存储器143可以存储对应于多个行的像素。分析器145A基于第一SFR130-1中存储的数据和第二SFR130-2中存储的数据而确定是否对存储在行存储器143中的像素的图案进行分析。
因为根据上述假设第二SFR130-2中存储的数据是“1”，所以分析器145A对存储在行存储器143中的像素的图案进行分析。分析器145A基于分析结果和第一SFR130-1中存储的数据而产生选择信号SEL。
例如，当像素的图案被分析为第一图案并且如果在第一SFR130-1中设定用于第一系数计算器141-2的使用(或惯用)数据时，分析器145A产生指示启用第一系数计算器141-2的选择信号SEL，其中，第一系数计算器141-2执行对应于第一图案的第一缩放技术。
如果像素的图案被分析为不同于第一图案的第二图案，并且当在第一SFR130-1中设定用于第二系数计算器141-3的使用(或惯用)数据时，分析器145A产生指示启用第二系数计算器141-3的选择信号SEL，其中，第二系数计算器141-3执行对应于第二图案的第二缩放技术。
如果像素的图案被分析为不同于第二图案的第三图案，并且当在第一SFR130-1中设定用于第三系数计算器141-4的使用数据时，分析器145A产生指示启用第三系数计算器141-4的选择信号SEL，其中，第三系数计算器141-4执行对应于第三图案的第三缩放技术。
如果像素的图案被分析为不同于第三图案的第四图案，并且当在第一SFR130-1中设定用于第四系数计算器141-5的使用数据时，分析器145A产生指示启用第四系数计算器141-5的选择信号SEL，其中，第四系数计算器141-5执行对应于第四图案的第四缩放技术。
在一些实施例中，如果分析器145A输出指示第一控制电路141-1A以启用第一系数计算器141-2的选择信号SEL，则第一控制电路141-1A从行存储器143读取像素ISP并向第一计算电路141-6A传送像素ISP。在这样的实施例中，电路141-1A和141-6A两者都可以在各种技术之间共同共享。
第一控制电路141-1A向系数计算器141-2至141-5传送使能信号EN1。在一个实施例中，使能信号EN1可以指示仅将启用第一系数计算器141-2。因此，会禁用系数计算器141-3至141-5。启用的第一系数计算器141-2可以产生关于第一缩放技术的系数C1至C8。第一计算电路141-6A接收像素ISP和系数C1至C8，使用系数C1至C8垂直地缩放像素，并向水平缩放器147A传送已垂直缩放的像素VSP。
分析器145A随后可以向第二控制电路147-1A输出选择信号SEL。这个选择信号SEL可以启用第一系数计算器147-2。第二控制电路147-1A可以向第二计算电路147-6A传送已垂直缩放的像素VSP。另外，电路147-1A和147-6A两者都可以用作共享电路。
第二控制电路147-1A向系数计算器147-2至147-5传送使能信号EN2。在示出的实施例中，使能信号EN2可以启用第一系数计算器147-2。因此，在系数计算器147-2至147-5之中，可以仅启用第一系数计算器147-2。在这样的实施例中，第一系数计算器147-2产生关于第一缩放技术的系数C1至C8。第二计算电路147-6A接收已垂直缩放的像素VSP和系数C1至C8，使用系数C1至C8水平地缩放已垂直缩放的像素VSP，并传送被水平地缩放的像素HSP。
图7是图6中示出的第一计算电路141-6A的概念图。假设第一计算电路141-6A是如图7中所示的8抽头滤波器(8-tapfilter)。第一计算电路141-6A包括八个乘法器M1至M8和七个加法器AD1至AD7。图7中示出的第一计算电路141-6A仅是示例，所公开的主题不受这个示例限制。
图8是根据所公开主题的一些实施例的由图6中示出的系数计算器141-2至141-5产生的系数C1至C8的示图。假设：第一系数计算器141-2产生关于第一缩放技术的八个系数C1至C8，第二系数计算器141-3产生关于第二缩放技术的四个系数C1、C3、C5和C7，第三系数计算器141-4产生关于第三缩放技术的四个系数C1至C4，第四系数计算器141-5产生关于第四缩放技术的四个系数C5至C8。另外，假设：第二系数计算器141-3产生默认确定的四个系数C2、C4、C6和C8，第三系数计算器141-4产生默认确定的四个系数C5至C8，第四系数计算器141-5产生默认确定的四个系数C1至C4。理解的是，上面仅是几个举例说明的示例，所公开的主题不限于此。
虽然第二计算电路147-6A的结构和操作可以与第一计算电路141-6A的结构和操作相同或不同，但是出于方便描述的目的，假设第二计算电路147-6A的结构和操作与第一计算电路141-6A的结构和操作基本上相同。
虽然系数计算器147-2的结构和操作可以与对应的系数计算器141-2的结构和操作相同或不同，但是出于方便描述的目的，假设系数计算器147-2的结构和操作与系数计算器141-2的结构和操作基本上相同。虽然系数计算器147-3的结构和操作可以与对应的系数计算器141-3的结构和操作相同或不同，但是出于方便描述的目的，假设系数计算器147-3的结构和操作与系数计算器141-3的结构和操作基本上相同。虽然系数计算器147-4的结构和操作可以与对应的系数计算器141-4的结构和操作相同或不同，但是出于方便描述的目的，假设系数计算器147-4的结构和操作与系数计算器141-4的结构和操作基本上相同。虽然系数计算器147-5的结构和操作可以与对应的系数计算器141-5的结构和操作相同或不同，但是出于方便描述的目的，假设系数计算器147-5的结构和操作与系数计算器141-5的结构和操作基本上相同。
在一些实施例中，控制电路141-1A和147-1A以及计算电路141-6A和147-6A可以被包括在共享电路中。包括在计算电路141-6A和147-6A中的每个的组件M1至M8和AD1至AD7中的至少一些可以根据选择的缩放技术而不被使用。
系数计算器141-2和147-2被包括在用于执行第一缩放技术的第一专用电路中。系数计算器141-3和147-3被包括在用于执行第二缩放技术的第二专用电路中。系数计算器141-4和147-4被包括在用于执行第三缩放技术的第三专用电路中。系数计算器141-5和147-5被包括在用于执行第四缩放技术的第四专用电路中。
在其他实施例中，当分析器145A向第一控制电路141-1A输出指示启用第四系数计算器141-5的选择信号SEL时，第一控制电路141-1A从行存储器143读取像素ISP并向第一计算电路141-6A传送像素ISP。
第一控制电路141-1A向系数计算器141-2至141-5传送使能信号EN1。然而，在这样的实施例中，使能信号EN1指示将启用第四系数计算器141-5。因此，第四系数计算器141-5产生关于第四缩放技术的系数C5至C8。第一计算电路141-6A接收像素ISP和系数C5至C8，使用系数C5至C8垂直地缩放像素ISP，并向水平缩放器147A传送已垂直缩放的像素VSP。
当分析器145A向第二控制电路147-1A输出指示启用第四系数计算器147-5的选择信号SEL时，第二控制电路147-1A向第二计算电路147-6A传送已垂直缩放的像素VSP。
第二控制电路147-1A向系数计算器147-2至147-5传送使能信号EN2。相应地，仅启用第四系数计算器147-5。第四系数计算器147-5产生关于第四缩放技术的系数C5至C8。第二计算电路147-6A接收已垂直缩放的像素VSP和系数C5至C8，使用系数C5至C8水平地缩放已垂直缩放的像素VSP，并传送被水平缩放的像素HSP。
图5是根据所公开主题的一些实施例的存储在图2中所示的行存储器中的图像的示图。出于方便描述图5中所示的像素的图案的目的，假设第五缩放技术是双三次缩放技术(bi-cubicscalingtechnique)，第六缩放技术是多相滤波缩放技术(poly-phasefilteredscalingtechnique)。
双三次缩放技术表现出了对于图形数据的令人满意的性能。然而，双三次缩放技术没有表现出对于视频数据的令人满意的性能，因为它不能令人满意地处理对角部分。多相滤波缩放技术令人满意地处理了对角部分但不能适当地处理边界部分。多相滤波缩放技术表现出对于视频数据的令人满意的性能但是没有表现出对于图形数据的令人满意的性能。
如上所述，不同类型的缩放技术具有不同的优缺点。因此，分析器145A可以分析行存储器143中存储的像素的图案并根据分析结果产生选择信号SEL。
图9是根据所公开主题的一些实施例的数据处理系统100A的操作的流程图。参照图1至图9，在操作S110中，数据处理系统100A中的CPU110A设置在SFR130-1和130-2中的数据。
在操作S112中，分析器145A从SFR130-1和130-2中的每个读取数据并基于第二SFR130-2中存储的数据来确定适应性变化或不变化。在各个实施例中，当如图4中所示第二SFR130-2中存储的数据是“0”时，分析器145A产生与第一SFR130-1中存储的数据对应的选择信号SEL，而不分析行存储器143中存储的像素的图案。
在一些实施例中，当第二SFR130-2中存储的数据是“0”并且第一SFR130-1中存储的数据是“00”时，分析器145A向控制电路141-1A和147-1A传送指示启用系数计算器141-2和147-2的选择信号SEL。控制电路141-1A和147-1A分别产生用于分别启用系数计算器141-2和147-2的使能信号EN1和EN2。
因此，垂直缩放器141A使用由系数计算器141-2产生的系数C1至C8而垂直地缩放像素ISP。换而言之，垂直缩放器141A使用第一缩放技术垂直地缩放像素ISP。
水平缩放器147A使用由系数计算器147-2产生的系数C1至C8水平地缩放已垂直缩放的像素VSP。换而言之，水平缩放器147A使用第一缩放技术水平地缩放已垂直缩放的像素VSP。结果，在操作S114中，硬件缩放器140A使用第一缩放技术垂直地缩放像素ISP并使用第一缩放技术水平地缩放已垂直缩放的像素VSP。
在其他实施例中，当第二SFR130-2中存储的数据是“0”并且第一SFR130-1中存储的数据是“10”时，分析器145A向控制电路141-1A和147-1A传送指示启用系数计算器141-4和147-4的选择信号SEL。控制电路141-1A和147-1A分别产生用于分别启用系数计算器141-4和147-4的使能信号EN1和使能信号EN2。
因此，垂直缩放器141A使用由系数计算器141-4产生的系数C1至C4垂直地缩放像素ISP。换而言之，垂直缩放器141A使用第三缩放技术垂直地缩放像素ISP。
水平缩放器147A使用由系数计算器147-4产生的系数C1至C4水平地缩放已垂直缩放的像素VSP。换而言之，水平缩放器147A使用第三缩放技术水平地缩放已垂直缩放的像素VSP。因此，在操作S114中，硬件缩放器140A使用第三缩放技术垂直地缩放像素ISP并使用第三缩放技术水平地缩放已垂直缩放的像素VSP。
然而，当第二SFR130-2中存储的数据是“1”并且第一SFR130-1中存储的数据是“00”和“01”时，分析器145A在操作S116中分析存储在行存储器143中的像素的图案。当分析的图案是第二图案时，分析器145A在操作S118中基于分析的图案和第一SFR130-1中存储的数据“00”和“01”向控制电路141-1A和147-1A传送指示启用系数计算器141-3和147-3的选择信号SEL。
在操作S120中，控制电路141-1A和147-1A分别产生分别用于启用系数计算器141-3和147-3的信号EN1和EN2。因此，垂直缩放器141A使用由系数计算器141-3产生的系数C1、C3、C5和C7而垂直地缩放像素ISP。换而言之，垂直缩放器141A使用第二缩放技术垂直地缩放像素ISP。
水平缩放器147A使用由系数计算器147-3产生的系数C1、C3、C5和C7水平地缩放已垂直缩放的像素VSP。换而言之，水平缩放器147A使用第二缩放技术水平地缩放已垂直缩放的像素VSP。结果，硬件缩放器140A在操作S122中使用第二缩放技术垂直地缩放像素ISP并且使用第二缩放技术水平地缩放已垂直缩放的像素VSP。
图10是根据所公开主题的其他实施例的硬件缩放器140B和数据存储装置130B的框图。图11是存储在图10中示出的第三数据存储装置130-3中的数据的示图。
参照图10，硬件缩放器140B包括垂直缩放器141A、行存储器143、分析器145B和水平缩放器147A。出于便于描述的目的，在图10中与硬件缩放器140B一起示出了CPU110B、DMA控制器120、数据存储装置130B和存储器300。CPU110B是图1中示出的CPU110的另一个示例，数据存储装置130B是图1中示出的数据存储装置130的另一个示例，硬件缩放器140B是图1中示出的缩放器140的另一个示例。
数据存储装置130B包括第一数据存储装置130-1、第二数据存储装置130-2和第三数据存储装置130-3。第三数据存储装置130-3可以作为第三SFR130-3来实现。
如图11中所示，在一个实施例中在第三SFR130-3中由CPU110B设置的数据可以指示“变化模式”。例如，设置在第三SFR130-3中的数据可以是指将被解析或分析的像素的数量(或尺寸、形状等)。当设置在第三SFR130-3中的数据是“0”时，分析器145B可以分析每个窗口(或由第三SFR130-3中的值限定的部分)中像素的图案，并可以根据分析结果对每个窗口使用缩放技术。窗口可以包括一组m×m个像素，其中，“m”是至少为2的自然数或整数。理解的是，上面仅是一个举例说明的示例，所公开的主题不限于此。
在示出的实施例中，当设置在第三SFR130-3中的数据是“1”时，分析器145B可以以多行为单位分析像素的图案，并且可以根据分析结果基于单位的这些行来改变缩放技术。例如，分析器145B可以分析每N(N是至少为2的自然数，例如，4等)行像素的图案，并可以根据分析结果每N行地改变缩放技术。换而言之，包括在N行中的像素中的一些可以被包括在窗口中。
例如，当图像IM的分辨率是1920×1080，N行中包括的像素的数量是4×1080时，窗口可以包括4×4个像素。因此，当以单位的行来分析像素时，分析器145B分析的像素的数量可以等于行存储器143中存储的像素的数量，或者当每窗口地分析像素时，分析器145B分析的像素的数量可以小于行存储器143中存储的像素的数量。因此，当像素ISP存储在行存储器143中时，将被分析器145B分析的像素的数量可以等于或小于像素ISP的数量。
分析器145B可以确定是否执行自适应变化，并且如果这样，则基于第一SFR130-1中存储的数据、第二SFR130-2中存储的数据和第三SFR130-3中存储的数据确定是对每个窗口还是以行为单位来执行自适应变化。当分析器145B执行自适应变化时，分析器145B可以在每个窗口中或以行为单位来分析像素的图案。
图12是根据所公开主题的另外其他实施例的硬件缩放器140C和数据存储装置130C的框图。图13是在图12中示出的垂直缩放器141B和水平缩放器147B的详细框图。
参照图12，硬件缩放器140C包括垂直缩放器141B、行存储器143、分析器145C和水平缩放器147B。出于方便描述的目的，在图12中与硬件缩放器140C一起示出了CPU110C、DMA控制器120、数据存储装置130C和存储器300。CPU110C是在图1中示出的CPU110的又一个示例，数据存储装置130C是在图1中示出的数据存储装置130的又一个示例，硬件缩放器140C是在图1中示出的缩放器140的又一个示例。
数据存储装置130C包括第一数据存储装置130-1、第二数据存储装置130-2和第四数据存储装置130-4。第四数据存储装置130-4可以作为第四SFR130-4来实现。第四SFR130-4可以存储由CPU110C产生的系数(例如，垂直缩放系数和水平缩放系数)。在示出的实施例中，数据存储装置130C可以仅包括三个总数据存储装置(装置130-1、130-2和130-4等)，但是数据存储装置130-4可以被称为第四数据存储装置，以免使其与图10的第三数据存储装置130-3混淆。
分析器145C可以基于第一SFR130-1中存储的数据和第二SFR130-2中存储的数据来确定是否执行自适应变化和可以支持自适应变化的缩放技术的类型。当分析器145C执行自适应变化时，分析器145C可以对存储在行存储器143中的像素的图案进行分析。
在各个实施例中，第一SFR130-1可以包括指示执行第六缩放技术(例如，多相滤波缩放技术)的数据。在这样的实施例中，垂直缩放器141B和水平缩放器147B响应于选择信号SEL执行第六缩放技术。
参照图3至图5、图7和图8以及图12和图13，当分析器145C分析的图案包括对角部分A1和A2时，分析器145C向控制电路141-1B和147-1B传送选择信号SEL。因此，垂直缩放器141B和水平缩放器147B响应于选择信号SEL而执行第六缩放技术。控制电路141-1B产生用于禁用系数计算器141-2至141-4的信号EN1，控制电路147-1B产生用于禁用系数计算器147-2至147-4的信号EN2。
第一控制电路141-1B响应于选择信号SEL向第一计算电路141-6B传送第四SFR130-4中存储的第一系数(例如，垂直缩放系数)COEF1和像素ISP。第一计算电路141-6B使用第一系数COEF1垂直地缩放像素ISP并且向第二控制电路147-1B传送已垂直缩放的像素VSP。
第二控制电路147-1B响应于选择信号SEL而向第二计算电路147-6B传送第四SFR130-4中存储的第二系数(例如，水平缩放系数)COEF2和已垂直缩放的像素VSP。第二计算电路147-6B使用第二系数COEF2水平地缩放已垂直缩放的像素VSP并且输出已水平缩放的像素HSP。
第一系数COEF1的数量和第二系数COEF2的数量可以彼此相同或彼此不同。第一系数COEF1的数量和像素ISP的数量可以彼此相同或彼此不同。第二系数COEF2的数量和已垂直缩放的像素VSP的数量可以彼此相同或彼此不同。
第一控制电路141-1B可以响应于选择信号SEL产生使能信号EN1。第一控制电路141-1B也可以响应于选择信号SEL向第一计算电路141-6B传送像素ISP，或者可以响应于选择信号SEL向第一计算电路141-6B传送像素ISP和第一系数COEF1。第一计算电路141-6B可以使用经系数计算器141-2至141-4中的一个计算的系数或第一系数COEF1而垂直地缩放像素ISP，并且可以输出已垂直缩放的像素VSP。
第二控制电路147-1B可以响应于选择信号SEL产生使能信号EN2。第二控制电路147-1B也可以响应于选择信号SEL向第二计算电路147-6B传送已垂直缩放的像素VSP，或者可以响应于选择信号SEL向第二计算电路147-6B传送已垂直缩放的像素VSP和第二系数COEF2。第二计算电路147-6B可以使用经系数计算器147-2至147-4中的一个计算出的系数或第二系数COEF2水平地缩放已垂直缩放的像素VSP，并且可以输出已水平缩放的像素HSP。
图14是根据所公开主题的另外的实施例的硬件缩放器140D和数据存储装置130D的框图。图15是在图14中示出的垂直缩放器141C和水平缩放器147C的详细框图。
参照图14，硬件缩放器140D包括垂直缩放器141C、行存储器143、分析器145D和水平缩放器147C。出于方便描述的目的，在图14中与硬件缩放器140D一起示出了CPU110D、DMA控制器120、数据存储装置130D和存储器300。CPU110D是在图1中示出的CPU110的又一个示例，数据存储装置130D是在图1中示出的数据存储装置130的又一个示例，硬件缩放器140D是在图1中示出的缩放器140的又一个示例。
数据存储装置130D包括第一数据存储装置130-1、第二数据存储装置130-2、第三数据存储装置130-3和第四数据存储装置130-4。
缩放器141C和147C中的每个可以使用基于存储在数据存储装置130-1至130-4中的每个中的数据而选择的缩放技术来缩放像素ISP或VSP。
将参照根据图2至图13描述的硬件缩放器140A、140B和140C的结构和操作对图14中示出的硬件缩放器140D的结构和操作进行理解。因此，将省略对硬件缩放器140D的结构和操作的详细描述。控制电路141-1C和147-1C的操作与控制电路141-1A和147-1A的操作基本上相似，计算电路141-6C和147-6C的操作与计算电路141-6A和147-6A的操作基本上相似。
第一控制电路141-1C可以响应于选择信号SEL产生使能信号EN1。第一控制电路141-1C也可以响应于选择信号SEL向第一计算电路141-6C传送像素ISP，或者可以响应于选择信号SEL向第一计算电路141-6C传送像素ISP和第一系数COEF1。第一计算电路141-6C可以使用经系数计算器141-2至141-5中的一个计算出的系数或第一系数COEF1而垂直地缩放像素ISP，并可以输出已垂直缩放的像素VSP。
第二控制电路147-1C可以响应于选择信号SEL产生使能信号EN2。第二控制电路147-1C也可以响应于选择信号SEL向第二计算电路147-6C传送已垂直缩放的像素VSP，或者可以响应于选择信号SEL向第二计算电路147-6C传送已垂直缩放的像素VSP和第二系数COEF2。第二计算电路147-6C可以使用经系数计算器147-2至147-5中的一个计算出的系数或第二系数COEF2水平地缩放已垂直缩放的像素VSP，并且可以输出已水平缩放的像素HSP。
如上所述，根据所公开主题的一些实施例，可重构的硬件缩放器分析像素的图案并且根据分析结果自适应地执行不同的缩放技术中的一种。
虽然已经参照所公开主题的示例性实施例具体示出并描述了所公开的主题，但是本领域的普通技术人员将理解的是，在不脱离权利要求限定的所公开主题的精神和范围的情况下，在此可以进行形式和细节上的各种改变。

Claims (23)

1.一种应用处理器，所述应用处理器包括可重构的硬件缩放器，
其中，可重构的硬件缩放器包括：
多个专用电路，被配置成分别执行不同的缩放技术；以及
共享电路，被配置成被所述多个专用电路共享，
其中，可重构的硬件缩放器被配置成通过所述多个专用电路中的一个和共享电路执行所述不同的缩放技术中的一种缩放技术。
2.根据权利要求1所述的应用处理器，其中，所述多个专用电路中的每个包括第一系数计算器，
其中，每个第一系数计算器被配置成产生与所述不同的缩放技术中相应的一种缩放技术对应的系数，
其中，共享电路包括被配置成至少部分地基于第一系数垂直地缩放第一像素并输出已垂直缩放的像素的第一计算电路，第一系数由从第一系数计算器之中选择的第一系数计算器产生。
3.根据权利要求2所述的应用处理器，其中，所述多个专用电路中的每个还包括第二系数计算器，
其中，每个第二系数计算器被配置成产生与所述不同的缩放技术中相应的一种缩放技术对应的系数，
其中，共享电路还包括被配置成使用第二系数水平地缩放已垂直缩放的像素并输出已水平缩放的像素的第二计算电路，第二系数由从第二系数计算器之中选择的第二系数计算器产生。
4.根据权利要求3所述的应用处理器，其中，共享电路还包括：分析器，被配置成对与第一像素相关的第二像素的图案进行分析并且产生指示对第一系数计算器和第二系数计算器的选择的选择信号。
5.根据权利要求4所述的应用处理器，其中，第二像素是对应于行的像素。
6.根据权利要求4所述的应用处理器，所述应用处理器还包括被配置成存储与将被分析的像素的数量相关的数据的数据存储装置，
其中，共享电路还包括被配置成存储对应于行的第一像素的行存储器；
其中，分析器被配置成：基于所述数据选择存储在行存储器中的第一像素的至少一部分作为第二像素，
分析第二像素的图案，并且
根据分析结果产生所述选择信号。
7.根据权利要求4所述的应用处理器，所述应用处理器还包括：数据存储装置，被配置成存储与可重构的硬件缩放器所执行的缩放技术的类型相关的数据，
其中，所述分析器被配置成读取所述数据并且基于所述数据和分析结果产生用于对第一系数计算器和第二系数计算器进行选择的选择信号。
8.根据权利要求3所述的应用处理器，所述应用处理器还包括：
中央处理单元，被配置成产生垂直缩放系数和水平缩放系数，以及
数据存储装置，被配置成存储由中央处理单元产生的垂直缩放系数和水平缩放系数；
其中，第一计算电路被配置成使用垂直缩放系数而不是第一系数来垂直地缩放第一像素，并输出已垂直缩放的像素，
其中，所述第二计算电路被配置成使用水平缩放系数而不是第二系数来水平地缩放已垂直缩放的像素，并输出已水平缩放的像素。
9.根据权利要求3所述的应用处理器，其中，第一像素的数量不同于第一系数的数量，已垂直缩放的像素的数量不同于第二系数的数量。
10.一种系统，所述系统包括：
存储器，被配置成存储包括第一像素的图像；
应用处理器，与存储器交互式结合；
其中，应用处理器包括：直接存储器存取控制器，被配置成从存储器读取第一像素；以及可重构的硬件缩放器，
其中，可重构的硬件缩放器包括：多个专用电路，被配置成分别执行不同的缩放技术；共享电路，被配置成被所述多个专用电路共享；
其中，所述不同的缩放技术中的一种缩放技术由所述多个专用电路中的一个和共享电路执行。
11.根据权利要求10所述的系统，其中，所述多个专用电路中的每个包括第一系数计算器，其中，每个第一系数计算器被配置成产生与所述不同的缩放技术中相应的一种缩放技术对应的系数；
其中，共享电路包括被配置成使用第一系数垂直地缩放第一像素并输出已垂直缩放的像素的第一计算电路，所述第一系数由从第一系数计算器之中选择的第一系数计算器产生。
12.根据权利要求11所述的系统，其中，所述多个专用电路中的每个还包括第二系数计算器，其中，每个第二系数计算器被配置成产生与所述不同的缩放技术中相应的一种缩放技术对应的系数；
其中，共享电路还包括被配置成使用第二系数水平地缩放已垂直缩放的像素并输出已水平缩放的像素的第二计算电路，所述第二系数由从所述第二系数计算器之中选择的第二系数计算器产生。
13.根据权利要求12所述的系统，其中，共享电路还包括：分析器，被配置成对与第一像素相关的第二像素的图案进行分析并且根据分析结果产生用于对第一系数计算器和第二系数计算器进行选择的选择信号。
14.根据权利要求13所述的系统，所述系统还包括：数据存储装置，被配置成存储关于将被分析的像素的数量的数据；
其中，共享电路还包括被配置成存储第一像素的行存储器；
其中，所述分析器被配置成：基于所述数据选择所述行存储器中存储的第一像素的至少一部分作为第二像素，分析第二像素的图案，并且根据分析结果产生选择信号。
15.根据权利要求13所述的系统，所述系统还包括：数据存储装置，被配置成存储有关可重构的硬件缩放器所执行的缩放技术的类型的数据；
其中，分析器被配置成读取所述数据，并且基于所述数据和分析结果产生用于对第一系数计算器和第二系数计算器进行选择的选择信号。
16.根据权利要求12所述的系统，所述系统还包括：
中央处理单元，被配置成产生垂直缩放系数和水平缩放系数；
数据存储装置，被配置成存储由中央处理单元产生的垂直缩放系数和水平缩放系数；
其中，第一计算电路被配置成使用垂直缩放系数而不是第一系数来垂直地缩放第一像素，并输出已垂直缩放的像素，
其中，第二计算电路被配置成使用水平缩放系数而不是第二系数水平地缩放已垂直缩放的像素，并输出已水平缩放的像素。
17.一种数据处理系统，所述数据处理系统包括
片上系统和显示器，
其中，片上系统包括：存储器，被配置成存储包括第一像素的图像；应用处理器，连接到存储器，
其中，应用处理器包括：直接存储器存取控制器，被配置成从存储器读取第一像素；可重构的硬件缩放器，
其中，所述可重构的硬件缩放器包括：多个专用电路，被配置成分别执行不同的缩放技术；共享电路，被配置成被所述多个专用电路共享，
其中，所述不同的缩放技术中的一种缩放技术被所述多个专用电路中的一个和共享电路执行。
18.根据权利要求17所述的数据处理系统，其中，所述多个专用电路中的每个包括第一系数计算器，其中，每个第一系数计算器被配置成产生与所述不同的缩放技术中相应一种缩放技术对应的系数；
其中，共享电路包括第一计算电路，所述第一计算电路被配置成使用第一系数垂直地缩放第一像素并输出已垂直缩放的像素，所述第一系数由从第一系数计算器之中选择的第一系数计算器产生。
19.根据权利要求18所述的数据处理系统，其中，所述多个专用电路中的每个还包括第二系数计算器，其中，每个第二系数计算器被配置成产生与所述不同的缩放技术中相应的一种缩放技术对应的系数；
其中，共享电路还包括第二计算电路，第二计算电路被配置成使用第二系数水平地缩放已垂直缩放的像素并输出已水平缩放的像素，所述第二系数由从第二系数计算器之中选择的第二系数计算器产生。
20.根据权利要求19所述数据处理系统，其中，共享电路还包括：分析器，被配置成分析与第一像素相关的第二像素的图案，并且根据分析结果产生用于对第一系数计算器和第二系数计算器进行选择的选择信号。
21.根据权利要求20所述的数据处理系统，所述数据处理系统还包括：数据存储装置，被配置成存储关于将被分析的像素的数量的数据；
其中，共享电路还包括被配置成存储对应于行的第一像素的行存储器；
其中，分析器被配置成：基于所述数据选择存储在行存储器中的第一像素的至少一部分；分析第二像素的图案；根据分析结果产生选择信号。
22.根据权利要求20所述的数据处理系统，所述数据处理系统还包括：数据存储装置，被配置成存储与由可重构的硬件缩放器所执行的缩放技术的类型相关的数据；
其中，分析器读取所述数据，并且基于所述数据和分析结果产生用于对第一系数计算器和第二系数计算器进行选择的选择信号。
23.根据权利要求19所述的数据处理系统，所述数据处理系统还包括：
中央处理单元，被配置成产生垂直缩放系数和水平缩放系数；
数据存储装置，被配置成存储由中央处理单元产生的垂直缩放系数和水平缩放系数；
其中，第一计算电路被配置成使用垂直缩放系数而不是第一系数来垂直地缩放第一像素，并输出已垂直缩放的像素，
其中，第二计算电路被配置成使用水平缩放系数而不是第二系数来水平地缩放已垂直地缩放的像素，并输出已水平缩放的像素。
CN201510593738.8A 2014-09-22 2015-09-17 包括可重构的缩放器的应用处理器及包括该处理器的装置 Active CN105446938B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0125793 2014-09-22
KR1020140125793A KR102214028B1 (ko) 2014-09-22 2014-09-22 가변구조형 스케일러를 포함하는 애플리케이션 프로세서와 이를 포함하는 장치들

Publications (2)

Publication Number Publication Date
CN105446938A true CN105446938A (zh) 2016-03-30
CN105446938B CN105446938B (zh) 2020-09-08

Family

ID=55526190

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510593738.8A Active CN105446938B (zh) 2014-09-22 2015-09-17 包括可重构的缩放器的应用处理器及包括该处理器的装置

Country Status (4)

Country Link
US (4) US10311545B2 (zh)
KR (1) KR102214028B1 (zh)
CN (1) CN105446938B (zh)
TW (1) TWI681361B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107797763A (zh) * 2016-09-02 2018-03-13 三星电子株式会社 固态驱动器、驱动器和控制固态驱动器的方法
US11392297B2 (en) 2015-07-13 2022-07-19 Samsung Electronics Co., Ltd. Automatic stream detection and assignment algorithm

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200141338A (ko) * 2019-06-10 2020-12-18 삼성전자주식회사 이미지 신호 프로세서, 상기 이미지 신호 프로세서의 동작 방법 및 상기 이미지 신호 프로세서를 포함하는 이미지 처리 시스템

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5764238A (en) * 1993-09-10 1998-06-09 Ati Technologies Inc. Method and apparatus for scaling and blending an image to be displayed
US20040201862A1 (en) * 2003-04-14 2004-10-14 Bailey James Ray Maximizing performance in a hardware image scaling module
CN101789234A (zh) * 2009-01-23 2010-07-28 中兴通讯股份有限公司 数字图像缩放处理方法及集成系统
CN104041062A (zh) * 2011-12-22 2014-09-10 晶像股份有限公司 视频缩放器中的振荡抑制

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5951536A (ja) 1982-09-14 1984-03-26 Fujitsu Ltd パタ−ン認識方法及びその装置
KR950008637B1 (ko) * 1993-04-08 1995-08-03 삼성전자주식회사 부밴드 코딩시스템의 신호처리장치
US5517612A (en) 1993-11-12 1996-05-14 International Business Machines Corporation Device for scaling real-time image frames in multi-media workstations
US5999663A (en) 1994-09-02 1999-12-07 Unisys Corporation Imaging system with scaling/normalizing
US5488374A (en) 1994-10-14 1996-01-30 Hughes Aircraft Company Multi-scale adaptive filter for interferometric SAR data
US5877776A (en) * 1996-04-26 1999-03-02 Apple Computer, Inc. Method and system for supporting multiple font formats by a font scaler sub-system
US5835117A (en) * 1996-05-31 1998-11-10 Eastman Kodak Company Nonlinear dithering to reduce neutral toe color shifts
AU1799099A (en) * 1997-11-26 1999-06-15 Government of The United States of America, as represented by The Secretary Department of Health & Human Services, The National Institutes of Health, The System and method for intelligent quality control of a process
US6348929B1 (en) * 1998-01-16 2002-02-19 Intel Corporation Scaling algorithm and architecture for integer scaling in video
US6498868B1 (en) 1998-06-11 2002-12-24 Xerox Corporation Image scaling using pattern matching to select among scaling algorithms
US6219465B1 (en) * 1998-09-23 2001-04-17 Xerox Corporation High quality digital scaling using pixel window averaging and linear interpolation
US7061494B1 (en) * 2000-04-20 2006-06-13 International Business Machines Corporation Method and apparatus for hardware optimization of graphics pipeline functions
JP2002026692A (ja) * 2000-07-11 2002-01-25 Mitsubishi Electric Corp アダプティブフィルタおよびアダプティブフィルタのタップ係数更新方法
US6674800B1 (en) 2000-08-29 2004-01-06 Koninklijke Philips Electronics N.V. Method and system for utilizing a global optimal approach of scalable algorithms
US6801219B2 (en) * 2001-08-01 2004-10-05 Stmicroelectronics, Inc. Method and apparatus using a two-dimensional circular data buffer for scrollable image display
JP2005505801A (ja) * 2001-10-19 2005-02-24 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 画像を表示するための方法および画像処理ユニット並びにその表示処理ユニットを有する表示装置
US6684626B1 (en) * 2002-07-30 2004-02-03 General Electric Company Aircraft gas turbine engine with control vanes for counter rotating low pressure turbines
US20040201863A1 (en) * 2003-04-14 2004-10-14 Bailey James Ray Enhanced scaling range for standalone all-in-one devices
US7073378B2 (en) * 2003-08-07 2006-07-11 Schlumberger Technology Corporation Integrated logging tool for borehole
KR101007798B1 (ko) * 2003-12-08 2011-01-14 엘지전자 주식회사 디지털방송수신기의 주영상의 일부영역에 대한 스케일링방법
US7428332B2 (en) 2004-01-14 2008-09-23 Spaulding Kevin E Applying an adjusted image enhancement algorithm to a digital image
US7243165B2 (en) 2004-01-14 2007-07-10 International Business Machines Corporation Parallel pattern detection engine
US8036494B2 (en) 2004-04-15 2011-10-11 Hewlett-Packard Development Company, L.P. Enhancing image resolution
US7831804B2 (en) 2004-06-22 2010-11-09 St Microelectronics S.R.L. Multidimensional processor architecture
JP2006011074A (ja) * 2004-06-25 2006-01-12 Seiko Epson Corp 表示コントローラ、電子機器及び画像データ供給方法
US7363601B2 (en) * 2004-10-15 2008-04-22 International Business Machines Corporation Integrated circuit selective scaling
US7671924B2 (en) * 2005-01-31 2010-03-02 Sunplus Technology Co., Ltd. Method and device for scaling a two-dimensional image
US7570829B2 (en) 2005-02-17 2009-08-04 Eastman Kodak Company Selection of alternative image processing operations to maintain high image quality
JP2006251861A (ja) * 2005-03-08 2006-09-21 Seiko Epson Corp 画像処理装置、画像処理方法、表示コントローラ及び電子機器
CN100366050C (zh) * 2005-03-11 2008-01-30 华亚微电子（上海）有限公司 一种图像缩放方法及图像缩放器系统
US8520253B2 (en) * 2005-03-22 2013-08-27 Infoprint Solutions Company, Llc Method and system for scaling with dot gain control
US7706635B2 (en) * 2005-10-20 2010-04-27 Marvell International Technology Ltd. Methods and systems for image scaling
US7477323B2 (en) * 2005-11-07 2009-01-13 Kolorific, Inc. Method and system for digital image magnification and reduction
US7672539B2 (en) 2005-12-15 2010-03-02 General Instrument Corporation Method and apparatus for scaling selected areas of a graphics display
US8200044B2 (en) * 2006-01-03 2012-06-12 Broadcom Corporation Image analyser and adaptive image scaling circuit and methods
JPWO2007102244A1 (ja) * 2006-03-07 2009-07-23 Ｎｓｃ株式会社 画像拡大縮小装置
TWI342154B (en) * 2006-05-17 2011-05-11 Realtek Semiconductor Corp Method and related apparatus for determining image characteristics
US20100232680A1 (en) 2006-06-08 2010-09-16 Koninklijke Philips Electronics N.V. Pattern detection on an simd processor
JP2008011389A (ja) * 2006-06-30 2008-01-17 Toshiba Corp 映像信号スケーリング装置
KR101367137B1 (ko) * 2007-10-01 2014-03-12 삼성디스플레이 주식회사 4색 표시 장치의 영상 신호 변환 장치 및 방법
JP4510069B2 (ja) * 2007-12-10 2010-07-21 シャープ株式会社 画像処理装置、画像表示装置、画像形成装置、画像処理方法、コンピュータプログラム及び記憶媒体
US20090327893A1 (en) * 2008-06-25 2009-12-31 Paul Terry Coordinated video presentation methods and apparatus
TWI433546B (zh) * 2008-07-03 2014-04-01 Chi Lin Technology Co Ltd 影像解析度調整裝置、顯示裝置以及影像解析度調整方法
US8634673B1 (en) 2008-11-10 2014-01-21 Marvell International Ltd. Method and apparatus for automatically tuning a parameter of an image enhancement algorithm based on an attribute of an original image
CN102428492B (zh) 2009-05-13 2014-01-01 Tp视觉控股有限公司 显示装置及其方法
TWI382755B (zh) * 2009-06-11 2013-01-11 Novatek Microelectronics Corp 影像處理電路及其方法
US9774882B2 (en) * 2009-07-04 2017-09-26 Dolby Laboratories Licensing Corporation Encoding and decoding architectures for format compatible 3D video delivery
JP2011114537A (ja) * 2009-11-26 2011-06-09 Toshiba Corp 画像処理装置
US8538177B2 (en) * 2010-07-30 2013-09-17 Microsoft Corporation Line and pixel based methods for intra frame coding
US8391350B2 (en) * 2010-09-03 2013-03-05 Altera Corporation Adaptation circuitry and methods for decision feedback equalizers
US8907987B2 (en) * 2010-10-20 2014-12-09 Ncomputing Inc. System and method for downsizing video data for memory bandwidth optimization
EP2724532A1 (en) * 2011-06-22 2014-04-30 Motorola Mobility LLC Fractional pixel interpolation filter for video compression
JP5232270B2 (ja) * 2011-07-14 2013-07-10 株式会社東芝 電子機器
DE112011105532T5 (de) * 2011-08-15 2014-05-08 Mitsubishi Electric Corp. Zeichnungssteuervorrichtung
US20140009212A1 (en) * 2012-07-07 2014-01-09 Skyworks Solutions, Inc. Body-gate coupling to improve linearity of radio-frequency switch
US9516305B2 (en) * 2012-09-10 2016-12-06 Apple Inc. Adaptive scaler switching
US9077325B2 (en) * 2013-06-28 2015-07-07 Analog Devices, Inc. Digital slew rate limiter
US20150213626A1 (en) * 2014-01-28 2015-07-30 Innolux Corporation Gamut mapping
GB201410314D0 (en) * 2014-06-10 2014-07-23 Advanced Risc Mach Ltd Display controller

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5764238A (en) * 1993-09-10 1998-06-09 Ati Technologies Inc. Method and apparatus for scaling and blending an image to be displayed
US20040201862A1 (en) * 2003-04-14 2004-10-14 Bailey James Ray Maximizing performance in a hardware image scaling module
CN101789234A (zh) * 2009-01-23 2010-07-28 中兴通讯股份有限公司 数字图像缩放处理方法及集成系统
CN104041062A (zh) * 2011-12-22 2014-09-10 晶像股份有限公司 视频缩放器中的振荡抑制

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11392297B2 (en) 2015-07-13 2022-07-19 Samsung Electronics Co., Ltd. Automatic stream detection and assignment algorithm
CN107797763A (zh) * 2016-09-02 2018-03-13 三星电子株式会社 固态驱动器、驱动器和控制固态驱动器的方法
CN107797763B (zh) * 2016-09-02 2022-05-10 三星电子株式会社 固态驱动器、驱动器和控制固态驱动器的方法

Also Published As

Publication number Publication date
US20160086307A1 (en) 2016-03-24
KR102214028B1 (ko) 2021-02-09
KR20160034626A (ko) 2016-03-30
US11288768B2 (en) 2022-03-29
US20220180472A1 (en) 2022-06-09
US20190236754A1 (en) 2019-08-01
TW201614584A (en) 2016-04-16
US20200402200A1 (en) 2020-12-24
CN105446938B (zh) 2020-09-08
US10796409B2 (en) 2020-10-06
US11710213B2 (en) 2023-07-25
TWI681361B (zh) 2020-01-01
US10311545B2 (en) 2019-06-04

Similar Documents

Publication Publication Date Title
US11710213B2 (en) Application processor including reconfigurable scaler and devices including the processor
KR102317789B1 (ko) 하나의 이미지로부터 다양한 해상도를 갖는 이미지들을 생성할 수 있는 스케일러 회로와 이를 포함하는 장치들
US20210192690A1 (en) Application processor for determining data transmission order based on position of display and devices including the same
CN105574804B (zh) 应用处理器、片上系统及移动计算装置
CN105491268B (zh) 应用处理器、片上系统及操作方法
US20140253598A1 (en) Generating scaled images simultaneously using an original image
TWI673677B (zh) 半導體裝置
US10504278B1 (en) Blending neighboring bins
US10079004B2 (en) Display controller and display system including the same
US9147237B2 (en) Image processing method and device for enhancing image quality using different coefficients according to regions
US9754352B2 (en) Reconfigurable image scaling circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant