CN105425896A - 电流镜电路 - Google Patents

电流镜电路 Download PDF

Info

Publication number
CN105425896A
CN105425896A CN201510992777.5A CN201510992777A CN105425896A CN 105425896 A CN105425896 A CN 105425896A CN 201510992777 A CN201510992777 A CN 201510992777A CN 105425896 A CN105425896 A CN 105425896A
Authority
CN
China
Prior art keywords
pmos
current
grid
state
connects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510992777.5A
Other languages
English (en)
Other versions
CN105425896B (zh
Inventor
邵博闻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201510992777.5A priority Critical patent/CN105425896B/zh
Publication of CN105425896A publication Critical patent/CN105425896A/zh
Application granted granted Critical
Publication of CN105425896B publication Critical patent/CN105425896B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/267—Current mirrors using both bipolar and field-effect technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Electronic Switches (AREA)
  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种电流镜电路，包括：主体电路、电流比较器和电流充电通路；主体电路包括互为镜像的第一和第二PMOS管；电流比较器对第一PMOS管的镜像电流和第二电流源进行比较；电流充电通路连接在电源电压和第二PMOS管的栅极之间；在开关由断开状态切换到导通状态时，电流比较器的输出信号进行状态改变并使电流充电通路由断开状态切换到导通状态，通过导通的电流充电通路使第二PMOS管的栅极的电压升高，提高第二PMOS管的栅极电压的恢复速度，从而能提高电路的稳定时间。

Description

电流镜电路
技术领域
本发明涉及一种半导体集成电路制造，特别是涉及一种电流镜电路。
背景技术
电流镜电路在集成电路中被广泛应用,某些应用需要开关控制是否使用。如图1所示，是现有电流镜电路图；现有电流镜电路包括互为镜像的第一PMOS管MP1和第二PMOS管MP2，所述第一PMOS管MP1的源极和所述第二PMOS管MP2的源极连接电源电压；所述第一PMOS管MP1的漏极和栅极连接所述第二PMOS管MP2的栅极；所述第一PMOS管MP1的漏极连接电流源IB1；所述第二PMOS管MP2的漏极通过开关SW输出镜像电流源到其它电路模块(OtherBlock)1。
开关SW闭合时，由于第二PMOS管MP2的栅极(Gate)和漏极(Drain)之间存在寄生电容，节点PB突然下拉，需要的恢复时间较长。
发明内容
本发明所要解决的技术问题是提供一种电流镜电路，能在输出开关切换时缩短稳定时间。
为解决上述技术问题，本发明提供的电流镜电路，包括：主体电路、电流比较器和电流充电通路。
所述主体电路包括互为镜像的第一PMOS管和第二PMOS管，所述第一PMOS管的源极和所述第二PMOS管的源极连接电源电压；所述第一PMOS管的漏极和栅极连接所述第二PMOS管的栅极；所述第一PMOS管的漏极连接第一电流源；所述第二PMOS管的漏极通过开关输出镜像电流源。
所述电流比较器包括所述第一PMOS管的镜像电流和第二电流源并对所述第一PMOS管的镜像电流和所述第二电流源进行比较。
所述电流充电通路连接在所述电源电压和所述第二PMOS管的栅极之间。
在所述开关由断开状态切换到导通状态时，所述电流比较器的输出信号进行状态改变并使所述电流充电通路由断开状态切换到导通状态，通过导通的所述电流充电通路使所述第二PMOS管的栅极的电压升高，提高所述第二PMOS管的栅极电压的恢复速度。
进一步的改进是，所述电流比较器包括的所述第一PMOS管的镜像电流由第三PMOS管输出，所述第三PMOS管的源极接电源电压，所述第三PMOS管的栅极连接所述第二PMOS管的栅极，所述第三PMOS管的漏极输出所述第一PMOS管的镜像电流，所述第三PMOS管的漏极和所述第二电流源连接且从该连接位置处输出所述电流比较器的输出信号。
进一步的改进是，所述电流充电通路包括第四PMOS管和第一NMOS管。
所述第四PMOS管的源极连接电源电压，所述第四PMOS管的栅极连接所述第二PMOS管的栅极；所述第四PMOS管的漏极连接所述第一NMOS管的漏极。
所述第一NMOS管的源极连接所述第二PMOS管的栅极；所述第一NMOS管的栅极连接所述电流比较器的输出信号。
所述开关为断开状态时，所述第二电流源的电流设置为大于所述第三PMOS管的漏极输出所述第一PMOS管的镜像电流从而使所述电流比较器的输出信号为低电平，该低电平使所述第一NMOS管断开。
在所述开关由断开状态切换到导通状态时，所述第三PMOS管的栅极电压降低并使所述第三PMOS管的漏极输出所述第一PMOS管的镜像电流大于所述第二电流源的电流从而使所述电流比较器的输出信号为高电平，该高电平使所述第一NMOS管导通从而使所述电流充电通路由断开状态切换到导通状态。
进一步的改进是，所述第一NMOS管采用NativeNMOS管。
本发明通过电流比较器和电流充电通路的设置，电流比较器能够在开关由断开状态切换到导通状态时检测到主体电路的第一PMOS管的镜像电流的变化，从而输出一个控制信号使电流充电通路导通，通过导通的电流充电通路使主体电路的第二PMOS管的栅极的电压升高，提高第二PMOS管的栅极电压的恢复速度，从而能缩短电路的稳定时间。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有电流镜电路图；
图2是本发明较佳实施例电流镜电路。
具体实施方式
本发明实施例电流镜电路包括：主体电路、电流比较器和电流充电通路。
所述主体电路包括互为镜像的第一PMOS管和第二PMOS管，所述第一PMOS管的源极和所述第二PMOS管的源极连接电源电压；所述第一PMOS管的漏极和栅极连接所述第二PMOS管的栅极；所述第一PMOS管的漏极连接第一电流源；所述第二PMOS管的漏极通过开关输出镜像电流源。
所述电流比较器包括所述第一PMOS管的镜像电流和第二电流源并对所述第一PMOS管的镜像电流和所述第二电流源进行比较。
所述电流充电通路连接在所述电源电压和所述第二PMOS管的栅极之间；
在所述开关由断开状态切换到导通状态时，所述电流比较器的输出信号进行状态改变并使所述电流充电通路由断开状态切换到导通状态，通过导通的所述电流充电通路使所述第二PMOS管的栅极的电压升高，提高所述第二PMOS管的栅极电压的恢复速度。
如图2所示，本发明较佳实施例电流镜电路包括：主体电路、电流比较器和电流充电通路。
所述主体电路包括互为镜像的第一PMOS管MP1和第二PMOS管MP2，所述第一PMOS管MP1的源极和所述第二PMOS管MP2的源极连接电源电压VDDA；所述第一PMOS管MP1的漏极和栅极连接所述第二PMOS管MP2的栅极；所述第一PMOS管MP1的漏极连接第一电流源IB1；所述第二PMOS管MP2的漏极通过开关SW输出镜像电流源。
所述电流比较器包括所述第一PMOS管MP1的镜像电流和第二电流源IB2并对所述第一PMOS管MP1的镜像电流和所述第二电流源IB2进行比较。
所述电流充电通路连接在所述电源电压VDDA和所述第二PMOS管MP2的栅极之间。
在所述开关SW由断开状态切换到导通状态时，所述电流比较器的输出信号DET进行状态改变并使所述电流充电通路由断开状态切换到导通状态，通过导通的所述电流充电通路使所述第二PMOS管MP2的栅极的电压升高，提高所述第二PMOS管MP2的栅极电压的恢复速度。
本发明较佳实施例中，所述电流比较器包括的所述第一PMOS管MP1的镜像电流由第三PMOS管MP3输出，所述第三PMOS管MP3的源极接电源电压VDDA，所述第三PMOS管MP3的栅极连接所述第二PMOS管MP2的栅极，所述第三PMOS管MP3的漏极输出所述第一PMOS管MP1的镜像电流，所述第三PMOS管MP3的漏极和所述第二电流源IB2连接且从该连接位置处输出所述电流比较器的输出信号DET。
所述电流充电通路包括第四PMOS管MP4和第一NMOS管MN1。较佳为，所述第一NMOS管MN1采用NativeNMOS管，NativeNMOS管为实际阈值电压接近为零的NMOS管管。
所述第四PMOS管MP4的源极连接电源电压VDDA，所述第四PMOS管MP4的栅极连接所述第二PMOS管MP2的栅极；所述第四PMOS管MP4的漏极连接所述第一NMOS管MN1的漏极。
所述第一NMOS管MN1的源极连接所述第二PMOS管MP2的栅极；所述第一NMOS管MN1的栅极连接所述电流比较器的输出信号DET。
所述开关SW为断开状态时，所述第二电流源IB2的电流设置为大于所述第三PMOS管MP3的漏极输出所述第一PMOS管MP1的镜像电流从而使所述电流比较器的输出信号DET为低电平，该低电平使所述第一NMOS管MN1断开；
在所述开关SW由断开状态切换到导通状态时，所述第三PMOS管MP3的栅极电压降低并使所述第三PMOS管MP3的漏极输出所述第一PMOS管MP1的镜像电流大于所述第二电流源IB2的电流从而使所述电流比较器的输出信号DET为高电平，该高电平使所述第一NMOS管MN1导通从而使所述电流充电通路由断开状态切换到导通状态，此时电源电压VDDA会通过所述第四PMOS管MP4和所述第一NMOS管MN1为所述第二PMOS管的栅极即节点PB充电，从而使节点PB的电压得到快速恢复，消除了在开关SW闭合时通过所述第二PMOS管MP2的栅漏寄生电容而使节点PB电压降低的影响。
本发明较佳实施例电流镜电路工作原理为：
开关SW打开时，所述第二电流源IB2和所述第三PMOS管MP3构成电流比较器，所述第三PMOS管MP3和所述第一PMOS管MP1的源漏电流成比例，所述第二电流源IB2的电流略大与所述第三PMOS管MP3的电流即能使得输出信号DET为低，使所述第一NMOS管MN1闭合。
开关SW闭合时，节点PB被拉低，所述第三PMOS管MP3的电流增大，输出信号DET上升，所述第一NMOS管MN1打开，节点PB被拉高，所述第二PMOS管MP2的电流迅速下降从而快速实现稳定。图2中其它电路模块(OtherBlock)1为会使用所述第二PMOS管MP2的输出电流的模块。
通过对图1所示的现有电路和图2所示的本发明实施例电路进行仿真可以得到，在所述开关SW由断开状态切换到导通状态时，现有电路稳定到最终输出电流的5％所需要的时间为71.3ns，本发明较佳实施例电路稳定所需要的时间为64.3ns，仿真时电路稳定是指所述第二PMOS管MP2的输出电流和最终输出电流偏差在5％内。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (4)

1.一种电流镜电路，其特征在于,包括：主体电路、电流比较器和电流充电通路；
所述主体电路包括互为镜像的第一PMOS管和第二PMOS管，所述第一PMOS管的源极和所述第二PMOS管的源极连接电源电压；所述第一PMOS管的漏极和栅极连接所述第二PMOS管的栅极；所述第一PMOS管的漏极连接第一电流源；所述第二PMOS管的漏极通过开关输出镜像电流源；
所述电流比较器包括所述第一PMOS管的镜像电流和第二电流源并对所述第一PMOS管的镜像电流和所述第二电流源进行比较；
所述电流充电通路连接在所述电源电压和所述第二PMOS管的栅极之间；
在所述开关由断开状态切换到导通状态时，所述电流比较器的输出信号进行状态改变并使所述电流充电通路由断开状态切换到导通状态，通过导通的所述电流充电通路使所述第二PMOS管的栅极的电压升高，提高所述第二PMOS管的栅极电压的恢复速度。
2.如权利要求1所述的电流镜电路，其特征在于：所述电流比较器包括的所述第一PMOS管的镜像电流由第三PMOS管输出，所述第三PMOS管的源极接电源电压，所述第三PMOS管的栅极连接所述第二PMOS管的栅极，所述第三PMOS管的漏极输出所述第一PMOS管的镜像电流，所述第三PMOS管的漏极和所述第二电流源连接且从该连接位置处输出所述电流比较器的输出信号。
3.如权利要求2所述的电流镜电路，其特征在于：所述电流充电通路包括第四PMOS管和第一NMOS管；
所述第四PMOS管的源极连接电源电压，所述第四PMOS管的栅极连接所述第二PMOS管的栅极；所述第四PMOS管的漏极连接所述第一NMOS管的漏极；
所述第一NMOS管的源极连接所述第二PMOS管的栅极；所述第一NMOS管的栅极连接所述电流比较器的输出信号；
所述开关为断开状态时，所述第二电流源的电流设置为大于所述第三PMOS管的漏极输出所述第一PMOS管的镜像电流从而使所述电流比较器的输出信号为低电平，该低电平使所述第一NMOS管断开；
在所述开关由断开状态切换到导通状态时，所述第三PMOS管的栅极电压降低并使所述第三PMOS管的漏极输出所述第一PMOS管的镜像电流大于所述第二电流源的电流从而使所述电流比较器的输出信号为高电平，该高电平使所述第一NMOS管导通从而使所述电流充电通路由断开状态切换到导通状态。
4.如权利要求3所述的电流镜电路，其特征在于：所述第一NMOS管采用NativeNMOS管。
CN201510992777.5A 2015-12-25 2015-12-25 电流镜电路 Active CN105425896B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510992777.5A CN105425896B (zh) 2015-12-25 2015-12-25 电流镜电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510992777.5A CN105425896B (zh) 2015-12-25 2015-12-25 电流镜电路

Publications (2)

Publication Number Publication Date
CN105425896A true CN105425896A (zh) 2016-03-23
CN105425896B CN105425896B (zh) 2017-08-08

Family

ID=55504162

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510992777.5A Active CN105425896B (zh) 2015-12-25 2015-12-25 电流镜电路

Country Status (1)

Country Link
CN (1) CN105425896B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109714029A (zh) * 2018-12-28 2019-05-03 上海贝岭股份有限公司 锯齿波发生电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040189275A1 (en) * 2003-03-24 2004-09-30 Nec Electronics Corporation Current drive circuit and display
JP2008244984A (ja) * 2007-03-28 2008-10-09 Fuji Electric Device Technology Co Ltd カレントミラー回路
CN101578561A (zh) * 2007-06-08 2009-11-11 松下电器产业株式会社 快速恢复电路
CN102999081A (zh) * 2011-09-16 2013-03-27 上海华虹Nec电子有限公司 一种电流镜像电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040189275A1 (en) * 2003-03-24 2004-09-30 Nec Electronics Corporation Current drive circuit and display
JP2008244984A (ja) * 2007-03-28 2008-10-09 Fuji Electric Device Technology Co Ltd カレントミラー回路
CN101578561A (zh) * 2007-06-08 2009-11-11 松下电器产业株式会社 快速恢复电路
CN102999081A (zh) * 2011-09-16 2013-03-27 上海华虹Nec电子有限公司 一种电流镜像电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109714029A (zh) * 2018-12-28 2019-05-03 上海贝岭股份有限公司 锯齿波发生电路
CN109714029B (zh) * 2018-12-28 2023-03-24 上海贝岭股份有限公司 锯齿波发生电路

Also Published As

Publication number Publication date
CN105425896B (zh) 2017-08-08

Similar Documents

Publication Publication Date Title
CN108155899B (zh) 一种栅压自举开关电路
US9459639B2 (en) Power supply circuit with control unit
CN113691108A (zh) 一种低边nmos的驱动电路
CN117040512B (zh) 耗尽型晶体管的驱动电路
CN108233701B (zh) 一种升降压电压转换电路
KR20170091608A (ko) 개선된 시간 응답 특성을 가지는 패스 스위치 회로 및 그 제어 방법
CN101153880A (zh) 负电压检测器
CN107204761B (zh) 一种功率管驱动电路
CN105425896A (zh) 电流镜电路
CN102447248A (zh) 可下拉电流输入输出电路
KR101863973B1 (ko) 씨모스 아날로그 스위치 회로
CN103391080B (zh) 一种cmos开关电路
JP5890810B2 (ja) スイッチ回路
JP5723303B2 (ja) 受光回路
CN110061723A (zh) 施密特触发反相器电路
CN105388951B (zh) 带隙基准源电路
KR20170104164A (ko) 개선된 시간 응답 특성을 가지는 레벨 시프터 회로 및 그 제어 방법
CN104242278A (zh) 一种过流保护方法、电路和集成电路
CN110501548B (zh) 一种用于mcu的微功耗低电压检测电路
CN108566085B (zh) 一种高压器件控制电路的负电源产生电路
EP2933922A1 (en) Transistor circuit of low shutoff-state current
CN111721986A (zh) 一种宽输入共模电压范围电流检测放大器电路
CN104948489A (zh) 温度控制开关电路
CN103391082B (zh) 低阈值电压二极管的替代电路
US8963576B2 (en) Increased transition speed switching device driver

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant