CN101578561A - 快速恢复电路 - Google Patents

快速恢复电路 Download PDF

Info

Publication number
CN101578561A
CN101578561A CNA2008800013837A CN200880001383A CN101578561A CN 101578561 A CN101578561 A CN 101578561A CN A2008800013837 A CNA2008800013837 A CN A2008800013837A CN 200880001383 A CN200880001383 A CN 200880001383A CN 101578561 A CN101578561 A CN 101578561A
Authority
CN
China
Prior art keywords
mentioned
current
reference voltage
circuit
taibiter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008800013837A
Other languages
English (en)
Other versions
CN101578561B (zh
Inventor
德丸美智子
生驹平治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101578561A publication Critical patent/CN101578561A/zh
Application granted granted Critical
Publication of CN101578561B publication Critical patent/CN101578561B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor

Abstract

本发明提供一种快速恢复电路，在半导体电路从断电状态恢复到工作状态时使用，所述半导体电路在基准电压端子(RT)上连接有用于稳定基准电压的稳定化电容(2)，在该快速恢复电路中，由电流镜电路(40)返回生成滞环比较器(1)的关断侧阈值电压ref1的第一电流通路(Ph1)的电流(Ia)而生成第二电流通路(Ph2)的电流(Ib)，其中该第二电流通路生成上述基准电压(Vbias)。比较器(1)被输入上述基准电压(Vbias)作为输入电压(vin)。在上述比较器(1)中，当基准电压(Vbias)变得与上述关断侧阈值电压(ref1)相等时，立即停止电流源(I1)对稳定化电容(2)的充电。上述比较器(1)的阈值电压(ref1)被设定为要成为基准电压端子(RT)的基准电压(Vbias)的所希望电压值。

Description

快速恢复电路
技术领域
本发明涉及快速恢复电路(rapid recovery circuit)，在为了稳定基准电压端子的基准电压而使用稳定化电容的半导体电路中，谋求该半导体器件从断电状态恢复到工作状态时的高速化。
背景技术
当前，便携电话或无线LAN等通信设备的接收部和发送部，采用了在未通信时为减小耗电而断电，仅在收发时接通的结构。因此，当这样的通信设备等半导体电路从断电状态恢复到工作状态而花费时间时，存在着会产生直到开始通信为止的等待时间这样的问题。
以往，在基准电压上残留噪声时电路特性发生较大恶化的电路中，为了稳定基准电压而采用了连接稳定化电容以使得难以受到噪声影响的方法。但是，在具有这样的稳定化电容中，为了从断电状态恢复到工作状态，需要将稳定化电容充电到所希望的基准电压。虽然为了缩短该充电时间而使用快速恢复电路，但是在所谋求的电压附近快速恢复电路未关断时，快速恢复电路从关断开始的设置要花费时间，无法期待恢复时间的进一步缩短。
下面，图16示出现有的快速恢复电路的一例。
在图16中，90是快速恢复电路，1是比较器，2是稳定化电容，3是由p型晶体管构成的开关，ref1是第一比较器阈值电压(接通→关断)，ref2是第二比较器阈值电压(关断→接通)，vin是比较器输入，out1是第一比较器输出、Vbias是基准电压，I1是电流源，Ia是被提供上述基准电压Vbias的通信设备等的半导体电路(未图示)的第一电流通路，Ib是被提供上述基准电压Vbias的通信设备等的半导体电路(未图示)的第二电流通路，AVDD是电源电压。上述第一电流通路Ia和第二电流通路Ib是在电路内连接在基准电压Vbias上的电流通路之和。另外，在图17中，Vb是基准电压最终值，T是充电结束时间。
为了降低噪声等的影响，在上述基准电压Vbias和上述电源电压AVDD之间连接有上述稳定化电容2。半导体电路断电时，由于上述基准电压Vbias被固定在电源电压AVDD，因此为了从断电状态恢复到正常工作状态，如图17所示那样，需要将上述稳定化电容2从上述电源电压AVDD充电到上述基准电压最终值Vb。
为了缩短该充电时间，设有使用电流源I1而将稳定化电容2快速充电的快速恢复电路。当从断电状态恢复时，通过被上述比较器1控制的开关3，电流源I1接通而对上述稳定化电容2进行充电。如图17所示，上述稳定化电容2被充电，当上述基准电压Vbias成为上述第一比较器阈值电压ref1时，上述比较器1使上述开关3关断，由此利用上述电流源I1进行的充电停止。之后，通过半导体电路内的上述第一电流通路Ia或上述第二电流通路Ib被充电或放电，而稳定在上述基准电压最终值Vb。
因此，上述稳定化电容2的充电结束时间T能够求出是如下的时间，即：利用上述快速恢复电路90的充电时间、与上述快速恢复电路90从进行关断工作的时刻开始到通过上述第一电流通路Ia或上述第二电流通路Ib使上述基准电压Vbias稳定到上述基准电压最终值Vb为止的时间之和。
上述那样的快速恢复电路的其他结构例如记载于专利文献1中。
专利文献1：日本特开2004-280805号公报
发明内容
但是，在上述以往的快速恢复电路中存在如下缺点。即，在上述半导体电路中，上述第一电流通路Ia和上述第二电流通路Ib是在正常工作时也始终被消耗的电流的通路，因此为了消减正常工作时的消耗电流，不能使其过大。因此，快速恢复电路90关断工作后充电(或放电)的速度较慢，从而由于比较器1的阈值电压或延迟等快速恢复电路90关断的时刻的基准电压Vbias偏离上述基准电压最终值Vb时，会出现之后的充电花费时间，恢复到正常工作将相应地延迟这样的问题。
本发明的目的在于提供一种快速恢复电路，该电路减轻由于比较器的阈值电压的偏移或延迟等原因而使得快速恢复电路关断的定时偏移造成的影响，从而缩短恢复时间。
为了实现上述目的，本发明的快速恢复电路，在半导体电路从断电状态恢复到工作状态时，在半导体电路的基准电压端子的基准电压与所希望电压精度较高地达到了一致的定时，关断快速恢复电路。
具体而言，本发明的快速恢复电路，其连接在半导体电路上，该半导体电路具有基准电压端子、以及连接在上述基准电压端子上而稳定上述基准电压端子的基准电压的稳定化电容，其特征在于，包括：电流源，其用于对上述稳定化电容进行充电；比较器，在上述半导体电路从断电状态恢复到正常工作状态时，用上述电流源对上述稳定化电容进行充电，并且上述基准电压端子的基准电压通过该充电而接近所希望基准电压时，停止上述电流源对稳定化电容的充电；以及偏压电路，上述偏压电路包括：第一电流通路，其生成上述比较器使上述电流源对稳定化电容的充电停止的阈值电压；第二电流通路，其生成上述基准电压端子的基准电压；以及电流镜电路，其使上述第一电流通路的电流通过电流镜反射而到达上述第二电流通路。
本发明的上述快速恢复电路，其特征在于，上述电流镜包括被上述第一电流通路和上述第二电流通路共用的共用电流镜源。
本发明的快速恢复电路，其连接在半导体电路上，该半导体电路具有基准电压端子、以及连接在上述基准电压端子上而稳定上述基准电压端子的基准电压的稳定化电容，其特征在于，包括：电流源，其用于对上述稳定化电容进行充电；比较器，在上述半导体电路从断电状态恢复到正常工作状态时，用上述电流源对上述稳定化电容进行充电，并且上述基准电压端子的基准电压通过该充电接近所希望基准电压时，停止上述电流源对稳定化电容的充电；以及偏压电路，上述偏压电路包括：第一电流通路，其生成预定电压；第二电流通路，其生成上述基准电压端子的基准电压；电流镜电路，其使上述第一电流通路的电流通过电流镜反射而到达上述第二电流通路；对上述第一电流通路的电流进行电流镜反射的第一辅助电流镜电路、和对上述第二电流通路的电流进行电流镜反射的第二辅助电流镜电路，其中该第一辅助电流镜电路和该第二辅助电流镜电路是上述电流镜电路的一部分；以及两个电阻元件，其上分别流过上述第一辅助电流镜电路和上述第二辅助电流镜电路进行了电流镜反射的电流，由上述两个电阻元件生成的两个电压为上述比较器的输入电压、和上述比较器使上述电流源对稳定化电容的充电停止的阈值电压。
本发明的上述快速恢复电路，其特征在于，上述电流镜电路包括被上述第一电流通路和上述第二电流通路共用的共用电流镜源。
本发明的一种快速恢复电路，其连接在半导体电路上，该半导体电路具有基准电压端子、和连接在上述基准电压端子上而稳定上述基准电压端子的基准电压的稳定化电容，其特征在于，包括：电流源，其用于对上述稳定化电容进行充电；以及比较器，在上述半导体电路从断电状态恢复到正常工作状态时，用上述电流源对上述稳定化电容进行充电，并且当上述基准电压端子的基准电压通过该充电而接近所希望基准电压时，停止上述电流源对稳定化电容的充电；上述电流源由第一电流源和第二电流源构成，上述比较器控制上述第一电流源和上述第二电流源，使得在用上述第一电流源和上述第二电流源对上述稳定化电容进行充电时，首先使用上述第一电流源和上述第二电流源，之后停止上述第一电流源而仅使用上述第二电流源。
本发明的上述快速恢复电路，其特征在于：上述比较器由滞环比较器构成，上述滞环比较器以从关断工作到接通工作的阈值电压值使上述第一电流源停止。
本发明的快速恢复电路，其连接在半导体电路上，该半导体电路具有基准电压端子、和连接在上述基准电压端子上而稳定上述基准电压端子的基准电压的稳定化电容，其特征在于，包括：电流源，其用于对上述稳定化电容进行充电；以及比较器，在上述半导体电路从断电状态恢复到正常工作状态时，用上述电流源对上述稳定化电容进行充电，并且当上述基准电压端子的基准电压通过该充电而接近所希望基准电压时，停止上述电流源对稳定化电容的充电，上述电流源由输出电流可变的可变电流源构成，上述可变电流源构成为被输入上述基准电压端子的基准电压，随着该基准电压接近上述所希望基准电压而使输出电流值变小。
本发明的上述快速恢复电路，其特征在于：上述第二电流源由输出电流可变的可变电流源构成，上述可变电流源构成为被输入上述基准电压端子的基准电压，随着该基准电压接近上述所希望基准电压而使输出电流值变小。
本发明的一种快速恢复电路，其连接在半导体电路上，该半导体电路具有基准电压端子、和连接在上述基准电压端子上而稳定上述基准电压端子的基准电压的稳定化电容，其特征在于，包括：电流源，其用于对上述稳定化电容进行充电；比较器，在上述半导体电路从断电状态恢复到正常工作状态时，用上述电流源对上述稳定化电容进行充电，并且当上述基准电压端子的基准电压通过该充电而接近所希望基准电压时，停止上述电流源对稳定化电容的充电；以及强制停止装置，在从上述半导体电路向正常工作状态的恢复开始时经过了设定时间后，控制上述电流源或上述比较器的工作，强制停止上述电流源对稳定化电容的充电。
本发明的上述快速恢复电路，其特征在于：在从上述半导体电路向正常工作状态的恢复开始时经过了设定时间后，停止上述第二电流源的工作，强制停止上述稳定化电容的充电。
本发明的上述快速恢复电路，其特征在于：在从上述半导体电路向正常工作状态的恢复开始时经过了设定时间后，停止上述可变电流源的工作，强制停止上述稳定化电容的充电。
本发明的电流加法型DA转换器，其特征在于，包括：上述快速恢复电路；多个电流源，其分别具有在各自的栅极上连接有上述快速恢复电路的上述基准电路端子的晶体管；以及开关电路，其对是否使上述多个电流源的输出电流单独地流向模拟输出线进行切换。
本发明的半导体集成电路，其特征在于，安装有上述快速恢复电路。
本发明的一种视频设备，其特征在于，安装有上述半导体集成电路。
本发明的一种通信设备，其特征在于，安装有上述半导体集成电路。
根据上述结构，本发明在偏压电路中，在用第一电流通路生成比较器的阈值电压时，设定上述阈值以使得用第二电流通路生成的基准电压成为要使上述快速恢复电路关断的所希望基准电压，则此时快速恢复电路以所希望基准电压可靠地进行关断工作。其结果是，之后的充电时间变短即可，从而缩短了半导体电路从断电状态恢复到工作状态的时间。
另外，在本发明中，能减轻比较器具有的偏置电压的影响，因此半导体电路的基准电压端子的基准电压能在比所希望电压更精确的定时，使上述恢复电路进行关断工作。
进而，本发明中，半导体电路从断电状态恢复到工作状态时，首先使用第一电流源和第二电流源这两方对半导体电路的基准电压端子进行充电，之后当该基准电压端子接近所希望基准电压时，仅用第二电流源对基准电压端子进行充电，因此能快速地对所希望基准电压进行充电，并且在更正确的定时使快速恢复电路进行关断工作。
除此之外，本发明中，半导体电路从断电状态恢复到工作状态时，首先由来自可变电流源的大电流对半导体电路的基准电压端子进行充电，之后当该基准电压端子接近所希望基准电压时，将来自可变电流源的输出调整成小电流而对基准电压端子进行充电，因此能快速地对所希望基准电压进行充电，以更正确的定时使快速恢复电路进行关断工作。
另外，在本发明中，半导体电路从断电状态恢复到工作状态时，当从恢复工作的开始经过设定时间后，强制停止装置使电流源对稳定化电容的充电强制停止，从而能够在更正确的定时使快速恢复电路进行关断工作。
如上所述，采用本发明的快速恢复电路，能实现有效缩短半导体电路从断电状态恢复到正常工作状态的恢复时间的效果。
附图说明
图1是本发明实施方式1的快速恢复电路的结构的图。
图2是说明本发明实施方式1的快速恢复电路的工作的图。
图3是表示本发明实施方式1的快速恢复电路的变形例的图。
图4是稳定化电容被配置在基准电压端子和接地之间时的快速恢复电路的结构例的图。
图5是本发明实施方式2的快速恢复电路的结构的图。
图6是表示具有同样的快速恢复电路的电流加法型DAC的结构的图。
图7是表示本发明实施方式3的快速恢复电路的结构的图。
图8是说明本发明实施方式3的快速恢复电路的工作的图。
图9是表示本发明实施方式4的快速恢复电路的结构的图。
图10是表示本发明实施方式4的快速恢复电路所具有的可变电流源的内部结构的图。
图11是说明本发明实施方式4的快速恢复电路的工作的图。
图12是表示本发明实施方式4的快速恢复电路的变形例的图。
图13是说明本发明实施方式4的快速恢复电路的工作的图。
图14是表示本发明实施方式4的快速恢复电路的结构的图。
图15是说明本发明实施方式4的快速恢复电路的工作的图。
图16是表示现有的快速恢复电路的结构的图。
图17是说明该现有的快速恢复电路的工作的图。
图18是表示使用本发明的快速恢复电路的半导体集成电路和视频设备的一例的图。
图19是使用本发明的快速恢复电路的半导体集成电路和通信设备的一例的图。
符号说明
1：比较器
2：稳定化电容
3：开关
4：偏置电流源
5：第二开关
6：定时器
ref1：第一阈值电压
ref2：第二阈值电压
Vbias：基准电压
RT：基准电压端子
I1：第一电流源
I2：第二电流源
I3：可变电流源
Ph1：第一电流通路
Ph2：第二电流通路
40：电流镜电路
40a：共用电流镜源
41：第一辅助电流镜电路
42：第一辅助电流镜电路
R1、R2：电阻元件
I01～I2N：电流源
50：开关电路
55：模拟输出线
66：强制停止装置
80：偏压电路
Ia～Ig：第一～第七电流通路
AVDD：电源电压
具体实施方式
下面，参照附图来说明本发明的实施方式。
(实施方式1)
图1表示本发明实施方式1的快速恢复电路的结构。
在图1中，RT是产生基准电压Vbias的基准电压端子，该基准电压端子RT的基准电压Vbias例如与电流加法型DAC(Digital-Analog Converter)等预定的半导体电路(未图示)连接。为了降低噪声等影响，在上述基准电压端子RT上连接有稳定化电容2的一端，其另一端与电源AVDD连接。
100是本实施方式的快速恢复电路，在上述基准电压RT上具有隔着由P型晶体管构成的开关3而连接的电流源I1。该电流源I1在具有上述基准电压端子RT和稳定化电容2的预定的半导体电路从断电状态恢复到正常工作状态时，对上述稳定化电容2进行充电，从而缩短恢复时间。
另外，上述快速恢复电路100具有使上述电流源I1接通/关断的迟滞比较器(hysteresis comparator)1和偏压电路80。上述比较器1被输入上述基准电压端子RT的基准电压Vbias作为输入电压vin，并且被输入关断侧阈值电压ref1和由电源10提供的接通侧阈值电压ref2(ref1＜ref2)，当输入电压vin(＝基准电压Vbias)超过接通侧阈值电压ref2时，输出低电平的输出信号out1而使开关3接通，用电流源I1对稳定化电容2充电，之后通过上述稳定化电容2的充电，基准电压Vbias降低而低于关断侧阈值电压ref1时，输出高电平的输出信号out1而使开关3进行关断工作，停止上述电流源I1对稳定化电容2的充电。
上述偏压电路80包括：偏置电流源4、使用P型晶体管Tr1而生成参考电压Vref的第一电流通路Ph1、使用P型晶体管Tr2而生成上述基准电压端子RT的基准电压Vbias的第二电流通路Ph2、以及电流镜电路40。电流镜电路40对用于生成上述参考电压Vref的第一电流通路Ph1的电流Ia进行电流镜反射，生成第二电流通路Ph2的电流Ib，其中第二电流通路Ph2用来生成上述基准电压Vbias。
由上述第一电流通路Ph1生成的参考电压Vref作为上述比较器1的关断侧阈值电压ref1而被输入到比较器1中，并且由上述第二电流通路Ph2生成的基准电压Vbias作为输入电压vin而被输入到上述比较器1中。
接着说明本实施方式1的工作。在半导体电路断电时，上述基准电压端子RT的基准电压Vbias是电源电压AVDD。当正常工作时的上述基准电压Vbias为图2所示的基准电压最终值Vb时，从断电状态恢复到正常工作状态时，需要对上述稳定化电容2从上述电源电压AVDD充电到上述基准电压最终值Vb。充电时间是指：快速恢复电路100接通期间的利用电流源I1的充电时间、与从上述快速恢复电路100关断的时刻开始到上述基准电压Vbias通过上述第一电流通路Ia或上述第二电流通路Ib而稳定到上述基准电压最终值Vb为止的时间之和。
生成上述基准电压Vbias的上述第二电流通路Ph2的电流Ib是将第一电流通路Ph1的电流Ia通过电流镜电路40而进行电流镜反射的结构，其中第一电流通路Ph1生成上述参考电压Vref。并且，将上述参考电压Vref作为比较器1的关断侧阈值电压ref1使用，将上述基准电压Vbias作为上述比较器1的输入电压vin使用。此时，如图2所示，将上述参考电压Vref预先设定成与上述基准电压Vbias的所希望最终电压值Vb大致相等的电压时，快速恢复电路100关断后的充电时间大致为零，能够大幅缩短充电结束时间T。
另外，如图3所示，在偏压电路80中，从公共电流镜源40a对两个电流通路Ph1、Ph2的两电流Ia、Ib进行电流镜反射而加以生成，也能得到同样的效果，其中，该电流通路Ph1、Ph2生成基准电压Vbias和上述参考电压Vref。
这样，在本实施方式中，通过使用上述参考电压Vref作为比较器1的关断侧阈值电压ref1，能进行快速恢复工作。
在本实施方式中，基准电压端子RT的稳定化电容2配置在基准电压端子RT和电源电压AVDD之间，但是也可以连接在接地之间。此时的快速恢复电路100的结构如图4所示。在该图中，电流源I1连接在基准电压端子RT和电源AVDD之间。另外，开关3不是由P沟道晶体管构成而是由N沟道晶体管构成。
(实施方式2)
图5表示本发明实施方式2的快速恢复电路的结构。
在表示本实施方式的图5中，偏压电路80为第三电流通路Ph3的电流Ic流过第一电阻元件R1的结构，并且是第四电流通路Ph4的电流Id流过第二电子元件R2的结构，其中，第三电流通路Ph3的电流Ic是由具有两个P型晶体管Tr1、Tr10的第一辅助电流镜电路41对第一电流通路Ph1的电流Ia进行电流镜反射而生成的，第四电流通路Ph4的电流Id是由具有两个P型晶体管Tr2、Tr11的第二辅助电流镜电路42对第二电流通路Ph2的电流Ib进行电流镜反射而生成的。
而且，通过使在上述第一电阻元件R1上流过电流Ic而生成的电压为V1、使在上述第二电阻元件R2上流过而生成的电压为V2，使上述电压V1为比较器1的关断侧阈值电压ref1，并且使上述电压V2为上述比较器1的输入电压vin。
半导体电路从断电状态恢复到正常工作时，需要将稳定化电容2从电源电压AVDD充电到图2所示的基准电压最终值Vb。虽然快速恢复电路100关断时的基准电压Vbias尽可能与上述基准电压最终值Vb相等是能够缩短恢复时间的，但是一般而言，比较器1具有偏置电压Voff，因此在所希望的定时输出信号不会从低电平信号切换到高电平信号。
在本实施方式中，使上述第一电压V1为上述第一比较器1的关断侧阈值电压ref1，使上述第二电压V2为上述比较器1的输入电压vin，因此能减轻比较器1的偏置电压Voff的影响。下面说明详细情况。
例示说明如半导体电路的电流加法型DAC那样，将上述基准电压Vbias输入到晶体管的栅极，作为电流输出而加以使用的情况。下面，具体地说明电流加法型DAC中包含本实施方式的快速恢复电路的情况。
图6所示的电流加法型DAC具有DAC部70，该DAC部70是具有由P型晶体管构成的2的N次方个电流源I01～I2N的N位电流加法型用DAC，这些电流源I01～I2N上连接有解码器&开关电路(开关电路)50。该解码器&开关电路50接收N位的数字信号，将该数字信号转换为模拟信号，根据该模拟信号通过内置开关(未图示)控制上述各电流源I01～I2N是否连接至模拟输出线51，使集中在模拟输出线51上的电流流过负载电阻RL，从而在模拟输出线51上得到模拟输出电压。
而且，上述电流源I01～I2N与偏压电路80的P型晶体管一同构成电流镜电路83，其中偏压电路80对构成这些电流源的P型晶体管的栅极端子提供偏置电压Vbias。上述偏置电压Vbias上残留噪声时，电流加法型DAC的输出特性将恶化，因此为了防止该特性恶化，在上述偏置电压Vbias的布线(基准电压端子)上连接稳定化电容2。
在该电流加法型DAC中，当连接在上述基准电压端子RT上的快速恢复电路100的比较器1上产生偏置电压Voff时，比较使用图1的偏压电路80的情况和使用图5的偏压电路80的情况。
当将图1中的各电流源的输出电流设为Ids1时，对于快速恢复电路在关断工作时的电流加法型DAC的图1中的各电流源的电流值偏移而言，其电流离差为：
ΔIds1/Ids1＝((Veff-Voff)/Veff)2。
其中，Veff是晶体管的有效电压。
而在本实施方式的图5中，当使上述第一电压V1和上述第二电压V2分别为上述比较器1的关断侧阈值电压ref1和上述比较器1的输入电压vin时，将图5中的各电流源的输出电流取为Ids2，则该电流差值为：
ΔIds2/Ids2＝(V1-Voff)/V1。
在此，例如取Voff＝10mV、Veff＝0.3V、V1＝2V时，
ΔIds1/Ids1＝1-(0.29/0.3)2＝-6.6％
ΔIds2/Ids2＝1-1.99/2＝-0.5％。
因此，在本例的情况下，可以得知比较器1的偏置电压Voff对电流离差的影响降低到1/10以下。
这样，通过使上述第一电压V1为比较器1的关断侧阈值电压ref1，使上述第二电压V2为上述比较器1的输入电压vin，能进行快速恢复。
另外，在本实施方式中，说明了具有快速恢复电路100的电流加法型DAC，但本发明不限于电流加法型DAC，无需赘言能适用于具有各种功能的半导体集成电路、视频装置、或者通信设备。
(实施方式3)
图7表示本发明实施方式2的快速恢复电路的结构。
在图7中，在连接有稳定化电容2的基准电压端子RT上，隔着第一开关3与第一电流源I1连接，并且隔着第二开关5与第二电流源I2连接。
滞环比较器1在半导体电路从断电状态恢复到正常工作状态时，在其开始即输入电压vin(基准电压端子RT的基准电压Vbias＝电源电压AVDD)超过接通侧阈值电压ref2的状况时，输出低电平的第一输出信号out1和第二输出信号out2，使由P型晶体管构成的两个开关3、5进行接通工作，由上述第一电流源I1和第二电流源I2对基准电压端子RT的稳定化电容2充电，其后通过该充电工作，上述基准电压Vbias降低并达到接通侧阈值电压ref2时，使第一输出信号out1为高电平并使第一开关3关断，停止第一电流源I1对稳定化电容2的充电工作，由此仅使用第二电流源I2进行稳定化电容2的充电工作，进而当上述基准电压Vbias进一步降低并达到关断侧阈值电压ref1时，第二输出信号out2为高电平而使第二开关5关断，由此停止第二电流源I2对稳定化电容2的充电工作。
因此，在本实施方式中，当半导体电路从断电状态恢复到正常工作状态时，稳定化电容2充电所用的电流源越大，越能缩短充电时间，但是通过图8所示的比较器1的延迟时间td等，比较器1关断的定时发生偏移的情况下，电流源流过的电流越大，基准电压Vbias如图8细线所示那样，基准电压最终值Vb变得过大，充电结束时间T’变长。但是，当减小电流时，恢复时间将会变慢。
在本实施方式中，如图8的点划线所示，首先，由使用了两个电流源I1、I2的大电流进行充电，在充电到某种程度的时刻，由仅使用了第二电流源I2的较小电流充电，因此能在更正确的定时使快速恢复电路100关断，充电结束时间T能够比上述的结束时间T’更短，从而缩短从断电状态到正常工作状态的恢复时间。
另外，在本实施方式中，组合实施方式1～2时更有效。
(实施方式4)
图9表示本发明的实施方式4的快速恢复电路的结构。
本实施方式的特征在于，不是将电流源I3取为输出电流值是固定值的固定电流源，而是将电流源I3取为能可变调整输出电流的可变电流源的结构。
图10表示上述可变电流源I3的内部结构。在该图中，可变电流源I3具有N型晶体管Tr15和电流镜电路45，其中N型晶体管Tr15的栅极上被提供上述基准电压端子RT的基准电压Vbias，电流镜电路45对该晶体管Tr15上流过的电流Ie进行电流镜反射，该可变电流源I3是将构成上述电流镜电路45的一部分的N型晶体管Tr16上流过的、进行了电流镜反射的电流If作为输出电流的结构。
因此，在图10所示的可变电流源I3中，通过基于该可变电流源I3的稳定化电容2的充电工作，基准电压端子RT的基准电压Vbias降低，由此N型晶体管Tr15上流过的电流Ie也成为较小的值，因此对该电流Ie电流镜反射后的输出电流If也随着基准电压Vbias的降低逐渐被限制成较小值。
因此，在本实施方式中，与上述第三实施方式同样地，如图11所示那样，首先以较大的电流充电，随着基准电压端子RT的基准电压Vbias接近基准电压最终值Vb，可变电流源I3的输出电流值变小，因此能在更正确的定时关断快速恢复电路100，从而能缩短从断电状态到正常工作状态的恢复时间。
另外，本实施方式与上述实施方式1～2相组合将更为有效。
另外，也可以如图12所示，取代实施方式3的图7中记载的第一电流源I1和第二电流源I2中的第一电流源I1，而使用可变电流源I3。此时的工作如图13所示。
(实施方式5)
图14表示本发明的实施方式5的快速恢复电路的结构。
在该图所示的快速恢复电路100中，6为定时器，60为开关。上述开关60是切换使该快速恢复电路100要进行关断工作的基准电压端子RT的基准电压Vbias的所希望的最终电压值V3和电源电压AVDD，将其任意一方作为比较器1的阈值电压ref1输入的元件，通常位于所希望的最终电压值V3侧。上述比较器1不是由滞环比较器构成，而是由通常的比较器构成。
另一方面，上述定时器6在从半导体电路的断电状态恢复到正常工作状态的开始时，开始进行计数，对上述开关6输出控制信号，以使在经过设定时间时将上述开关60从所希望的最终电压值V3侧切换到电源电压AVDD侧。
利用上述定时器6和开关60构成强制停止装置66，该强制停止装置66当向半导体电路的正常工作状态的恢复开始时经过设定时间后，控制其工作以使从比较器1输出高电平的输出信号out1，并使P型晶体管3截止，使电流源I1对稳定化电容2的充电强制停止。
因此，在本实施方式中，使快速恢复电路100的关断的定时由定时器5决定。如图15所示，在使用通常的比较器1的情况下，在比较器1的阈值电压ref1的附近，反复进行比较器1的接通关断。当预先设定上述设定时间(在图15中将定时器关断时间记为Toff)以使上述第一电流源I1在该时刻关断时，在上述基准电压最终值Vb附近，快速恢复电路100关断，因此能缩短恢复时间。
在本实施方式中，为了使电流源I1关断而控制比较器1，但是，当然也可以直接控制电流源I1。
本实施方式与上述实施方式1～4相组合会更为有效。
图18是表示使用了上述实施方式1～4中说明的快速恢复电路的半导体集成电路和视频设备的一例的图。
在图18中，作为视频设备例示了DVD装置200。该DVD装置200在半导体集成电路201内的数字信号处理部对从DVD驱动器或硬盘读出的数字视频信号进行信号处理后，由D/A转换器进行数字/模拟转换，作为模拟视频信号例如被发送至电视机。本发明的以上说明过的快速恢复电路(标以符号202)能缩短上述D/A转换器的启动时间，降低视频信号的输出等待时间。
图19是表示使用在上述实施方式1～4中说明的快速恢复电路的半导体集成电路和通信设备的一例的图。
在图19中，与上述视频设备(DVD装置200)同样地，作为通信设备的发送机210在半导体集成电路211内对所输入的数据进行数字基带处理后，由D/A转换器进行数字/模拟转换，将模拟信号通过RF部从天线发送，由接收机的天线进行接收。本发明的以上说明过的快速恢复电路(标以符号212)能缩短上述D/A转换器的启动时间，降低视频信号的输出等待时间。
工业可利用性
如以上所述，本发明即使在半导体电路的基准电压端子上连接有稳定化电容的情况下，也能更快速地进行该半导体电路从断电状态到正常工作状态的恢复，因此作为在这种半导体电路中使用的快速恢复电路是有用的。

Claims (8)

1.一种快速恢复电路，其连接在半导体电路上，该半导体电路具有基准电压端子、以及连接在上述基准电压端子上来稳定上述基准电压端子的基准电压的稳定化电容，
其特征在于，包括：
电流源，其用于对上述稳定化电容进行充电；
比较器，在上述半导体电路从断电状态恢复到正常工作状态时，用上述电流源对上述稳定化电容进行充电，并且当上述基准电压端子的基准电压通过该充电而接近所希望基准电压时，停止上述电流源对稳定化电容的充电；以及
偏压电路，其中，
上述偏压电路包括：
第一电流通路，其生成上述比较器使上述电流源对稳定化电容的充电停止的阈值电压；
第二电流通路，其生成上述基准电压端子的基准电压；以及
电流镜电路，其使上述第一电流通路的电流反射到上述第二电流通路。
2.根据权利要求1所述的快速恢复电路，其特征在于，
上述电流镜电路包括被上述第一电流通路和上述第二电流通路共用的共用电流镜源。
3.一种快速恢复电路，其连接在半导体电路上，该半导体电路具有基准电压端子、以及连接在上述基准电压端子上来稳定上述基准电压端子的基准电压的稳定化电容，
其特征在于，包括：
电流源，其用于对上述稳定化电容进行充电；
比较器，在上述半导体电路从断电状态恢复到正常工作状态时，用上述电流源对上述稳定化电容进行充电，并且当上述基准电压端子的基准电压通过该充电接近所希望基准电压时，停止上述电流源对稳定化电容的充电；以及
偏压电路，其中，
上述偏压电路包括：
第一电流通路，其生成预定电压；
第二电流通路，其生成上述基准电压端子的基准电压；
电流镜电路，其使上述第一电流通路的电流反射到上述第二电流通路；
对上述第一电流通路的电流进行反射的第一辅助电流镜电路、和对上述第二电流通路的电流进行反射的第二辅助电流镜电路，其中该第一辅助电流镜电路和该第二辅助电流镜电路是上述电流镜电路的一部分；以及
两个电阻元件，其上分别流过上述第一辅助电流镜电路和上述第二辅助电流镜电路反射的电流，
由上述两个电阻元件生成的两个电压为上述比较器的输入电压、和上述比较器使上述电流源对稳定化电容的充电停止的阈值电压。
4.根据权利要求3所述的快速恢复电路，其特征在于，
上述电流镜电路包括被上述第一电流通路和上述第二电流通路共用的共用电流镜源。
5.一种电流加法型DA转换器，其特征在于，包括：
根据权利要求1～4中任意一项所述的快速恢复电路；
多个电流源，其分别具有在各自的栅极上连接有上述快速恢复电路的上述基准电路端子的晶体管；以及
开关电路，其对是否使上述多个电流源的输出电流单独地流向模拟输出线进行切换。
6.一种半导体集成电路，其特征在于，
安装有上述权利要求1～4中任意一项所述的快速恢复电路。
7.一种视频设备，其特征在于，
安装有上述权利要求6所述的半导体集成电路。
8.一种通信设备，其特征在于，
安装有上述权利要求6所述的半导体集成电路。
CN2008800013837A 2007-06-08 2008-06-04 快速恢复电路 Expired - Fee Related CN101578561B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007152839 2007-06-08
JP152839/2007 2007-06-08
PCT/JP2008/001421 WO2008152785A1 (ja) 2007-06-08 2008-06-04 高速復帰回路

Publications (2)

Publication Number Publication Date
CN101578561A true CN101578561A (zh) 2009-11-11
CN101578561B CN101578561B (zh) 2012-06-27

Family

ID=40129400

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800013837A Expired - Fee Related CN101578561B (zh) 2007-06-08 2008-06-04 快速恢复电路

Country Status (4)

Country Link
US (1) US7924188B2 (zh)
JP (1) JP5081238B2 (zh)
CN (1) CN101578561B (zh)
WO (1) WO2008152785A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103780245A (zh) * 2012-10-23 2014-05-07 华润矽威科技（上海）有限公司 一种快速恢复电路
CN104062931A (zh) * 2013-03-18 2014-09-24 英飞凌科技股份有限公司 多负载驱动电路
CN105425896A (zh) * 2015-12-25 2016-03-23 上海华虹宏力半导体制造有限公司 电流镜电路
CN108519892A (zh) * 2018-03-27 2018-09-11 广州视源电子科技股份有限公司 启动模式选择电路及电子设备
CN110545605A (zh) * 2018-10-17 2019-12-06 矽力杰半导体技术(杭州)有限公司 集成电路、可调光led驱动电路及其驱动方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8212608B2 (en) * 2010-08-20 2012-07-03 Conexant Systems, Inc. Apparatus and method for a smooth powerup of a reference signal
US20120062042A1 (en) * 2010-09-10 2012-03-15 Burke David M Low power start-up circuit
JP6966367B2 (ja) * 2018-03-23 2021-11-17 エイブリック株式会社 基準電圧発生回路
JP7251276B2 (ja) * 2019-04-02 2023-04-04 株式会社デンソー 駆動回路
CN111839500B (zh) * 2020-07-10 2023-01-31 中国科学院深圳先进技术研究院 一种快速恢复电路及快速恢复方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130170A (ja) * 1993-10-29 1995-05-19 Mitsubishi Electric Corp 基準電圧発生回路
US5489902A (en) * 1994-04-28 1996-02-06 Sierra Semiconductor Corporation Dynamic power saving video DAC
JP3705842B2 (ja) * 1994-08-04 2005-10-12 株式会社ルネサステクノロジ 半導体装置
JP2001223572A (ja) * 2000-02-10 2001-08-17 Fujitsu Ten Ltd 電流制限機能付き出力回路
US6452455B2 (en) * 2000-07-21 2002-09-17 Texas Instruments Incorporated Capacitor bias recovery methodology
CN1243405C (zh) * 2002-07-19 2006-02-22 光宝科技股份有限公司 分布式电源系统
CN1195349C (zh) * 2002-10-21 2005-03-30 南京航空航天大学 滞环电流控制型双降压式半桥逆变器
US6815941B2 (en) * 2003-02-05 2004-11-09 United Memories, Inc. Bandgap reference circuit
JP3813154B2 (ja) 2003-02-25 2006-08-23 松下電器産業株式会社 基準電圧発生回路
US20040212421A1 (en) * 2003-02-25 2004-10-28 Junichi Naka Standard voltage generation circuit
CN2708555Y (zh) * 2003-12-04 2005-07-06 中国石化江汉油田分公司勘探开发研究院物探分院 不间断电源智能开启/关闭控制电路
JP4395412B2 (ja) * 2004-05-31 2010-01-06 新日本無線株式会社 定電圧回路

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103780245A (zh) * 2012-10-23 2014-05-07 华润矽威科技（上海）有限公司 一种快速恢复电路
CN103780245B (zh) * 2012-10-23 2017-06-16 华润矽威科技（上海）有限公司 一种快速恢复电路及连接于该快速恢复电路的误差放大器和比较器
CN104062931A (zh) * 2013-03-18 2014-09-24 英飞凌科技股份有限公司 多负载驱动电路
US10026574B2 (en) 2013-03-18 2018-07-17 Infineon Technologies Ag Multi-load drive circuit
CN104062931B (zh) * 2013-03-18 2018-09-28 英飞凌科技股份有限公司 多负载驱动电路
CN105425896A (zh) * 2015-12-25 2016-03-23 上海华虹宏力半导体制造有限公司 电流镜电路
CN108519892A (zh) * 2018-03-27 2018-09-11 广州视源电子科技股份有限公司 启动模式选择电路及电子设备
CN108519892B (zh) * 2018-03-27 2021-03-23 广州视源电子科技股份有限公司 启动模式选择电路及电子设备
CN110545605A (zh) * 2018-10-17 2019-12-06 矽力杰半导体技术(杭州)有限公司 集成电路、可调光led驱动电路及其驱动方法
CN110545605B (zh) * 2018-10-17 2022-04-29 矽力杰半导体技术(杭州)有限公司 集成电路、可调光led驱动电路及其驱动方法

Also Published As

Publication number Publication date
WO2008152785A1 (ja) 2008-12-18
US20100007536A1 (en) 2010-01-14
CN101578561B (zh) 2012-06-27
US7924188B2 (en) 2011-04-12
JPWO2008152785A1 (ja) 2010-08-26
JP5081238B2 (ja) 2012-11-28

Similar Documents

Publication Publication Date Title
CN101578561B (zh) 快速恢复电路
JP5393689B2 (ja) 通信インターフェース用回路に給電するシステム及び方法
US7635925B2 (en) Analog combination regulator
US9195245B2 (en) Output buffer circuit
JP4939895B2 (ja) レベルシフタ回路
EP2111709A2 (en) Differential receiver with common-gate input stage
US20090085545A1 (en) Voltage regulator
CN101179275A (zh) 连续时间△-∑调制器和包括其的电子电路
US8736320B2 (en) Power-on reset circuit
KR101039906B1 (ko) 어댑티브 온 타임 컨트롤러 및 이를 이용한 ｐｆｍ 벅 변환기
CN106464133A (zh) 前馈偏置电路
EP1830238B1 (en) Low dropout voltage regulator for slot-based operation
CN112715005A (zh) 具有n型上拉晶体管和低电压输出摆幅的发送器电路
US8390263B2 (en) Soft-start circuit having a ramp-up voltage and method thereof
CN102915064A (zh) 快速启动电压调节器
US7023254B2 (en) Duty ratio corrector, and memory device having the same
TW202008725A (zh) 鎖存器電路
US10680524B2 (en) Fast-charging voltage generator
EP2341408B1 (en) Voltage regulator which provides sequentially and arbitrarily shaped regulated voltage and related method
CN108233957B (zh) 数据发送方法
US7042278B2 (en) Voltage reference circuit with reduced power consumption
US10025749B2 (en) Tracking circuit and method
CN101483425B (zh) 低功率差动信号传输装置
KR102537932B1 (ko) 출력 버퍼 회로
JP2024032165A (ja) 回路装置及び電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120627

Termination date: 20160604